KR101102133B1 - 박막 트랜지스터의 제조방법 및 그 방법에 의해서 제조되는 박막 트랜지스터를 포함하는 표시소자 - Google Patents

박막 트랜지스터의 제조방법 및 그 방법에 의해서 제조되는 박막 트랜지스터를 포함하는 표시소자 Download PDF

Info

Publication number
KR101102133B1
KR101102133B1 KR1020040086229A KR20040086229A KR101102133B1 KR 101102133 B1 KR101102133 B1 KR 101102133B1 KR 1020040086229 A KR1020040086229 A KR 1020040086229A KR 20040086229 A KR20040086229 A KR 20040086229A KR 101102133 B1 KR101102133 B1 KR 101102133B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
manufacturing
coating
electrode
Prior art date
Application number
KR1020040086229A
Other languages
English (en)
Other versions
KR20060037087A (ko
Inventor
이태우
류이열
변영훈
구본원
이상윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040086229A priority Critical patent/KR101102133B1/ko
Priority to US11/142,502 priority patent/US7341897B2/en
Priority to CNB2005100980142A priority patent/CN100477127C/zh
Priority to JP2005312556A priority patent/JP2006128691A/ja
Publication of KR20060037087A publication Critical patent/KR20060037087A/ko
Priority to US11/972,847 priority patent/US7834352B2/en
Application granted granted Critical
Publication of KR101102133B1 publication Critical patent/KR101102133B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/211—Changing the shape of the active layer in the devices, e.g. patterning by selective transformation of an existing layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/211—Fullerenes, e.g. C60
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 소스-드레인 전극을 용액 공정에 의해 형성함으로써 기판 상의 전극 형성, 절연층 형성 단계, 유기 반도체층 형성 단계를 포함하는 전 과정을 용액 공정 (solution process)으로 진행하는 것을 특징으로 하는 박막 트랜지스터의 제조방법에 관한 것으로, 본 발명의 방법에 의하면 제조 공정을 단순화하고 제조 비용을 낮출 수 있을 뿐만 아니라 본 발명의 방법에 의해 제조되는 유기 박막 트랜지스터는 전하이동도가 높아 고속 스위칭을 요구하는 집적 회로 등에 응용이 가능하다.
박막 트랜지스터, 용액공정(solution process), 광환원반응(photo reduction), 플러렌(fullerene) 유도체, N형 유기반도체, N형 무기반도체

Description

박막 트랜지스터의 제조방법 및 그 방법에 의해서 제조되는 박막 트랜지스터를 포함하는 표시소자{Method for fabricating a Thin Film Transistor and a Display Device comprising the Thin Film Transistor prepared thereby}
도 1은 본 발명의 일실시예에 의해 제조된 바닥-접촉 (bottom-contact) 구조의 유기박막 트랜지스터의 단면 개략도이다.
도 2는 본 발명의 다른 실시예에 의해 제조된 상부-접촉 (top-contact) 구조의 유기박막 트랜지스터의 단면 개략도이다.
도 3은 본 발명의 일실시예에 의한 박막 트랜지스터의 소스 전극 및 드레인 전극 형성 단계를 설명하기 위한 공정 개략도이다.
도 4는 본 발명의 실시예 및 비교예에 의해 제조된 유기 박막 트랜지스터의 전류전달특성을 비교 도시한 그래프이다.
도 5는 본 발명의 실시예 및 비교예에 의해 제조된 유기 박막 트랜지스터의 전하이동도를 비교 도시한 그래프이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 200 : 기판 110, 210 : 게이트전극
120, 220 : 절연체층 130, 240 : 소스전극
150, 250 : 드레인 전극 140, 230 : 반도체층
본 발명은 박막 트랜지스터의 제조 방법에 관한 것으로, 더욱 상세하게는 트랜지스터에 사용되는 소스와 드레인 전극을 용매에 녹여진 금속 전구체를 광환원 반응에 의해서 금속 패턴을 형성시키는 용액 공정을 이용하는 박막 트랜지스터의 제조 방법에 관한 것으로, 더욱 상세하게는 전극, 절연층, 및 반도체층을 모두 용액 공정에 의해 제조함으로써 전체 공정을 단순화하고 생산 비용을 절감하면서도 전하이동도가 높은 유기 박막 트랜지스터를 제조할 수 있는 유기 박막 트랜지스터의 제조 방법에 관한 것이다.
최근 기능성 전자소자 및 광소자 등 광범위한 분야에서, 새로운 전기전자재료로서 섬유나 필름 형태로 성형이 용이하고 유연하며 전도성과 저렴한 생산비를 이유로 고분자재료에 대한 연구가 활발하게 이루어지고 있다. 이러한 전도성 고분자를 이용한 소자 중에서, 유기물을 반도체 활성층으로 사용하는 유기박막 트랜지스터에 관한 연구는 1980년 이후부터 시작되었으며, 근래에는 전 세계에서 많은 연구가 진행 중에 있다. 유기 박막 트랜지스터는 인쇄 기술과 같은 간단한 기술에 의해 제조가 가능하여 제조 비용이 저렴할 뿐만 아니라 가요성 기판들(flexible substrates)과의 처리 및 호환성이 양호한 이점이 있기 때문이다.
현재 유기박막 트랜지스터는 능동형 디스플레이의 구동소자, 스마트 카드 (smart card)와 인벤토리 택(inventory tag)용 플라스틱 칩 등에 그 활용이 예상되고 있다.
유기반도체 박막트랜지스터는 기존의 비결정 실리콘 및 폴리실리콘 박막 트랜지스터와 대조적으로, 활성 재료들로 폴리머(polymer) 또는 올리고머(oligomer)를 이용한다 [F. Garnier et al., Science, Vol. 265, pp. 1684-1686; H. Koezuka et al., Applied Physics Letters, Vol. 62(15), pp 1794-1796; H. Fuchigami et al., Applied Physics Letters, Vol. 63(10), pp. 1372-1 374; G. Horowitz et al., J. Applied Physics, Vol. 70(1), pp. 469-475; G. Horowitz et al., Synthetic Metals, Vol. 42043, pp. 1127-1130].
기존의 유기반도체 박막트랜지스터의 제조시 용액 공정을 적용하는 기술이 소개되어 있으나, 대부분 고분자 및 P형 유기반도체에 적용되고 있다. 이는 유기 박막 트랜지스터의 제조에 이용되는 고분자 반도체가 그 특징상 유기 용매에는 녹으나, 저분자 유기 반도체는 용액 공정이 불가능하다는 특징으로 인해 용액공정의 적용이 거의 불가능하였다.
또한 기존의 유기 박막 트랜지스터의 제조 방법에서는 전극은 진공증착법에 의해 형성하였으나, 소스 전극 및 드레인 전극 형성 시에 금속이 침투와 확산되는 현상이 발생하여 절연체층(바닥-접촉 구조의 경우) 또는 유기반도체층(상부-접촉 구조의 경우)에 손상을 가하는 문제점이 있었다.
유기 박막 트랜지스터는 스핀코팅, 스프레이 코팅, 인쇄 기술 등과 같은 저가 공정에 의해 제조가 가능하여 제조 공정이 간단하고 저비용이라는 현저한 이점 에도 불구하고 전하이동도가 낮아 고속 응답성 및 저전압 구동을 요구하는 응용에는 적용에 한계가 있다. 따라서 전하이동도가 높은 유기 박막 트랜지스터의 개발이 절실하게 요구되고 있다.
따라서 본 발명의 하나의 목적은 상술한 종래 기술의 문제점을 극복하기 위한 것으로서, 절연체층 및 유기반도체층은 물론 소스 전극 및 드레인 전극도 용액 공정에 의해 형성함으로써 제조 공정을 단순화하고 제조비용을 절감할 수 있는 박막 트랜지스터의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 유기 반도체층 재료로서 N형 반도체 물질인 플러렌의 유도체, 즉 ([6,6]-phenyl-C61 butyric acid methyl ester)(F[5,6]) 및 메타노플러렌 (1-(3-methoxycarbonyl) propyl-1-phenyl [6,6] C61 (M [6,6])을 사용함으로써 전하이동도를 향상시킨 유기 박막 트랜지스터의 제조방법을 제공하는 것이다.
상술한 목적을 달성하기 위한 본 발명의 하나의 양상은
기판, 게이트 전극, 절연체층, 드레인 전극, 소스 전극 및 반도체층이 차례로 형성된 박막 트랜지스터를 제조함에 있어서, 금속 전구체를 용매에 용해시킨 코팅액을 절연체층 위에 코팅한 후 광환원(Photo-reduction)을 통해 드레인 전극 및 소스 전극을 형성시키는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법에 관한 것이다.
상술한 목적을 달성하기 위한 본 발명의 다른 양상은
기판, 게이트 전극, 게이트 절연체층, 반도체층, 드레인 전극 및 소스 전극이 차례로 형성된 박막 트랜지스터를 제조함에 있어서, 금속 전구체를 용매에 용해시킨 코팅액을 상기 반도체층 위에 코팅한 후 광환원(Photo-reduction)을 통해 드레인 전극 및 소스 전극을 형성시키는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법에 관계한다.
이하, 첨부된 도면을 참조하여 본 발명에 관하여 더욱 상세하게 설명한다.
본 발명의 박막 트랜지스터의 제조방법은 바닥 접촉 구조(bottom-contact) 및 상부 접촉(top-contact) 구조 양자에 적용될 수 있다. 도 1은 본 발명의 일실시예에 의해 제조된 바닥-접촉 (bottom-contact) 구조의 박막 트랜지스터의 단면 개략도이고, 도 2는 본 발명의 다른 실시예에 의해 제조된 상부-접촉 (top-contact) 구조의 유기박막 트랜지스터의 단면 개략도이다.
도 1을 참고하면, 바닥-접촉 구조는 기판 (100) 위에 게이트 전극 (110)을 형성하고 그 게이트 전극 위에 게이트 절연체층 (120)을 적층한 후 그 위에 소스 전극(130) 및 드레인 전극 (150)을 형성하고 그 위에 반도체층(140)을 형성한 구조이다.
한편, 도 2를 참고하면, 상부 접촉 구조는 기판(200) 위에 게이트 전극(210)을 형성하고 그 게이트 전극 위에 게이트 절연체층(220)을 적층하고 그 위에 반도체층(230)을 형성한 후 그 위에 소스 전극(240)과 드레인 전극(250)을 병렬로 동시에 형성한 구조를 가진다.
본 발명은 도 1과 도 2에 도시된 게이트 전극, 소스 전극 및 드레인 전극을 용매에 녹인 금속 전구체를 이용하여 코팅하고 광환원반응을 통하여 순수한 금속 패턴을 형성하여 전극으로 사용하는 것을 특징으로 한다.
본 발명의 하나의 양상은 기판, 게이트 전극, 절연체층, 드레인 전극, 소스 전극 및 반도체층이 차례로 형성된 바닥-접촉 구조의 박막 트랜지스터의 제조방법으로, 박막 트랜지스터를 제조함에 있어서 금속 전구체를 용매에 용해시킨 코팅액을 절연체층 위에 코팅한 후 광환원(Photo-reduction)을 통해 드레인 전극 및 소스 전극을 형성하는 것을 특징으로 한다. 드레인 전극 및 소스 전극 이외의 나머지 층들은 진공증착과 같은 기존의 방법 또는 용액 공정(solution process)에 의해 형성할 수 있다. 특히 게이트 전극의 형성도 용액 공정에 의해 진행할 수 있는데, 이 경우 기판 상에 금속 전구체를 용매에 용해시킨 코팅액을 코팅한 후 광환원을 통해 게이트 전극을 형성한다.
본 발명의 다른 양상은 기판, 게이트 전극, 게이트 절연체층, 반도체층, 드레인 전극 및 소스 전극이 차례로 형성된 상부-접촉 구조의 박막 트랜지스터의 제조방법에 관한 것으로, 금속 전구체를 용매에 용해시킨 코팅액을 상기 반도체층 위에 코팅한 후 광환원(Photo-reduction)을 통해 드레인 전극 및 소스 전극을 형성하 는 것을 특징으로 한다. 드레인 전극 및 소스 전극 이외의 나머지 층들은 진공증착과 같은 기존의 방법 또는 용액 공정(solution process)에 의해 형성할 수 있다. 특히 게이트 전극의 형성도 용액 공정에 의해 진행할 수 있는데, 이 경우 기판 상에 금속 전구체를 용매에 용해시킨 코팅액을 코팅한 후 광환원을 통해 게이트 전극을 형성한다.
본 발명의 방법은 유기 박막 트랜지스터의 제조에 국한되는 것이 아니고 무기 박막 트랜지스터의 제조 시에도 적용될 수 있다. 특히 본 발명의 방법을 유기 박막 트랜지스터의 제조에 적용하는 경우에는 박막 트랜지스터의 모든 층들을 용액 공정을 통하여 형성할 수 있기 때문에 제조 공정이 단순화 되어 제조 비용을 절감할 수 있다.
도 3은 본 발명에 의해 소스 전극 및 드레인 전극을 용액 공정 (solution process)을 이용하여 금속 패턴을 형성하는 공정을 설명하기 위한 공정 개략도이다.
도 1에 도시된 바닥-접촉 구조의 유기박막 트랜지스터를 제작하기 위해서는 도 3에 도시된 순서대로 소스와 드레인 전극을 형성한다. 먼저 기판(100) 위에 게이트 전극(110)이 형성되고, 그 위에 절연체층(120)이 진공증착이나 용액 공정에 의해 형성된다. 상기 절연체층(120) 형성 단계에서는, 예를 들어 가교제를 함유한 폴리비닐페놀 유도체를 두께 450㎚∼650㎚ 범위 내로 형성시킨다. 이어서, 약 60℃∼80℃ 범위 내에서 약 60초∼300초 동안 소프트 베이크(soft bake)를 진행하고, 120℃∼180℃ 범위 내에서 약 30분∼180분 동안 핫 플레이트 상에서 하드 베 이크(hard bake)를 진행한다. 이어서 금속(예컨대, 은) 전구체 용액을 절연체층(120) 위에 스핀 코팅 등의 방법으로 코팅하여 전구체 박막을 형성한 후 코팅된 상부에 마스크(100)를 통한 노광(exposure) 공정을 진행하여 소스 전극 및 드레인 전극이 형성될 영역(또는 소스전극 및 드레인 전극 이외의 영역)을 노출시키는 현상(develop)공정을 진행한다. 이 때, 노광에 이용되는 UV는 노출된 영역의 소스 전극 및 드레인 전극의 분자를 활성화시키는 변화를 일으킨다. 광을 조사하고 나면 조사된 부분은 금속이 환원되는데, 노광이 되지 않아 환원이 되지 않은 부분은 아세토니트릴(Acetonitrile) 등의 용매로 녹여서 최종적으로 소스 전극 (130) 및 드레인 전극(150)을 형성한다. 이어서 상기 소스 전극(130) 및 드레인 전극(150)의 점착성을 향상시키기 위해 어닐링공정을 추가로 진행할 수 있다. 예를 들어, 수득된 금속 패턴간의 접착력(adhesion)을 강화하기 위해서 80-100oC에서 5분간 열처리를 할 수 있다.
끝으로 상기 소스 전극 (130) 및 드레인 전극 (150) 위에 용매에 용해된 반도체 재료를 코팅하여 반도체층(140)을 형성한다.
본 발명의 박막 트랜지스터가 형성되는 기판(100)으로는 유리, 실리콘, 플라스틱 등으로 이루어지는 것을 사용할 수 있으나, 이에 한정되지 않는다.
본 발명의 박막 트랜지스터에 있어서, 절연체층(120)으로 사용되는 물질로는 무기물로는 SiNx (0<x<4), SiO2, Al2O3 등이 이용되며 유기물로는 폴리비닐페놀, 폴리올레핀, 폴리비닐, 폴리아크릴, 폴리스티렌, 폴리우레탄, 폴리이미드, 이들의 유 도체 등을 예로 들 수 있으나, 이에 한정되지는 않는다.
게이트 및 소스, 드레인 전극의 소재로는 통상적으로 사용되는 금속 또는 전도성 고분자가 사용될 수 있으며, 구체적으로는 금(Au), 은(Ag), 알루미늄(Al), 니켈(Ni), 인듐틴산화물(ITO), 폴리티오펜(polythiophene), 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌(polyphenylene vinylene), PEDOT(polyethylenedioxythiophene) /PSS(polystyrenesulfonate) 혼합물 등을 예로 들 수 있으나, 이에 한정되지 않는다.
본 발명의 박막 트랜지스터의 반도체층(140)은 P형 무기 및 유기 반도체 재료, 또는 N형 무기 혹은 유기반도체 재료로 구성된다. 특히 N형 유기 반도체 재료로는 하기 화학식 1의 플루렌 유도체인 플러로이드 (1-(3-methoxycarbonyl) propyl-1-phenyl [5,6] C61) (F[5,6]) 및 화학식 2의 메타노플러렌 (1-(3-methoxycarbonyl) propyl-1-phenyl [6,6] C61 (M [6,6])이 바람직하게 사용될 수 있다. 기존에는 저분자의 경우에 용액 공정이 어려워 저분자에 폴리머를 혼합하여 용액 공정을 진행하였으나, 본 발명에서는 폴리머를 첨가하지 않고도 용액 공정이 가능하다.
Figure 112004049364307-pat00001
Figure 112004049364307-pat00002
본 발명에서 용액 공정에 의해 절연체층, 유기반도체층, 및 전극 형성은 단계는 딥코팅, 스핀코팅, 프린팅, 분무코팅, 롤 코팅 등의 방법에 의해 진행할 수 있다.
상부-접촉 (top-contact) 구조의 유기 박막 트랜지스터의 제조 시에는 임의의 기판(200) 상에 용액 공정을 이용하여 게이트전극(210)을 형성시킨다. 이어서 게이트전극(210)을 포함한 상부에 용매에 용해된 유기절연체(220)를 용액 공정에 이용되는 통상의 코팅 방법으로 형성시킨다. 상기 절연체층의 형성의 경우, 예를 들어 가교제를 함유한 폴리비닐페놀 유도체를 두께 450㎚∼650㎚ 범위내로 형성시킨다. 이어서, 약 60℃∼80℃ 범위 내에서 약 60초∼300초 범위 내에서 소프트 베 이크(soft bake)를 진행하고, 120℃∼180℃ 범위 내에서 약 30분∼180분 동안 핫 플레이트 상에서 하드 베이크(hard bake)를 진행한다.
이어서, 용액 공정을 이용하여 상기 유기반도체층(230) 상부에 소스 전극(240) 및 드레인 전극(250)을 형성한다. 상기 소스 전극(240) 및 드레인 전극(250)은 금속 전구체를 스핀 코팅한 후 코팅된 상부에 마스크를 통한 노광(exposure)공정을 진행하여 소스 전극 및 드레인 전극이 형성될 영역(또는 소스전극 및 드레인 전극 이외의 영역)을 노출시키는 현상(develop)공정을 진행한다. 이어서 소스 전극 및 드레인 전극이 형성될 영역 이외의 영역을 용매를 사용하여 제거함으로써 원하는 소스 전극(240) 및 드레인 전극(250)을 형성시킨다.
삭제
본 발명의 방법에 의해 제조되는 유기 박막 트랜지스터는 전계 발광 소자, 액정 소자, 전기 이동 소자 등과 같은 표시 소자의 제조에 이용될 수 있다.
이하에서 실시예를 통하여 본 발명을 보다 상세하게 설명하고자 하나, 하기의 실시예는 단지 설명의 목적을 위한 것으로 본 발명을 제한하기 위한 것은 아니다.
전극 형성용 금속 전구체 용액의 제조예
본 실시예에서 모든 제조공정은 드라이-트레인 가스 퓨리파이어 (Dri-Train gas purifier)(Model HE 493)가 장착된 진공 드라이박스를 이용하여 질소 기체 하에서 진행하거나 또는 표준 슈렝크(Schlenk) 기술을 이용하여 진공 상태에서 진행하였다. 리젠트 그레이드(Reagent grade) 용매를 질소 기체 하에서 적합한 건조제를 이용하여 증류하고, 활성화된 분자체 4A 위에 보존하였으며, 사용 전에 기체를 제거하였다. 알드리치(Aldrich)에서 구입한 n-프로필아민 및 n-부틸아민을 하루 이상 CaH2로 처리하고, 즉시 사용을 위해 여과된 1차 아민을 CaH2로 증류하였다. 은(I)염 및 다른 화합물은 알드리치로부터 구입하여 그대로 사용하였다.
소스 전극 및 드레인 전극을 제조하기 위한 금속전구체 용액으로(n-PrNH2)Ag(NO2)0.5CH3CN은 다음과 같은 과정에 의해 제조하였다. 20mL의 CH3CN에 AgNO2(1.53g, 10mmol)가 용해되어 있는 용액에 과량의 n-프로필아민(3.60g, 60mmol)을 암소에서 적가하였다. 상온에서 4시간 동안 반응 혼합물을 교반하여 소량의 갈색 침전물 및 옅은 황색 용액을 수득하였다. 0.2m PTFE 멤브레인 필터를 사용하여 여과한 후에, 여과물이 약 5mL의 부피로 감소하였는데, 여기에 50mL 의 Et2O를 첨가하였다. 이 용액을 다시 여과하고, 모든 휘발성 유기물을 상온에서 진공을 이용하여 증발시켜 옅은 황색 오일을 수득하였다 (1.9 g). 1H-NMR (CD3CN, ppm): 2.69 [t, 2H, N-CH2], 1.50 [m, 2H, CH2CH3], 0.90 [t, 3H, CH2CH 3]. Anal. Calcd for C3H9N2O2Ag·0.5CH3CN: C, 20.57; H, 4.53; N, 15.00. Found: C, 19.81; H, 4.51; N, 14.82.
실시예 1: 용액 공정에 의한 하부 접촉 유기박막 트랜지스터 제조
본 실시예에서는 도 1에 도시된 바닥-접촉 구조의 유기박막 트랜지스터를 제작하였다. 소스 전극 및 드레인 전극은 도 3에 도시된 방법에 의해 제작하였다. 먼저 게이트 전극이 1500Å 두께의 AlNd가 전자 빔에 의해 증착이 된 유리기판을 사용하였고 이를 반도체 등급의 아세톤과 메탄올 용매를 사용하여 초음파 세척기 안에서 세척하였다. 그 위에 절연체층으로 가교제를 함유한 폴리비닐페놀계 절연 물질을 스핀 코팅법을 이용하여 3000rpm에서 5500Å 두께로 코팅 한 후 110℃에서 5분, 150℃에서 2시간 베이킹하였다. 이 절연체는 베이킹 후 유기 용매에 녹지 않는다. 이어서 제조한 은 전구체를 절연체 위에 스핀코팅하고 UV를 채널길이 50㎛, 채널 폭 2mm를 가지는 광마스크(photomask)를 통하여 조사하였다. 조사를 하고 나면 조사된 부분은 은이 환원이 되고, 노광이 되지 않아 환원이 되지 않은 부분은 아세토니트릴(Acetonitrile)로 녹여서 최종적으로 도 1에 도시된 바와 같이 소스 전극 및 드레인 전극을 형성하였다. 수득된 금속 패턴간의 접착력(adhesion)을 강화하기 위해서 80-100oC에서 5분간 열처리를 하였다. 최종적으로 얻어진 패턴의 두께는 50-70㎚이었다. 이어서 그 위에 PCBM ([6,6]-phenyl-C61 butyric acid methyl ester)을 클로로벤젠(chlorobenzene) 용매에 1wt%로 녹여서 스핀코터에서 1000 rpm으로 70-110 nm 사이의 박막을 코팅한 후 진공에서 70-80℃ 의 온도로 약 3시간 동안 열처리를 행하여 용매를 제거하고 유기반도체층을 형성하여서 바닥 접촉 구조의 박막 트랜지스터를 완성하였다.
이와 같이 하여 수득된 유기 박막 트랜지스터를 KEITHLEY Semiconductor Analyzer(4200-SCS)를 이용하여 전류 전달특성을 평가하여 도 4 및 도 5에 그래프로 나타내었고, 이로부터 전기적 특성을 하기 방법으로 측정하여 하기 표 1에 나타내었다.
*전하 이동도는 하기 포화영역(saturation region) 전류식으로부터 (ISD)1/2 과 VG를 변수로 한 그래프를 얻고 그 기울기로부터 구하였다:
Figure 112004049364307-pat00003
Figure 112004049364307-pat00004
Figure 112004049364307-pat00005
Figure 112004049364307-pat00006

상기 식에서, ISD는 소스-드레인 전류이고, μ 또는 μFET는 전하 이동도이며, Co는 산화막 정전용량이고, W는 채널 폭이며, L은 채널 길이이고, VG는 게이트 전압이며, VT는 문턱전압이다.
Ion/Ioff 전류비는 계산 방법은 온 상태의 최대 전류 값과 오프 상태의 최소 전류 값의 비로 구하였다. 한편 Ion/Ioff 전류비는 하기 식으로 표현된다.
Figure 112004049364307-pat00007

상기 식에서 Ion은 최대 전류 값이고, Ioff는 차단누설전류(off-state leakage current)이며, μ는 전하 이동도이고, σ는 박막의 전도도이며, q는 전하량이고, NA는 전하밀도이며, t는 반도체 막의 두께이고, C0는 산화막 정전용량이고, VD는 드레인 전압이다.
비교예 1: 기존의 진공 증착법에 의한 하부 접촉 유기박막 트랜지스터의 제조
소스-드레인 전극으로 채널길이 100㎛, 채널 폭 1 mm인 새도우 마스크를 이용하여 금을 50 nm 두께로 진공 증착하여 소스 전극과 드레인 전극을 형성하고 한 것을 제외하고는 실시예 1과 동일하게 실시하고, 수득된 소자의 전류전달특성 곡선 및 전하이동도를 측정하여 각각 도 4 및 도 5에 나타내었으며, 그의 전기적 특성을 실시예 1과 동일한 방법으로 측정하여 하기 표 1에 함께 나타내었다.
실시예 2 : 용액 공정에 의한 상부 접촉 유기박막 트랜지스터 제조
본 실시예에서는 도 2에 도시된 상부-접촉 구조의 유기박막 트랜지스터를 제 작하였다. 소스 전극 및 드레인 전극은 도 3에 도시된 바와 같은 방법으로 제작하였다. 먼저 게이트 전극이 1500Å 두께의 AlNd가 전자 빔에 의해 증착이 된 유리기판을 사용하였고 이를 반도체 등급의 아세톤과 메탄올 용매를 사용하여 초음파 세척기 안에서 세척하였다. 그 위에 절연체층으로 가교제를 함유한 폴리비닐페놀계 절연 물질을 스핀 코팅법을 이용하여 3000rpm에서 5500Å 두께로 코팅한 후 110℃에서 5분, 150℃에서 2시간 베이킹하였다. 이 절연체는 베이킹 후 유기 용매에 녹지 않는다. 이어서 그 위에 PCBM ([6,6]-phenyl-C61 butyric acid methyl ester)을 클로로벤젠(chlorobenzene) 용매에 1wt%로 녹여서 스핀코터에서 1000 rpm으로 70-110 nm 사이의 박막을 코팅한 후 진공에서 70-80℃의 온도로 약 3시간 동안 열처리를 행하여 용매를 제거하고 유기반도체층을 형성하였다.
이어서 위에서 제조한 은 전구체를 절연체 위에 스핀코팅하고 UV를 채널길이 50㎛, 채널 폭 2mm를 가지는 광마스크(photomask)를 통하여 조사하였다. 조사를 하고 나면 조사된 부분은 은이 환원이 되고, 노광되지 않아 환원이 되지 않은 부분은 아세토니트릴(Acetonitrile)로 녹여서 소스와 드레인 전극을 형성하였다. 수득된 금속 패턴간의 접착력(adhesion)을 강화하기 위해서 80-100oC에서 5분간 열처리를 하였다. 최종적으로 얻어진 패턴의 두께는 50-70㎚이었다. 이로서 상부 접촉 유기 박막 트랜지스터를 완성하였다.
전하이동도
(cm2/Vs)		 문턱전압
(V)
실시예 1 0.003 15.8
실시예 2 0.03 13.5
비교예 1 0.0004 17.5

상기 표 1의 결과를 통해서 확인되는 바와 같이, 본 발명의 방법에 의해 제조되는 유기 박막 트랜지스터는 전 공정을 저가의 용액 공정에 의해 수행하였음에도 불구하고 전하이동도 등의 전기적 특성이 우수하여 고속 응답성 및 저전압 구동을 요구하는 응용에도 이용할 수 있다.

이상에서 구체적인 실시예를 들어 본 발명을 상세하세 설명하였으나 본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위 내에서 본 발명이 속하는 기술 분야의 당업자에 의해 많은 변형이 가능함은 자명할 것이다.
상술한 바와 같이, 본 발명에 따른 박막 트랜지스터 제조 방법은 게이트 전극, 소스전극 및 드레인 전극을 용액 공정에 의해 진행함으로써 금속 확산에 의한 절연체 또는 유기반도체층의 손상을 방지할 수 있다. 또한 전공정을 용액 공정을 이용함으로써 공정의 단순화 및 비용 절감을 달성하면서도 전하이동도가 높은 유기 박막 트랜지스터를 제조할 수 있다.

Claims (12)

  1. 기판, 게이트 전극, 게이트 절연체층, 드레인 전극, 소스 전극 및 반도체층이 차례로 형성된 박막 트랜지스터를 제조함에 있어서, 금속 전구체를 용매에 용해시킨 코팅액을 절연체층 위에 코팅한 후 광환원(Photo-reduction)을 통해 드레인 전극 및 소스 전극을 형성시키는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  2. 제 1항에 있어서, 상기 방법이 기판 상에 금속 전구체를 용매에 용해시킨 코팅액을 코팅한 후 광환원을 통해 게이트 전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  3. 기판, 게이트 전극, 게이트 절연체층, 반도체층, 드레인 전극 및 소스 전극이 차례로 형성된 박막 트랜지스터를 제조함에 있어서, 금속 전구체를 용매에 용해시킨 코팅액을 상기 반도체층 위에 코팅한 후 광환원(Photo-reduction)을 통해 드레인 전극 및 소스 전극을 형성시키는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  4. 제 3항에 있어서, 상기 방법이 기판 상에 금속 전구체를 용매에 용해시킨 코팅액을 코팅한 후 광환원을 통해 게이트 전극을 형성하는 단계를 추가로 포함하 는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  5. 제 1항 내지 제 4항 중 어느 하나의 항에 있어서, 상기 반도체층 재료는 P형, N형의 무기반도체 혹은 유기반도체 재료인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  6. 제 5항에 있어서, 상기 N형 유기반도체 재료는 하기 화학식 1의 플러로이드 (1-(3-methoxycarbonyl) propyl-1-phenyl [5,6] C61)(F [5,6]) 또는 하기 화학식 2의 메타플러렌 (1-(3-methoxycarbonyl) propyl-1-phenyl [6,6] C61 (M [6,6])을 사용하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
    [화학식 1]
    Figure 112004049364307-pat00008
    [화학식 2]
    Figure 112004049364307-pat00009
  7. 제 1항 내지 제 4항 중 어느 하나의 항에 있어서, 상기 절연체층이 폴리올레핀, 폴리비닐, 폴리아크릴, 폴리스티렌, 폴리우레탄, 폴리이미드, 폴레비닐페놀 및 이들의 유도체로 이루어진 유기 물질 및 SiOx, SiNx, Al2O3와 같은 무기 물질로 구성되는 그룹으로부터 선택되는 재료로 구성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  8. 제 5항에 있어서, 상기 유기반도체 재료는 펜타센, 구리 프탈로시아닌, 폴리티오펜, 폴리아닐린, 폴리아세틸렌, 폴리피롤, 폴리페닐렌비닐렌 및 이들의 유도체로 이루어지는 군으로부터 선택되는 재료인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  9. 제 1항 내지 제 4항 중 어느 하나의 항에 있어서, 상기 게이트 전극, 소스 전극 및 드레인 전극이 금, 은, 알루미늄, 니켈, 구리로 구성되는 그룹에서 선택되는 금속 전구체를 사용하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  10. 제 1항 내지 제 4항 중 어느 하나의 항에 있어서, 상기 기판이 유리, 실리콘 또는 플라스틱으로 구성된 군으로부터 선택되는 재료로 구성되는 것을 특징으로 하 는 박막 트랜지스터의 제조방법.
  11. 제 1항 내지 제 4항 중 어느 하나의 항에 있어서, 상기 코팅액의 코팅을 딥코팅, 스핀코팅, 프린팅, 분무코팅 또는 롤 코팅에 의해 진행하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  12. 제 1항 내지 제 4항 중 어느 하나의 항의 제조방법을 통해 제조된 박막 트랜지스터를 포함하는 표시소자.
KR1020040086229A 2004-10-27 2004-10-27 박막 트랜지스터의 제조방법 및 그 방법에 의해서 제조되는 박막 트랜지스터를 포함하는 표시소자 KR101102133B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040086229A KR101102133B1 (ko) 2004-10-27 2004-10-27 박막 트랜지스터의 제조방법 및 그 방법에 의해서 제조되는 박막 트랜지스터를 포함하는 표시소자
US11/142,502 US7341897B2 (en) 2004-10-27 2005-06-02 Method of fabricating thin film transistor
CNB2005100980142A CN100477127C (zh) 2004-10-27 2005-09-01 制备薄膜晶体管的方法
JP2005312556A JP2006128691A (ja) 2004-10-27 2005-10-27 薄膜トランジスタの製造方法及び表示素子
US11/972,847 US7834352B2 (en) 2004-10-27 2008-01-11 Method of fabricating thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040086229A KR101102133B1 (ko) 2004-10-27 2004-10-27 박막 트랜지스터의 제조방법 및 그 방법에 의해서 제조되는 박막 트랜지스터를 포함하는 표시소자

Publications (2)

Publication Number Publication Date
KR20060037087A KR20060037087A (ko) 2006-05-03
KR101102133B1 true KR101102133B1 (ko) 2012-01-02

Family

ID=36262549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040086229A KR101102133B1 (ko) 2004-10-27 2004-10-27 박막 트랜지스터의 제조방법 및 그 방법에 의해서 제조되는 박막 트랜지스터를 포함하는 표시소자

Country Status (4)

Country Link
US (2) US7341897B2 (ko)
JP (1) JP2006128691A (ko)
KR (1) KR101102133B1 (ko)
CN (1) CN100477127C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101508213B1 (ko) * 2013-05-06 2015-04-07 한국화학연구원 유기반도체용 고분자 블렌드 및 이를 이용한 유기 박막 트랜지스터

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265380B2 (en) * 2005-03-25 2007-09-04 Osaka University Ambipolar organic thin-film field-effect transistor and making method
US8222646B2 (en) * 2005-07-08 2012-07-17 The Hong Kong University Of Science And Technology Thin-film transistors with metal source and drain and methods of fabrication
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
JP4921861B2 (ja) * 2006-06-09 2012-04-25 独立行政法人科学技術振興機構 金属堆積方法
TWI300251B (en) * 2006-07-14 2008-08-21 Ind Tech Res Inst Manufacturing method of vertical thin film transistor
WO2008084736A1 (ja) * 2007-01-09 2008-07-17 Konica Minolta Holdings, Inc. 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
JPWO2009035036A1 (ja) * 2007-09-14 2010-12-24 コニカミノルタホールディングス株式会社 電極の形成方法及び有機薄膜トランジスタ
KR100931676B1 (ko) * 2008-04-08 2009-12-14 한국화학연구원 Ｃ70 플러렌 유도체 및 그를 이용한 유기 광기전력 장치
KR101043639B1 (ko) * 2008-04-28 2011-06-24 한국화학연구원 에틸렌옥시기를 포함하는 메타노플러렌 화합물 및 이를이용한 유기전자소자
GB0913919D0 (en) * 2009-08-10 2009-09-16 Univ Birmingham Method of forming an electrical circuit using fullerene derivatives
CN102117767A (zh) * 2010-12-29 2011-07-06 上海大学 基于溶胶式全透明tft有源矩阵制造方法
CN102856362A (zh) * 2011-06-30 2013-01-02 中国科学院微电子研究所 绝缘栅控横向场发射晶体管及其驱动方法
CN102779785A (zh) * 2012-07-25 2012-11-14 京东方科技集团股份有限公司 有机薄膜晶体管阵列基板及其制备方法和显示装置
CN104769658B (zh) * 2012-10-31 2017-03-08 夏普株式会社 电致发光基板及其制造方法、电致发光显示面板、电致发光显示装置
CN106098616B (zh) * 2016-07-26 2019-06-04 京东方科技集团股份有限公司 一种阵列基板及其制作方法
CN108011041B (zh) * 2016-10-28 2020-03-10 京东方科技集团股份有限公司 半导体薄膜和薄膜晶体管、其制作方法、相关装置
CN110752296B (zh) * 2019-11-22 2022-02-25 中国科学院化学研究所 溶液法制备ofet中顶接触源漏电极的方法
US11681225B2 (en) * 2020-02-27 2023-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Silver patterning and interconnect processes

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010067047A (ko) * 1999-08-02 2001-07-12 빌프리더 하이더 아릴아미노히드록시안트라퀴논의 제조방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4459739A (en) * 1981-05-26 1984-07-17 Northern Telecom Limited Thin film transistors
JP2655865B2 (ja) * 1988-03-16 1997-09-24 株式会社日立製作所 液晶表示装置の製造方法
JPH02288231A (ja) * 1989-04-27 1990-11-28 Sumitomo Electric Ind Ltd 薄膜の膜質改善方法
JPH03241826A (ja) * 1990-02-20 1991-10-29 Mitsubishi Materials Corp 半導体素子の製造方法およびこれに用いられる半導体基板
US5470768A (en) * 1992-08-07 1995-11-28 Fujitsu Limited Method for fabricating a thin-film transistor
US5946551A (en) * 1997-03-25 1999-08-31 Dimitrakopoulos; Christos Dimitrios Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric
US6472705B1 (en) * 1998-11-18 2002-10-29 International Business Machines Corporation Molecular memory & logic
JP4100652B2 (ja) * 1999-08-10 2008-06-11 富士電機デバイステクノロジー株式会社 ＳｉＣショットキーダイオード
JP2002339076A (ja) * 2001-05-16 2002-11-27 Jsr Corp 金属銅薄膜の形成方法および銅薄膜形成用組成物
JP2002353570A (ja) * 2001-05-29 2002-12-06 Sharp Corp Ｉｉｉ族窒化物系化合物半導体装置及びその製造方法
CN101108783B (zh) * 2001-08-09 2012-04-04 旭化成株式会社 有机半导体元件
US6872801B2 (en) * 2002-01-11 2005-03-29 Xerox Corporation Polythiophenes and devices thereof
KR100878236B1 (ko) * 2002-06-12 2009-01-13 삼성전자주식회사 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
DE50306270D1 (de) * 2002-09-05 2007-02-22 Konarka Technologies Inc Verfahren zur behandlung einer photovoltaisch aktiven schicht und photovoltaisches element auf organischer basis
JP2005538556A (ja) * 2002-09-05 2005-12-15 コナルカ テクノロジーズ インコーポレイテッド 有機光起電素子およびその製造方法
JP2004288836A (ja) * 2003-03-20 2004-10-14 Toshiba Corp 有機薄膜トランジスタおよびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010067047A (ko) * 1999-08-02 2001-07-12 빌프리더 하이더 아릴아미노히드록시안트라퀴논의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101508213B1 (ko) * 2013-05-06 2015-04-07 한국화학연구원 유기반도체용 고분자 블렌드 및 이를 이용한 유기 박막 트랜지스터

Also Published As

Publication number Publication date
JP2006128691A (ja) 2006-05-18
US20080135839A1 (en) 2008-06-12
CN1767158A (zh) 2006-05-03
US7834352B2 (en) 2010-11-16
CN100477127C (zh) 2009-04-08
KR20060037087A (ko) 2006-05-03
US20060094172A1 (en) 2006-05-04
US7341897B2 (en) 2008-03-11

Similar Documents

Publication Publication Date Title
US7341897B2 (en) Method of fabricating thin film transistor
JP5323299B2 (ja) 有機半導体を用いた薄膜トランジスタ表示板の製造方法
KR101151159B1 (ko) 포스페이트계 자기조립단분자막을 포함하는 유기 박막트랜지스터 및 그 제조방법
US20080105866A1 (en) Method of fabricating organic thin film transistor using self assembled monolayer-forming compound containing dichlorophosphoryl group
KR101163791B1 (ko) 유기 전자소자의 전극형성 방법, 이에 의해 형성된 전극을포함하는 유기박막 트랜지스터 및 이를 포함하는 표시소자
KR20070082726A (ko) 뱅크형성 방법 및 이에 의해 형성된 뱅크를 함유하는 유기박막 트랜지스터
US20110186830A1 (en) Method of Making Organic Thin Film Transistors Using a Laser Induced Thermal Transfer Printing Process
US7241652B2 (en) Method for fabricating organic thin film transistor
JP2007013138A (ja) 有機簿膜トランジスタの製造方法及びこれによって製造された有機薄膜トランジスタ
US9929345B1 (en) Curable polymeric materials and their use for fabricating electronic devices
JP2014013912A (ja) 有機電界効果トランジスタの製造方法
US8969852B2 (en) Organic electronic devices
KR101249097B1 (ko) 유기절연막 조성물, 유기절연막의 형성방법 및 이에 의해형성된 유기절연막을 함유하는 유기박막 트랜지스터
KR20050049837A (ko) 완충층을 포함하는 유기박막 트랜지스터
KR100668615B1 (ko) 표면개질층을 가지는 유기 박막 트랜지스터 및 그 제조방법
US7897216B2 (en) Method for manufacturing organic device and electronic apparatus
KR20190079244A (ko) 첨가제가 포함된 가스센서용 전자소자 및 박막트랜지스터
US8001491B2 (en) Organic thin film transistor and method of fabricating the same
JP4501444B2 (ja) トランジスタにおける配線構造の形成方法及び電界効果型トランジスタの製造方法
Lee et al. Solution processed high-performance organic thin film transistors
KR20090089608A (ko) 유기 게이트 절연막 및 이를 이용한 유기 박막 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 8