CN106098616B - 一种阵列基板及其制作方法 - Google Patents
一种阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN106098616B CN106098616B CN201610596971.6A CN201610596971A CN106098616B CN 106098616 B CN106098616 B CN 106098616B CN 201610596971 A CN201610596971 A CN 201610596971A CN 106098616 B CN106098616 B CN 106098616B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal front
- area
- base bottom
- front liquid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Abstract
本申请公开了一种阵列基板及其制作方法，用以在阵列基板的制作过程中避免对有源层造成腐蚀，并且还可以改善源、漏极容易被氧化的问题，简化了制作工序，提高了阵列基板的性能。一种阵列基板的制作方法，所述方法包括：在衬底基板上依次形成栅极、栅极绝缘层、有源层；在所述有源层上形成第一粘性基底层；向所述第一粘性基底层的第一区域和第二区域注入第一金属前驱液，其中，所述第一区域的所述第一金属前驱液和所述第二区域的所述第一金属前驱液分别与所述有源层的不同区域连接；使所述第一粘性基底层形成钝化层，使所述第一区域的所述第一金属前驱液形成源极，以及使所述第二区域的所述第一金属前驱液形成漏极。
Description
技术领域
本申请涉及显示领域，尤其涉及一种阵列基板及其制作方法。
背景技术
平面显示器(F1at Pane1Disp1ay，FPD)己成为市场上的主流产品，平面显示器的种类也越来越多，如液晶显示器(Liquid Crysta1Disp1ay，LCD)、有机发光二极管(OrganicLight Emitted Diode，OLED)显示器、等离子体显示面板(P1asma Disp1ay Pane1，PDP)及场发射显示器(Field Emission Display，FED)等。作为FPD产业核心技术的薄膜晶体管(Thin Film Transistor，TFT)背板技术，也在经历着深刻的变革。尤其是氧化物薄膜晶体管，由于具有较高的迁移率、制作工艺简单、成本较低，且具有优异的大面积均匀性等特点，因此氧化物薄膜晶体管技术自诞生以来便备受业界瞩目。
现有的背沟道刻蚀型氧化物薄膜晶体管，相对于蚀刻阻挡型氧化物薄膜晶体管，由于可以节省一道掩模工艺，提高产能，进而备受生产厂家青睐。但是，背沟道刻蚀型氧化物薄膜晶体管由于没有刻蚀阻挡层的保护，在通过刻蚀形成源极和漏极时，也极容易对有源层造成腐蚀，从而导致最终形成的薄膜晶体管性能不够稳定。
为了避免在形成源极和漏极时，对有源层造成的腐蚀，现有技术研发了通过高精度喷墨打印技术，在有源层上通过喷墨打印形成源极和漏极，但现有技术在通过喷墨打印方法制备源极和漏极时，仍然存在源极和漏极在制备过程中容易受到氧化的问题，进而导致形成的阵列基板性能较差。
申请内容
本申请的目的是提供一种阵列基板及其制作方法，用以在阵列基板的制作过程中避免对有源层造成腐蚀，并且还可以改善源、漏极容易被氧化的问题，简化了制作工序，提高了阵列基板的性能。
本申请的目的是通过以下技术方案实现的：
本申请实施例提供一种阵列基板的制作方法，所述方法包括：
在衬底基板上依次形成栅极、栅极绝缘层、有源层；
在所述有源层上形成第一粘性基底层；
向所述第一粘性基底层的第一区域和第二区域注入第一金属前驱液，其中，所述第一区域的所述第一金属前驱液和所述第二区域的所述第一金属前驱液分别与所述有源层的不同区域连接；
使所述第一粘性基底层形成钝化层，使所述第一区域的所述第一金属前驱液形成源极，以及使所述第二区域的所述第一金属前驱液形成漏极。
本申请实施例提供的阵列基板的制作方法，通过在第一粘性基底层的不同区域注入第一金属前驱液，使不同区域的第一金属前驱液形成源极和漏极，以及使第一粘性基底层形成钝化层，进而在阵列基板的制作过程中，可以直接形成源、漏极和钝化层，减少了掩模次数，简化了制作工序，避免了现有技术在刻蚀源、漏极时会对有源层造成腐蚀的问题，而且在形成源、漏极时，先形成第一粘性基底层，而后向第一粘性基底层注入第一金属前驱液，由第一粘性基底层将第一金属前驱液进行包围，进而在形成源、漏极以及后期的其他工序时，还可以避免源、漏极被氧化的问题。
优选的，通过喷墨打印方法向所述第一粘性基底层的第一区域和第二区域注入所述第一金属前驱液。
本申请实施例提供的阵列基板的制作方法，通过喷墨打印方法向所述第一粘性基底层的第一区域和第二区域注入所述第一金属前驱液，可以简单方便的使第一金属前驱液注入到第一粘性基底层的不同区域。
优选的，使所述第一粘性基底层形成钝化层，使所述第一区域的所述第一金属前驱液形成源极，以及使所述第二区域的所述第一金属前驱液形成漏极之后，所述方法还包括：
在所述源极和所述漏极上形成公共电极层，所述公共电极层包括公共电极区域、第一保护区域以及第二保护区域，其中，所述源极在所述衬底基板上的垂直投影落于所述第一保护区域在所述衬底基板的垂直投影范围内，所述漏极在所述衬底基板上的垂直投影落于所述第二保护区域在所述衬底基板的垂直投影范围内。
本申请实施例提供的阵列基板的制作方法，可以在形成公共电极层时，使公共电极层包括第一保护区域和第二保护区域，第一保护区域可以覆盖源极，第二保护区域可以覆盖漏极，进而可以在形成公共电极层时，同时对源电极和漏电极进行进一步保护，以进一步避免形成的源极和漏极容易被氧化的问题。
优选的，在衬底基板上依次形成栅极、栅极绝缘层、有源层之前，还包括在衬底基板上形成公共电极层，其中，所述公共电极层位于所述栅极之下。
优选的，通过半色调掩模工艺在所述衬底基板上形成所述公共电极层和所述栅极。
优选的，使所述第一粘性基底层形成钝化层，使所述第一区域的所述第一金属前驱液形成源极，以及使所述第二区域的所述第一金属前驱液形成漏极之后，所述方法还包括：在所述源极和所述漏极上形成像素电极层，所述像素电极层包括像素电极区域、第三保护区域以及第四保护区域，其中，所述源极在所述衬底基板上的垂直投影落于所述第三保护区域在所述衬底基板的垂直投影范围内，所述漏极在所述衬底基板上的垂直投影落于所述第四保护区域在所述衬底基板的垂直投影范围内。
本申请实施例提供的阵列基板的制作方法，可以在形成像素电极层时，使公共电极层包括第三保护区域和第四保护区域，第三保护区域可以覆盖源极，第四保护区域可以覆盖漏极，进而可以在形成像素电极层时，同时对源极和漏极进行进一步保护，避免形成的源极和漏极容易被氧化的问题。
优选的，所述在衬底基板上依次形成栅极、栅极绝缘层、有源层，具体包括：
在衬底基板上形成第二粘性基底层；
向所述第二粘性基底层注入第二金属前驱液，并使所述第二粘性基底层覆盖所述第二金属前驱液；
使在所述第二粘性基底层上注入的所述第二金属前驱液形成栅极，使所述第二粘性基底层形成栅极绝缘层；
在所述栅极绝缘层上形成所述有源层。
本申请实施例提供的阵列基板的制作方法，通过在第二粘性基底层注入第二金属前驱液，使第二金属前驱液形成栅极，以及第二粘性基底层形成栅极绝缘层，进而在阵列基板的制作过程中，在形成栅极的同时形成栅极绝缘层，省略了形成栅极时的掩模工艺，进一步简化了阵列基板的制作工序。
优选的，所述第一粘性基底层的材质为聚二甲基硅氧烷。
本申请实施例提供的阵列基板的制作方法，所述第一粘性基底层的材质为聚二甲基硅氧烷，固化后透明度高，化学性能稳定，有利于形成性能优异的薄膜晶体管阵列基板，而且，容易通过干刻刻蚀，不会增加后续钝化层刻蚀工艺的难度。
优选的，所述第一金属前驱液为含银的前驱体。
优选的，所述有源层为氧化物有源层。
本申请实施例提供一种阵列基板，采用本申请实施例提供的所述制作方法制作，所述阵列基板包括：
依次形成于衬底基板之上的栅极、栅极绝缘层、有源层；
形成于所述有源层之上的源极、漏极以及钝化层。
附图说明
图1为本申请实施例提供的阵列基板的制作流程示意图；
图2为本申请实施例一或二提供的在制作阵列基板的过程中，在衬底基板上形成栅极金属薄膜的示意图；
图3为本申请实施例一或二提供的在制作阵列基板的过程中，在衬底基板上形成栅极的示意图；
图4为本申请实施例一或二提供的在制作阵列基板的过程中，在栅极上形成栅极绝缘层的示意图；
图5为本申请实施例一或二提供的在制作阵列基板的过程中，在栅极绝缘层上形成有源层的示意图；
图6为本申请实施例一或二提供的在制作阵列基板的过程中，在有源层上形成第一粘性基底层的示意图；
图7为本申请实施例一或二提供的在制作阵列基板的过程中，在第一粘性基底层的第一区域和第二区域注入第一金属前驱液的示意图；
图8为本申请实施例一或二提供的在制作阵列基板的过程中，在固化后形成源极和漏极的示意图；
图9为本申请实施例二提供的在制作阵列基板的过程中，在源、漏极上形成公共电极层的示意图；
图10为本申请实施例三提供的在制作阵列基板的过程中，在衬底基板上形成公共电极层和栅极的示意图；
图11为本申请实施例三提供的在制作阵列基板的过程中，在栅极上形成栅极绝缘层的示意图；
图12为本申请实施例三提供的在制作阵列基板的过程中，在栅极绝缘层上形成有源层的示意图；
图13为本申请实施例三提供的在制作阵列基板的过程中，在有源层上形成第一粘性基底层的示意图；
图14为本申请实施例三提供的在制作阵列基板的过程中，在第一粘性基底层的第一区域和第二区域注入第一金属前驱液的示意图；
图15为本申请实施例三提供的在制作阵列基板的过程中，固化后形成的源极和漏极的示意图；
图16为本申请实施例三提供的在制作阵列基板的过程中，在源极和漏极上形成像素电极层的示意图；
图17为本申请实施例四提供的在制作阵列基板的过程中，在衬底基板上形成第二粘性基底层的示意图；
图18为本申请实施例四提供的在制作阵列基板的过程中，在第二粘性基底层中注入第二金属前驱液的示意图；
图19为本申请实施例四提供的在制作阵列基板的过程中，固化后形成的栅极和栅极绝缘层的示意图；
图20为本申请实施例四提供的在制作阵列基板的过程中，在栅极绝缘层上形成有源层的示意图；
图21为本申请实施例四提供的在制作阵列基板的过程中，在有源层上形成第一粘性基底层的示意图；
图22为本申请实施例四提供的在制作阵列基板的过程中，向第一粘性基底层的不同区域注入第一金属前驱液的示意图；
图23为本申请实施例四提供的在制作阵列基板的过程中，固化后形成的源极和漏极的示意图。
具体实施方式
下面结合说明书附图对本申请实施例的实现过程进行详细说明。需要注意的是，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。
如图1所示，本申请实施例提供一种阵列基板的制作方法，该制作方法包括：
101、在衬底基板上依次形成栅极、栅极绝缘层、有源层。
在具体实施时，可以通过传统的制作方法，在衬底基板上依次形成栅极、栅极绝缘层、有源层，即，例如，先在衬底基板上形成栅极金属薄膜，通过光刻、掩模工艺使栅极金属薄膜形成栅极，在栅极上形成栅极绝缘层，再在栅极绝缘层上形成有源层。对于有源层的材质，具体可以为氧化物半导体，例如，可以为含有In、Zn、Ga和Sn中的至少一种的金属氧化物，具体可以为InGaZnO或InSnZnO。
102、在有源层上形成第一粘性基底层。
在具体实施时，可以通过旋涂工艺在有源层上形成第一粘性基底层。具体的，可以对第一粘性基底液浓度以及旋涂速率的控制以获得需要厚度的第一粘性基底层。第一粘性基底层的材质具体可以为聚二甲基硅氧烷。由于第一粘性基底层需形成后续的阵列基板的钝化层，而聚二甲基硅氧烷，一般而言，具有固化后透明度高，化学性能稳定的优点，有利于形成性能优异的薄膜晶体管阵列基板，而且，该种材质的第一粘性基底层，容易通过干刻刻蚀，不会增加后续钝化层刻蚀工艺的难度。
103、向第一粘性基底层的第一区域和第二区域注入第一金属前驱液，其中，第一区域的第一金属前驱液和第二区域的第一金属前驱液分别与有源层的不同区域连接。
具体的，可以通过高精度喷墨打印机在电脑软件的控制下，向第一粘性基底层的第一区域和第二区域注入第一金属前驱液。由于第一粘性基底液具有较高的粘度，第一金属前驱液并不会发生扩散，同时，可以通过对第一金属前驱液喷出速率的控制，以使第一区域的第一金属前驱液和第二区域的第一金属前驱液沉底，并与有源层的不同区域连接。
需要说明的是，第一粘性基底层的第一区域和第二区域，分别为后续需要形成源极和漏极的相应区域。另外，可以通过对第一粘性基底液的粘度和旋涂速率的控制，以及第一金属前驱液喷出速率的控制，以达到使第一粘性基底层的厚度与注入第一区域和第二区域的第一金属前驱液的厚度相同，或第一粘性基底层的厚度大于注入第一区域和第二区域的第一金属前驱液的厚度，或第一粘性基底层的厚度小于注入第一区域和第二区域的第一金属前驱液的厚度。关于第一粘性基底层的厚度与注入第一区域和第二区域的第一金属前驱液的厚度，可以在具体实施时，根据需要进行设置，在此不做限制。
优选的，第一金属前驱液，具体可以为含有银的前驱液。
104、使第一粘性基底层形成钝化层，使第一区域的第一金属前驱液形成源极，以及使第二区域的第一金属前驱液形成漏极。
具体的，可以通过在预设温度下，持续预设时长(例如，在温度为150度下，持续2小时)进行的固化作用，使第一粘性基底层固化成钝化层，使第一区域的第一金属前驱液分解形成源极，以及使第二区域的第一金属前驱液分解形成漏极。第一金属前驱液一般为含有金属的液体，其在预设温度下，持续预设时长时，可以使溶剂去掉，形成单质金属。
本申请实施例提供的阵列基板的制作方法，通过在第一粘性基底层的不同区域注入第一金属前驱液，使不同区域的第一金属前驱液形成源极和漏极，以及第一粘性基底层形成钝化层，进而在阵列基板的制作过程中，可以直接形成源、漏极和钝化层，减少了掩模次数，简化了制作工序，避免了现有技术在刻蚀源、漏极时会对有源层造成腐蚀的问题，而且在形成源、漏极时，先形成第一粘性基底层，而后向第一粘性基底层注入第一金属前驱液，由第一粘性基底层将第一金属前驱液进行包围，进而在形成源、漏极以及后期的其他工序时，可以改善源、漏极被氧化的问题。
下面以通过喷墨打印方法在衬底基板上形成源、漏极和钝化层为例，对本申请实施例提供的阵列基板的制作方法进行如下详细说明。
实施例一
本申请实施例一，提供一种阵列基板的制作方法，该制作方法包括：
步骤一、在衬底基板110上形成栅极金属薄膜122，如图2所示。
步骤二、通过光刻、掩模工艺使栅极金属薄膜122形成栅极120，如图3所示。
步骤三、在栅极120上形成栅极绝缘层130，如图4所示。
步骤四、在栅极绝缘层130上形成有源层140，如图5所示。
步骤五、通过旋涂工艺在有源层140上形成第一粘性基底层155，如图6所示。
步骤六、通过高精度喷墨打印机在电脑软件的控制下，如图7所示，向第一粘性基底层155的第一区域151和第二区域152注入第一金属前驱液166，其中，第一区域151的第一金属前驱液166和第二区域152的第一金属前驱液166分别与有源层140的不同区域连接。
步骤七、在预设温度下持续预设时长，以使第一粘性基底层155固化形成钝化层150，使第一区域151的第一金属前驱液166分解形成源极160，以及使第二区域152的第一金属前驱液166分解形成漏极170，如图8所示。其中，对于预设温度与预设时长，可以在具体实施时，根据第一粘性基层155的厚度、第一粘性基底层155的材质、第一金属前驱液166的材质以及其他相关因素综合考虑，根据需要进行具体设定，在此不做限制。
在具体实施时，由于在第一粘性基底层的固化过程中，可能会形成空隙缺陷，使得外界空气容易对形成的源极或漏极进行氧化，而同时，阵列基板在制作的过程中，通常还需形成公共电极层或像素电极层，即，本申请实施例提供的阵列基板的制作方法，在形成源极和漏极之后，还可以在形成公共电极或像素电极时，通过在源极和漏极的上方覆盖与公共电极或像素电极材质相同的保护区域，进而可以在形成公共电极或像素电极的同时，对源极和漏极进行保护，进一步避免源极和漏极容易被氧化的问题。具体是在形成公共电极的同时形成对源极和漏极的保护区域，还是在形成像素电极的同时形成对源极和漏极的保护区域，可以在具体实施时，根据需要进行选择。通常在源极和漏极上形成像素电极层时，一般在栅极下方形成公共电极层。下面分别通过实施例二和实施例三，对在形成公共电极的同时形成源极和漏极的保护区域，以及在形成像素电极的同时形成源极和漏极的保护区域的两种情形，分别进行如下举例说明。
实施例二
本申请实施例二，提供一种阵列基板的制作方法，该制作方法包括：
步骤一、在衬底基板110上形成栅极金属薄膜122，如图2所示。
步骤二、通过光刻、掩模工艺使栅极金属薄膜122形成栅极120，如图3所示。
步骤三、在栅极120上形成栅极绝缘层130，如图4所示。
步骤四、在栅极绝缘层130上形成有源层140，如图5所示。
步骤五、通过旋涂工艺在有源层140上形成第一粘性基底层155，如图6所示。
步骤六、通过高精度喷墨打印机在电脑软件的控制下，向第一粘性基底层155的第一区域151和第二区域152注入第一金属前驱液166，其中，第一区域151的第一金属前驱液166和第二区域152的第一金属前驱液166分别与有源层140的不同区域连接，如图7所示。
步骤七、在预设温度下持续预设时长，以使第一粘性基底层155固化形成钝化层150，使第一区域151的第一金属前驱液166分解形成源极160，以及使第二区域152的第一金属前驱液166分解形成漏极170，如图8所示。
步骤八、在源极160和漏极170上形成公共电极层，如图9所示，公共电极层包括公共电极区域181、第一保护区域182以及第二保护区域183，其中，源极160在衬底基板110上的垂直投影落于第一保护区域182在衬底基板110的垂直投影范围内，漏极170在衬底基板110上的垂直投影落于第二保护区域183在衬底基板110的垂直投影范围内。对于公共电极层的材质，具体可以为氧化铟锡，一般而言，氧化铟锡的耐腐蚀性能良好，进而在覆盖在形成的源极6和漏极7上时，可以对形成的源极6和漏极7形成良好的保护作用。
本申请实施例二提供的阵列基板的制作方法，可以在形成公共电极层时，使公共电极层包括第一保护区域182和第二保护区域183，第一保护区域182可以覆盖源极160，第二保护区域183可以覆盖漏极170，进而可以在形成公共电极层时，同时对源极160和漏极170进行进一步保护，避免形成的源极160和漏极170容易被氧化的问题。
实施例三
本申请实施例三，提供一种阵列基板的制作方法，该制作方法包括：
步骤一、如图10所示，在衬底基板310上依次沉积氧化铟锡薄膜(图中未示出)和栅极金属薄膜(图中未示出)，再通过半色调掩模工艺使氧化铟锡薄膜和栅极金属薄膜分别形成对应的公共电极380和栅极320图案。
步骤二、在栅极320上形成栅极绝缘层330，如图11所示。
步骤三、在栅极绝缘层330上形成有源层340，如图12所示。
步骤四、在有源层340上形成第一粘性基底层355，如图13所示。
步骤五、如图14所示，向第一粘性基底层355的第一区域351和第二区域352注入第一金属前驱液366，其中，第一区域351的第一金属前驱液366和第二区域352的第一金属前驱液366分别与有源层340的不同区域连接。
步骤六、使第一粘性基底层355形成钝化层350，使第一区域351的第一金属前驱液366形成源极360，以及使第二区域352的第一金属前驱液366形成漏极370，如图15所示。
步骤七、如图16所示，在源极360和漏极370上形成像素电极层，像素电极层包括像素电极区域391、第三保护区域392以及第四保护区域393，其中，源极360在衬底基板310上的垂直投影落于第三保护区域392在衬底基板310的垂直投影范围内，漏极370在衬底基板310上的垂直投影落于第四保护区域393在衬底基板310的垂直投影范围内。对于像素电极层的材质，具体可以为氧化铟锡，一般而言，氧化铟锡的耐腐蚀性能良好，进而在覆盖在形成的源极和漏极上时，可以对形成的源极360和漏极370形成良好的保护作用。
本申请实施例三提供的阵列基板的制作方法，可以在形成像素电极层时，使公共电极层包括第三保护区域392和第四保护区域393，第三保护区域392可以覆盖源极360，第四保护区域393可以覆盖漏极370，进而可以在形成像素电极层时，同时对源极360和漏极370进行进一步保护，进一步避免形成的源极360和漏极370容易被氧化的问题。
需要说明的是，由于在本申请实施例二和三中，在源极和漏极之上，还形成有对源极和漏极进行保护的相应保护区域，因此，可以通过对第一粘性基底液的粘度和旋涂速率的控制，以及第一金属前驱液喷出速率的控制，以达到使第一粘性基底层的厚度小于或等于注入第一区域或第二区域的第一金属前驱液的厚度。并且，本申请实施例三中，控制第一区域和第二区域的第一金属前驱液的厚度小于或等于第一粘性基底层的厚度时，在形成像素电极层时，可以使像素电极直接与漏极连通，避免还需过孔工艺使像素电极和漏极连通。
在具体实施时，对于在衬底基板上形成栅极以及栅极绝缘层，可以通过传统的制作方法在衬底基板上形成栅极以及栅极绝缘层；也可以通过喷墨打印的方法在衬底基板上形成栅极以及栅极绝缘层，下面对通过喷墨打印法在衬底基板上形成栅极以及栅极绝缘层的制作方法，进行如下举例说明。
实施例四
本申请实施例四，提供一种阵列基板的制作方法，该制作方法包括：
步骤一、通过旋涂工艺在衬底基板410上形成第二粘性基底层480，如图17所示。
步骤二、通过喷墨打印方法向第二粘性基底层480注入第二金属前驱液490，并使第二粘性基底层480覆盖第二金属前驱液490，如图18所示。需要说明的是，由于本步骤中，第二粘性基底层480为后续形成的栅极绝缘层，以使栅极与其他膜层绝缘，因此，在本步骤中，需通过对第二粘性基底液粘度以及旋涂速率的控制，以及第二金属前驱体液490注入速率的控制，以使形成的第二粘性基底层480的厚度大于注入的第二金属前驱液490的厚度。
步骤三、在预设温度下持续预设时长，使在第二粘性基底层480上注入的第二金属前驱液490分解形成栅极420，使第二粘性基底层490固化形成栅极绝缘层430，如图19所示。
步骤四、在栅极绝缘层430上形成有源层440，如图20所示。
步骤五、通过旋涂工艺在有源层440上形成第一粘性基底层455，如图21所示。
步骤六、如图22所示，通过高精度喷墨打印机在电脑软件的控制下，向第一粘性基底层455的第一区域451和第二区域452注入第一金属前驱液466，其中，第一区域451的第一金属前驱液466和第二区域452的第一金属前驱液466分别与有源层440的不同区域连接。
步骤七、通过固化作用使第一粘性基底层455形成钝化层450，使第一区域451的第一金属前驱液形成源极460，以及使第二区域452的第一金属前驱液形成漏极470，如图23所示。
当然，在源极460和漏极470上同样可以形成公共电极层或像素电极层，公共电极层或像素电极层具有对源极460和漏极470的相应保护区域，在此不再赘述。
本申请实施例四提供的阵列基板的制作方法，通过在第二粘性基底层480注入第二金属前驱液490，使第二金属前驱液490形成栅极420，以及第二粘性基底层480形成栅极绝缘层430，进而在阵列基板的制作过程中，在形成栅极420的同时形成栅极绝缘层430，进一步简化了阵列基板的制作工序。
需要说明的是，在本申请实施例四中，第二粘性基底层的材质可以与第一粘性基底层的材质相同或不相同，可以在具体实施时，根据需要进行设置，在此不做限制。另外，第二金属前驱液的材质可以与第一金属前驱液的材质相同或不相同，可以在具体实施时，根据需要进行设置，在此不做限制。
如图8所示，本申请实施例还提供一种阵列基板，采用本申请实施例一的制作方法制作，阵列基板包括：
依次形成于衬底基板110之上的栅极120、栅极绝缘层130、有源层140；
形成于有源层140之上的源极160、漏极170以及钝化层150。
如图9所示，本申请实施例还提供一种阵列基板，采用本申请实施例二的制作方法制作，阵列基板包括：
依次形成于衬底基板110之上的栅极120、栅极绝缘层130、有源层140；
形成于有源层140之上的源极160、漏极170以及钝化层150；
形成于源极160和漏极170上的公共电极层，公共电极层包括公共电极区域181、第一保护区域182以及第二保护区域183，其中，源极160在衬底基板110上的垂直投影落于第一保护区域182在衬底基板110的垂直投影范围内，漏极170在衬底基板110上的垂直投影落于第二保护区域183在衬底基板110的垂直投影范围内。
如图16所示，本申请实施例还提供一种阵列基板，采用本申请实施例三的制作方法制作，阵列基板包括：
依次形成于衬底基板310之上的公共电极380，栅极320、栅极绝缘层330、有源层340；
形成于有源层340之上的源极360、漏极370以及钝化层350；
形成于源极360和漏极370上的像素电极层，像素电极层包括像素电极区域391、第三保护区域392以及第四保护区域393，其中，源极360在衬底基板310上的垂直投影落于第三保护区域392在衬底基板310的垂直投影范围内，漏极370在衬底基板310上的垂直投影落于第四保护区域393在衬底基板310的垂直投影范围内。
如图23所示，本申请实施例还提供一种阵列基板，采用本申请实施例四的制作方法制作，阵列基板包括：
依次形成于衬底基板410之上的栅极420、栅极绝缘层430、有源层440；
形成于有源层440之上的源极460和漏极470以及钝化层450。
综上所述，本申请实施例提供的阵列基板的制作方法，通过在第一粘性基底层的不同区域注入第一金属前驱液，使不同区域的第一金属前驱液形成源极和漏极，以及第一粘性基底层形成钝化层，进而在阵列基板的制作过程中，可以直接形成源、漏极和钝化层，减少了掩模次数，简化了制作工序，避免了现有技术在刻蚀源、漏极时会对有源层造成腐蚀的问题，而且在形成源、漏极时，先形成第一粘性基底层，而后向第一粘性基底层注入第一金属前驱液，由第一粘性基底层将第一金属前驱液进行包围，进而在形成源、漏极以及后期的其他工序时，还可以改善源、漏极被氧化的问题。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
Claims (11)
1.一种阵列基板的制作方法，其特征在于，所述方法包括：
在衬底基板上依次形成栅极、栅极绝缘层、有源层；
在所述有源层上形成第一粘性基底层；
向所述第一粘性基底层的第一区域和第二区域注入第一金属前驱液，其中，所述第一区域的所述第一金属前驱液和所述第二区域的所述第一金属前驱液分别与所述有源层的不同区域连接；
使所述第一粘性基底层形成钝化层，使所述第一区域的所述第一金属前驱液形成源极，以及使所述第二区域的所述第一金属前驱液形成漏极。
2.如权利要求1所述的制作方法，其特征在于，通过喷墨打印方法向所述第一粘性基底层的第一区域和第二区域注入所述第一金属前驱液。
3.如权利要求1所述的制作方法，其特征在于，使所述第一粘性基底层形成钝化层，使所述第一区域的所述第一金属前驱液形成源极，以及使所述第二区域的所述第一金属前驱液形成漏极之后，所述制作方法还包括：
在所述源极和所述漏极上形成公共电极层，所述公共电极层包括公共电极区域、第一保护区域以及第二保护区域，其中，所述源极在所述衬底基板上的垂直投影落于所述第一保护区域在所述衬底基板的垂直投影范围内，所述漏极在所述衬底基板上的垂直投影落于所述第二保护区域在所述衬底基板的垂直投影范围内。
4.如权利要求1所述的制作方法，其特征在于，在衬底基板上依次形成栅极、栅极绝缘层、有源层之前，还包括在衬底基板上形成公共电极层，其中，所述公共电极层位于所述栅极之下。
5.如权利要求4所述的制作方法，其特征在于，通过半色调掩模工艺在所述衬底基板上形成所述公共电极层和所述栅极。
6.如权利要求5所述的制作方法，其特征在于，使所述第一粘性基底层形成钝化层，使所述第一区域的所述第一金属前驱液形成源极，以及使所述第二区域的所述第一金属前驱液形成漏极之后，所述制作方法还包括：在所述源极和所述漏极上形成像素电极层，所述像素电极层包括像素电极区域、第三保护区域以及第四保护区域，其中，所述源极在所述衬底基板上的垂直投影落于所述第三保护区域在所述衬底基板的垂直投影范围内，所述漏极在所述衬底基板上的垂直投影落于所述第四保护区域在所述衬底基板的垂直投影范围内。
7.如权利要求1所述的制作方法，其特征在于，所述在衬底基板上依次形成栅极、栅极绝缘层、有源层，具体包括：
在衬底基板上形成第二粘性基底层；
向所述第二粘性基底层注入第二金属前驱液，并使所述第二粘性基底层覆盖所述第二金属前驱液；
使在所述第二粘性基底层上注入的所述第二金属前驱液形成栅极，使所述第二粘性基底层形成栅极绝缘层；
在所述栅极绝缘层上形成所述有源层。
8.如权利要求1所述的制作方法，其特征在于，所述第一粘性基底层的材质为聚二甲基硅氧烷。
9.如权利要求1所述的制作方法，其特征在于，所述第一金属前驱液为含银的前驱体。
10.如权利要求1所述的制作方法，其特征在于，所述有源层为氧化物有源层。
11.一种阵列基板，其特征在于，采用如权利要求1-10任一权项所述的制作方法制作，所述阵列基板包括：
依次形成于衬底基板之上的栅极、栅极绝缘层、有源层；
形成于所述有源层之上的源极、漏极、以及钝化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610596971.6A CN106098616B (zh) | 2016-07-26 | 2016-07-26 | 一种阵列基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610596971.6A CN106098616B (zh) | 2016-07-26 | 2016-07-26 | 一种阵列基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106098616A CN106098616A (zh) | 2016-11-09 |
| CN106098616B true CN106098616B (zh) | 2019-06-04 |
Family
ID=57448842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610596971.6A Active CN106098616B (zh) | 2016-07-26 | 2016-07-26 | 一种阵列基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106098616B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1767158A (zh) * | 2004-10-27 | 2006-05-03 | 三星电子株式会社 | 制备薄膜晶体管的方法 |
| CN101071816A (zh) * | 2006-05-12 | 2007-11-14 | Lg.菲利浦Lcd株式会社 | 多晶硅薄膜晶体管阵列基板及其制造方法 |
| CN105068335A (zh) * | 2015-08-12 | 2015-11-18 | 深圳市华星光电技术有限公司 | 一种ffs阵列基板的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4992427B2 (ja) * | 2004-09-22 | 2012-08-08 | コニカミノルタホールディングス株式会社 | 薄膜トランジスタ |
| JP2006190852A (ja) * | 2005-01-07 | 2006-07-20 | Future Vision:Kk | 薄膜トランジスタ及びこれを用いた液晶表示装置 |
-
2016
- 2016-07-26 CN CN201610596971.6A patent/CN106098616B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1767158A (zh) * | 2004-10-27 | 2006-05-03 | 三星电子株式会社 | 制备薄膜晶体管的方法 |
| CN101071816A (zh) * | 2006-05-12 | 2007-11-14 | Lg.菲利浦Lcd株式会社 | 多晶硅薄膜晶体管阵列基板及其制造方法 |
| CN105068335A (zh) * | 2015-08-12 | 2015-11-18 | 深圳市华星光电技术有限公司 | 一种ffs阵列基板的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106098616A (zh) | 2016-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9316870B2 (en) | Liquid crystal display device and a manufacturing method thereof | |
| CN104062794B (zh) | 掩膜板以及紫外线掩膜板、阵列基板的制造方法 | |
| CN102709327B (zh) | 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| KR20100051499A (ko) | 플렉시블 표시장치 제조방법 | |
| CN103531715B (zh) | 柔性光电器件衬底、柔性光电器件及制备方法 | |
| CN103887245B (zh) | 一种阵列基板的制造方法 | |
| US20160126259A1 (en) | Array substrate and method of producing the same, display panel and display device | |
| CN104952932A (zh) | 薄膜晶体管、阵列基板及其制作方法、显示装置 | |
| US20180212002A1 (en) | Method for manufacturing display substrate, display substrate and display device | |
| CN105097845A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| CN109315045A (zh) | 显示装置制造方法 | |
| CN106449666A (zh) | 阵列基板和显示装置 | |
| GB2530223A (en) | Method for manufacturing thin film transistor array substrate | |
| CN104678671B (zh) | 显示基板及其制造方法和显示装置 | |
| CN104157608B (zh) | Tft基板的制作方法及其结构 | |
| CN103489874A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN105742186A (zh) | 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置 | |
| CN108415604A (zh) | 触控显示面板的制造方法、触控显示面板 | |
| CN103681765A (zh) | 显示面板及其制作方法、显示装置 | |
| US10199236B2 (en) | Thin film transistor, manufacturing method thereof, and method for manufacturing array substrate | |
| CN104465670A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN104393020B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN106098616B (zh) | 一种阵列基板及其制作方法 | |
| CN105206646A (zh) | 显示基板及其制作方法、显示装置 | |
| CN104319261A (zh) | 一种阵列基板的制备方法、阵列基板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |