CN105742186A - 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置 - Google Patents

薄膜晶体管及制造方法、阵列基板及制造方法、显示装置 Download PDF

Info

Publication number
CN105742186A
CN105742186A CN201610133484.6A CN201610133484A CN105742186A CN 105742186 A CN105742186 A CN 105742186A CN 201610133484 A CN201610133484 A CN 201610133484A CN 105742186 A CN105742186 A CN 105742186A
Authority
CN
China
Prior art keywords
photoresist
region
layer
source
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610133484.6A
Other languages
English (en)
Inventor
郭会斌
张小祥
王静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610133484.6A priority Critical patent/CN105742186A/zh
Priority to US15/527,410 priority patent/US10141423B2/en
Priority to PCT/CN2016/088071 priority patent/WO2017152552A1/zh
Publication of CN105742186A publication Critical patent/CN105742186A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及显示技术领域，公开了一种薄膜晶体管及制造方法、阵列基板及制造方法、显示装置。所述薄膜晶体管的制造方法通过在有源层上方形成保护层，从而在刻蚀形成源漏电极时保护有源层免受刻蚀液的腐蚀。在刻蚀源漏金属层材料时，去除源漏电极之间区域的源漏金属材料，露出保护层，从而在最后剥离源漏电极上方光刻胶时一并去除保护层，从而使所述保护层去除的更彻底，避免了残留的保护层材料对薄膜晶体管特性的影响。

Description

薄膜晶体管及制造方法、阵列基板及制造方法、显示装置
技术领域
本发明涉及液晶显示技术领域，特别涉及一种阵列基板、显示装置以及薄膜晶体管和阵列基板的制造方法。
背景技术
随着液晶技术的发展，高品质、低功耗、无辐射的薄膜晶体管液晶显示器(TFT-LCD)已成为市场的主流。
在制造薄膜晶体管时，为了避免在刻蚀源电极和漏电极之间的源漏金属时刻蚀液对有源层的沟道对应区域产生腐蚀，现有技术中往往在去除有源层上方光刻胶时保留沟道对应区域的光刻胶，然后在形成源漏电极之后，在源漏电极上方涂覆光刻胶，并保留源漏电极上方和沟道区域上方的光刻胶，从而在刻蚀源漏金属时有源层上方保留的光刻胶可以保护有源层不被腐蚀，最后再同时剥离源漏电极上方、沟道区域上方和有源层上方的光刻胶。
但这种方法存在一个问题，即最后剥离光刻胶时，有源层上的光刻胶由于覆盖有源漏金属等膜层，很容易造成剥离不彻底等问题，从而影响薄膜晶体管特性。
发明内容
本发明的目的是提供一种薄膜晶体管及制造方法、阵列基板及制造方法、显示装置，用以解决在剥离有源层上方保留的光刻胶时由于源漏金属的存在导致光刻胶剥离不彻底，从而影响薄膜晶体管特性的问题。
为了解决上述技术问题，本发明提供一种薄膜晶体管的制造方法，其包括：
在有源层上方形成保护层、源漏金属层；在源漏金属层上涂覆光刻胶，并形成光刻胶保留区域和光刻胶不保留区域，其中光刻胶保留区域对应待形成源漏电极的区域，光刻胶不保留区域对应其他区域；
刻蚀掉光刻胶不保留区域的源漏金属层，形成源漏电极，露出有源层上方的所述保护层；
去除所述保护层和源漏电极上方的光刻胶。
可选的，所述保护层为正性光刻胶或负性光刻胶。
可选的，所述保护层的厚度为
可选的，所述保护层的厚度为
可选的，形成有源层的方法包括：
形成半导体层；
在所述半导体层上涂覆光刻胶，并形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶不保留区域，其中所述光刻胶完全保留区域对应待形成的源漏电极之间的区域，所述光刻胶部分保留区域对应有源层上方待形成源漏电极的区域，所述光刻胶不保留区域对应有源层区域以外的区域；
采用刻蚀工艺刻蚀光刻胶不保留区域的半导体层；
采用灰化工艺去除光刻胶部分保留区域的光刻胶。
可选的，所述方法还包括：在所述有源层上方形成欧姆接触层。
可选的，所述方法还包括：在形成所述有源层之前依次形成位于所述有源层下方的栅极和栅绝缘层。
本发明还提供一种薄膜晶体管，所述薄膜晶体管根据上述薄膜晶体管的制造方法制造。
本发明还提供一种阵列基板的制造方法，包括上述任意一种的薄膜晶体管的制造方法。
可选的，在形成有源层之前还包括：
依次形成位于所述有源层下方的栅极和栅绝缘层；
在形成所述源漏电极之后还包括：
形成位于所述源漏电极上的钝化层，以及位于所述钝化层上的第一导电层。
可选的，在形成所述栅极在构图工艺中同步形成第二导电层。
本发明还提供了一种阵列基板，其根据上述阵列基板的制造方法制备。
本发明还提供一种显示装置，包括上述阵列基板。
上述技术方案中，通过在曝光源漏金属层上方的光刻胶时形成光刻胶保留区域和光刻胶不保留区域，其中光刻胶保留区域对应待形成源漏电极的区域，光刻胶不保留区域对应源漏电极之间的沟道区域和其他区域，随后在刻蚀源漏金属时同时刻蚀掉沟道区域上方的金属，曝露出有源层上方保留的部分厚度的光刻胶，则在最后剥离光刻胶时，所述部分厚度的光刻胶上方由于不再覆盖有其他膜层，使得剥离彻底，不会有残留，从而使得薄膜晶体管的特性不受影响。
附图说明
图1为本发明实施例的工艺流程图；
图2为本发明实施例一薄膜晶体管栅极的制备过程；
图3-图5为本发明实施例一薄膜晶体管有源层的制备过程；
图6-图9为本发明实施例一薄膜晶体管源漏电极的制备过程；
图10为本发明实施例二阵列基板的结构示意图；
图11为本发明实施例三阵列基板的结构示意图；
图12为本发明实施例四阵列基板的结构示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实例用于说明本发明，但不用来限制本发明的范围。
如图1所示，本发明实施例中，薄膜晶体管的制造方法包括：
步骤S1、在有源层上方形成保护层、源漏金属层，在源漏金属层上涂覆光刻胶，并形成光刻胶保留区域和光刻胶不保留区域，其中光刻胶保留区域对应待形成源漏电极的区域，光刻胶不保留区域对应其他区域；
步骤S2、刻蚀掉光刻胶不保留区域的源漏金属层，形成源漏电极，露出有源层上方的所述保护层；
步骤S3、同时去除将所述保护层和源漏电极上方的光刻胶。
保护层的存在，可以在刻蚀形成源漏电极时保护有源层金属，避免有源层金属受到刻蚀液的腐蚀，影响TFT特性。通过先刻蚀掉源漏电极之间区域的源漏金属层材料，暴露出有源层上方的保护层，再将源漏电极上方和所述保护层一并去除，可以使所述保护层去除的更彻底，避免了残留的保护层材料对TFT特性的影响。
具体的，由于在制作有源层时要在半导体层上方涂覆一层光刻胶，因此所述保护层材料优选为光刻胶，这样可以在制作有源层时一并形成保护层，简化工艺流程，操作简单，降低了成本。当然，所述保护层也可以采用其他材料和工艺形成，只要能够起到保护有源层的作用即可，这里不再赘述。本发明实施例中均以保护层材料为光刻胶为例进行说明。
需要说明的是，本发明中所述的光刻胶可以是正性光刻胶，也可以是负性光刻胶。正性光刻胶，经过曝光之后，光照区域可溶于显影液；而负性光刻胶与之相反，在经过曝光之后，光照区域不溶于显影液。
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用于限制本发明的范围。
实施例一
结合图2-图9所示，具体说明薄膜晶体管的制造过程。
在衬底基板100上形成栅极200。
如图2所示，在衬底基板100上通过溅射工艺形成一层栅金属层，其可以为单层结构或者多层结构。然后涂覆光刻胶，通过曝光、显影、刻蚀等工艺形成栅极200。
在栅极200上方形成栅绝缘层300；
在栅绝缘层300上方形成有源层400。
如图3所示，在栅极上方采用等离子体增强化学气相沉积(PECVD)方法或常压化学气相沉积(CVD)方法形成栅绝缘层300；在栅绝缘层300上方通过溅射工艺形成一层半导体层401。
如图4所示，在半导体层401上方涂覆一层光刻胶500，并对光刻胶曝光、显影之后形成光刻胶完全保留区域501、光刻胶部分保留区域502和光刻胶不保留区域503，其中光刻胶完全保留区域501对应待形成的源漏电极之间的区域，光刻胶部分保留区域502对应有源层上方待形成源漏电极的的区域，光刻胶不保留区域503对应有源层区域以外的区域。
然后，通过刻蚀工艺去除光刻胶不保留区域503的半导体层，通过灰化工艺或者紫外照射和刻蚀工艺去除光刻胶部分保留区域502的光刻胶，形成有源层400。此时有源层400上方保留的光刻胶完全保留区域501的光刻胶就可以作为有源层的保护层，使有源层在刻蚀形成源漏电极时免受刻蚀液的影响，如图5所示。
其中，灰化工艺的原理为：在密闭的氧气环境中，通过一定温度，让氧气与光刻胶反应，因为光刻胶是有机物很容易通过氧气发生化学反应，从而变成水与二氧化碳，因此可以通过精确控制时间、温度、氧气浓度来控制减薄光刻胶的厚度。
灰化工艺会对光刻胶完全保留区域501的光刻胶起到一个减薄作用，灰化工艺后光刻胶完全保留区域501的光刻胶厚度，即保护层的厚度为当保护层的厚度小于时，会在刻蚀形成源漏电极时由于保护层太薄而无法起到良好的保护作用，使刻蚀液对有源层造成一定程度的腐蚀；当保护层的厚度过大于时，对去除保护层的工艺以及相关参数，如时间、温度等要求较高，从而增加了工艺难度。优选的，当保护层的厚度为时，可以良好的保护有源层，工艺的难度也比较合适。
需要说明的是，形成上述有源层400和保护层的方式并不局限于上述步骤，还可以在形成有源层400后，再在有源层400上涂覆光刻胶，通过曝光和显影工艺，只保留有源层上对应源漏电极之间的对应区域的光刻胶。
在有源层400上方形成源漏电极。
如图6所示，有源层400形成之后，通过磁控溅射、热蒸发或其他成膜工艺形成源漏金属层600，源漏金属层可以是单层结构或多层结构。
如图7所示，在源漏金属层600上方涂覆光刻胶，通过曝光、显影，形成光刻胶保留区域602和光刻胶不保留区域601，其中，光刻胶保留区域602对应待形成源漏电极的区域，光刻胶不保留区域601对应其他区域。
如图8所示，刻蚀掉光刻胶不保留区域601的源漏金属层，此时源漏电极之间就露出了有源层上方的保护层501。
如图9所示，同时剥离保护层501和源漏金属层600上方光刻胶保留区域602的光刻胶，形成源极702和漏极701。其中，源极702和漏极701之间的部分在TFT打开时形成导电沟道。
综上所述，本发明提供一种薄膜晶体管的制造方法，在有源层上方形成保护层，该保护层可以在刻蚀形成源漏电极时保护有源层金属，避免有源层金属受到刻蚀液的腐蚀，影响TFT特性。并且，在形成源漏电极时，先刻蚀掉源漏电极之间区域的源漏金属层材料，暴露出有源层上方的保护层，再将源漏电极上方和所述保护层一并去除，可以使所述保护层去除的更彻底，避免了残留的保护层材料对TFT特性的影响。
本发明还提供一种薄膜晶体管，其根据上述薄膜晶体管的制造方法制造，可以理解，其也具有上述技术效果。
实施例二
本实施例提供一种阵列基板的制造方法，其步骤包括实施例一中薄膜晶体管的制造方法，在薄膜晶体管形成之后，还包括：
在源漏电极上方形成钝化层；
在钝化层上方形成第一导电层。
如图10所示，采用等离子体增强化学气相沉积(PECVD)方法或常压化学气相沉积(CVD)方法、磁控溅射、热蒸发或其他成膜工艺在源漏电极上方形成钝化层800，钝化层800的材料可以选用氧化物、氮化物或氮氧化物，例如SiNx，SiOx或Si(ON)x。钝化层800可以为单层结构，也可是采用氮化硅和氧化硅构成的双层结构。
随后，对钝化层800进行构图工艺，在漏电极701上方形成钝化层过孔，并采用磁控溅射、热蒸发或其他成膜工艺在钝化层800上方沉积一层透明导电层，该透明导电层可以是ITO或者IZO，并通过构图工艺图案化。具体的，如图10所示，该透明导电层经过构图工艺之后可以是像素电极900，像素电极900通过钝化层过孔与漏电极701电性连接。
综上所述，本发明提供一种阵列基板的制造方法，在有源层上方形成保护层，该保护层可以在刻蚀形成源漏电极时保护有源层金属，避免有源层金属受到刻蚀液的腐蚀，影响TFT特性。并且，在形成源漏电极时，先刻蚀掉源漏电极之间区域的源漏金属层材料，暴露出有源层上方的保护层，再将源漏电极上方和所述保护层一并去除，可以使所述保护层去除的更彻底，避免了残留的保护层材料对TFT特性的影响。
本发明还提供一种阵列基板，其根据上述阵列基板的制造方法制造，可以理解，其也具有上述技术效果。
实施例三
本发明实施例提供了一种薄膜晶体管的制造方法，其制造步骤与实施例一的不同之处在于，形成有源层400与保护层501之后，在其上通过PECVD等工艺沉积一层N+a-Si层，并通过刻蚀源漏金属层和去除保护层时去除相应的部分，以形成欧姆接触层901，如图11，其他膜层的形成均与实施例一相同，这里不再赘述。
实施例四
本发明实施例提供了一种阵列基板的制造方法，其制造步骤与实施例二的不同之处在于，在形成栅极200之前，采用上磁控溅射、热蒸发或其他成膜工艺在在衬底基板100上沉积一层透明导电层201，该透明导电层可以是ITO或者IZO，如图12所示，该透明导电层可以为公共电极。优选的，该透明导电层201与栅极200在同一构图工艺形成。本实施例中其他制作工艺均与实施例二中相同，此处不再赘述。
实施例五
本发明实施例还提供一种显示装置，所述显示装置包括上述实施例中的阵列基板。
所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种薄膜晶体管的制造方法，其特征在于，包括：
在有源层上方形成保护层、源漏金属层，在源漏金属层上涂覆光刻胶并形成光刻胶保留区域和光刻胶不保留区域，其中光刻胶保留区域对应待形成源漏电极的区域，光刻胶不保留区域对应其他区域；
刻蚀掉光刻胶不保留区域的源漏金属层，形成源漏电极，露出有源层上方的所述保护层；
同时去除所述保护层和源漏电极上方的光刻胶。
2.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述保护层为正性光刻胶或负性光刻胶。
3.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述保护层的厚度为
4.如权利要求3所述的薄膜晶体管的制造方法，其特征在于，所述保护层的厚度为
5.如权利要求1-4任一项所述的薄膜晶体管的制造方法，其特征在于，形成有源层的方法包括：
形成半导体层；
在所述半导体层上涂覆光刻胶，并形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶不保留区域，其中所述光刻胶完全保留区域对应待形成的源漏电极之间的区域，所述光刻胶部分保留区域对应有源层上方待形成源漏电极的区域，所述光刻胶不保留区域对应有源层区域以外的区域；
采用刻蚀工艺刻蚀光刻胶不保留区域的半导体层；
采用灰化工艺去除光刻胶部分保留区域的光刻胶。
6.如权利要求5所述的薄膜晶体管的制造方法，其特征在于，所述方法还包括：在所述有源层上方形成欧姆接触层。
7.如权利要求5或6所述的薄膜晶体管的制造方法，其特征在于，所述方法还包括：在形成所述有源层之前依次形成位于所述有源层下方的栅极和栅绝缘层。
8.一种薄膜晶体管，其特征在于，所述薄膜晶体管根据权利要求1-7任意一项所述的薄膜晶体管的制造方法制造。
9.一种阵列基板的制造方法，其特征在于，包括如权利要求1-6任一项所述的薄膜晶体管的制造方法。
10.如权利要求9所述的阵列基板的制造方法，其特征在于，在形成有源层之前还包括：
依次形成位于所述有源层下方的栅极和栅绝缘层；
在形成所述源漏电极之后还包括：
形成位于所述源漏电极上的钝化层，以及位于所述钝化层上的第一导电层。
11.如权利要求10所述的阵列基板的制造方法，其特征在于，在形成所述栅极在构图工艺中同步形成第二导电层。
12.一种阵列基板，其特征在于，所述阵列基板根据权利要求9-11任一项所述的阵列基板的制造方法制备。
13.一种显示装置，其特征在于，所述显示装置包括如权利要求12所述的阵列基板。
CN201610133484.6A 2016-03-09 2016-03-09 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置 Pending CN105742186A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610133484.6A CN105742186A (zh) 2016-03-09 2016-03-09 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置
US15/527,410 US10141423B2 (en) 2016-03-09 2016-07-01 Thin film transistor and fabrication method thereof, array substrate and fabrication method thereof, display apparatus
PCT/CN2016/088071 WO2017152552A1 (zh) 2016-03-09 2016-07-01 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610133484.6A CN105742186A (zh) 2016-03-09 2016-03-09 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置

Publications (1)

Publication Number Publication Date
CN105742186A true CN105742186A (zh) 2016-07-06

Family

ID=56250149

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610133484.6A Pending CN105742186A (zh) 2016-03-09 2016-03-09 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置

Country Status (3)

Country Link
US (1) US10141423B2 (zh)
CN (1) CN105742186A (zh)
WO (1) WO2017152552A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876476A (zh) * 2017-02-16 2017-06-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
CN107093582A (zh) * 2017-04-28 2017-08-25 京东方科技集团股份有限公司 显示面板的制造方法和显示面板
CN107706116A (zh) * 2017-09-15 2018-02-16 惠科股份有限公司 主动阵列开关的制造方法
WO2019223631A1 (zh) * 2018-05-24 2019-11-28 京东方科技集团股份有限公司 制备薄膜晶体管基板的方法、薄膜晶体管基板及显示装置
CN112897454A (zh) * 2021-01-20 2021-06-04 杭州士兰集成电路有限公司 Mems器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8586406B1 (en) * 2012-10-18 2013-11-19 Chunghwa Picture Tubes, Ltd. Method for forming an oxide thin film transistor
CN104319278A (zh) * 2014-10-22 2015-01-28 京东方科技集团股份有限公司 阵列基板、显示面板和阵列基板的制作方法
CN105161541A (zh) * 2015-08-04 2015-12-16 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI515910B (zh) 2011-12-22 2016-01-01 群創光電股份有限公司 薄膜電晶體基板與其製作方法、顯示器
CN102646632B (zh) 2012-03-08 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN102779784A (zh) 2012-06-15 2012-11-14 上海大学 薄膜晶体管阵列基板制造方法
CN102881598B (zh) * 2012-09-17 2015-08-12 京东方科技集团股份有限公司 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置
CN103236443B (zh) * 2013-05-14 2014-05-14 广州新视界光电科技有限公司 一种金属氧化物薄膜晶体管及其制备方法
CN103441100B (zh) 2013-08-22 2015-05-20 合肥京东方光电科技有限公司 显示基板及其制造方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8586406B1 (en) * 2012-10-18 2013-11-19 Chunghwa Picture Tubes, Ltd. Method for forming an oxide thin film transistor
CN104319278A (zh) * 2014-10-22 2015-01-28 京东方科技集团股份有限公司 阵列基板、显示面板和阵列基板的制作方法
CN105161541A (zh) * 2015-08-04 2015-12-16 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876476A (zh) * 2017-02-16 2017-06-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
CN106876476B (zh) * 2017-02-16 2020-04-17 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
US11264507B2 (en) 2017-02-16 2022-03-01 Boe Technology Group Co., Ltd. Thin film transistor and method for manufacturing the same, array substrate and electronic device
CN107093582A (zh) * 2017-04-28 2017-08-25 京东方科技集团股份有限公司 显示面板的制造方法和显示面板
CN107706116A (zh) * 2017-09-15 2018-02-16 惠科股份有限公司 主动阵列开关的制造方法
WO2019223631A1 (zh) * 2018-05-24 2019-11-28 京东方科技集团股份有限公司 制备薄膜晶体管基板的方法、薄膜晶体管基板及显示装置
US11205667B2 (en) 2018-05-24 2021-12-21 HEFEI BOE OPTOELECTRONICS TECHNOLOGY, Co., Ltd. Method of preparing thin film transistor substrate
CN112897454A (zh) * 2021-01-20 2021-06-04 杭州士兰集成电路有限公司 Mems器件及其制造方法
CN112897454B (zh) * 2021-01-20 2024-02-23 杭州士兰集成电路有限公司 Mems器件及其制造方法

Also Published As

Publication number Publication date
US10141423B2 (en) 2018-11-27
US20180108756A1 (en) 2018-04-19
WO2017152552A1 (zh) 2017-09-14

Similar Documents

Publication Publication Date Title
US9698178B2 (en) Array substrate, method for manufacturing the same, and display apparatus
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
US10192905B2 (en) Array substrates and the manufacturing methods thereof, and display devices
US20160043212A1 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
CN105742186A (zh) 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置
US20150318362A1 (en) Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof
US20170110587A1 (en) Array substrate and manufacturing method thereof, display panel, display device
US9171941B2 (en) Fabricating method of thin film transistor, fabricating method of array substrate and display device
US9142653B2 (en) Method for manufacturing thin-film transistor array substrate
US9502437B2 (en) Method of manufacturing array substrate, array substrate and display device
US20190043898A1 (en) Array substrate motherboard, method for manufacturing the same, and display device
CN107799466B (zh) Tft基板及其制作方法
WO2016169355A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
WO2015165174A1 (zh) 一种薄膜晶体管及其制作方法、显示基板、显示装置
CN103137492B (zh) 制造氧化物薄膜晶体管的方法和显示装置
WO2015143745A1 (zh) 一种阵列基板的制造方法
EP2757589A2 (en) Methods for fabricating a thin film transistor and an array substrate
WO2015192549A1 (zh) 阵列基板、其制作方法以及显示装置
US10199236B2 (en) Thin film transistor, manufacturing method thereof, and method for manufacturing array substrate
US10529749B2 (en) Manufacturing method for thin film transistor array substrate
US10304959B2 (en) Array substrate, display device, and method of manufacturing the same
KR20170028429A (ko) 공면형 산화물 반도체 tft 기판의 제작방법
CN100380634C (zh) 像素结构的制作方法
US7808569B2 (en) Method for manufacturing pixel structure
WO2019223208A1 (zh) 非晶硅tft基板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160706

RJ01 Rejection of invention patent application after publication