CN104319278A - 阵列基板、显示面板和阵列基板的制作方法 - Google Patents

Abstract

本发明公开了一种阵列基板、显示面板和阵列基板的制作方法，涉及显示技术领域。所述阵列基板包括薄膜晶体管和设置在所述薄膜晶体管的源极和漏极上方的钝化层，所述薄膜晶体管的有源层上位于所述薄膜晶体管的源极和漏极之间的部分与所述钝化层相贴合。本发明相对于传统的阵列基板制作流程减少了制作刻蚀阻挡层的工艺，减少了对掩膜板的使用次数，同时优化了TFT器件的稳定性，避免了薄膜晶体管在背沟道刻蚀过程中对TFT器件稳定性的影响，提高了产品的良率，降低了成本。此外，相对于传统的背沟道刻蚀工艺只能基于铜金属配线，本发明能适用于其它多种金属及其合金，适用范围广。

Description

阵列基板、显示面板和阵列基板的制作方法

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板、包括该阵列基板的显示面板和阵列基板的制作方法。

背景技术

薄膜晶体管TFT具有超薄、重量轻、耗电低等优点，不仅可以用于液晶显示面板的制造，而且为制作色彩更艳丽、影像更清晰的新一代有机发光显示面板OLED提供了可能。

图1a-图1m是现有TFT阵列基板的制作流程示意图，主要包括以下步骤：在衬底基板12上形成栅金属层13，如图1a所示；对栅金属层13进行构图工艺，形成包括栅极13a的图形，如图1b所示；在栅极13a上形成栅极绝缘层14，如图1c所示；对栅极绝缘层14进行表面处理；在栅极绝缘层14上形成半导体层15并进行构图工艺形成有源层15a，如图1d和图1e所示；在有源层15a上形成刻蚀阻挡层16并进行构图工艺，如图1f和图1g所示；在图形化后的刻蚀阻挡层16a上形成源漏金属层17并进行构图工艺，形成包括源极17a和漏极17b的图形，如图1h和图1i所示；在源极17a和漏极17b上形成钝化层18，如图1j所示；在钝化层18上形成过孔19，如图1k所示；在钝化层18上形成像素电极层20，并进行构图工艺形成包括像素电极20a的图形，如图1l和图1m所示。

现有阵列基板的制作流程中用到的掩膜板数量较多，并且传统的背沟道刻蚀工艺只能基于铜金属配线，适用范围窄，在对源漏金属层刻蚀的过程中容易影响TFT器件的性能。

发明内容

本发明的目的在于提供一种阵列基板、显示面板以及阵列基板的制作方法，解决现有阵列基板在制作过程中使用掩膜板数量较多、以及在对源漏金属层刻蚀过程中影响TFT器件稳定性的技术问题。

为解决上述技术问题，作为本发明的第一个方面，提供一种阵列基板，包括薄膜晶体管和设置在所述薄膜晶体管的源极和漏极上方的钝化层，所述薄膜晶体管的有源层上位于所述薄膜晶体管的源极和漏极之间的部分与所述钝化层相贴合。

优选地，形成所述源极和所述漏极的材料为铜、铝、钨、钕、钼、铌和锑中的任意一者，或者上述金属中不少于任意两者的合金，或者上述金属或合金中不少于任意两者的层叠。

作为本发明的第二个方面，还提供一种显示面板，包括本发明所提供的上述阵列基板。

作为本发明的第三个方面，还提供一种阵列基板的制作方法，该方法包括以下步骤：

提供衬底基板；

在所述衬底基板上设置薄膜晶体管；

在所述薄膜晶体管的源极和漏极上方形成钝化层，其中，所述薄膜晶体管的有源层上位于所述薄膜晶体管的源极和漏极之间的部分与所述钝化层相贴合。

优选地，在所述衬底基板上设置薄膜晶体管的步骤具体包括：

在所述衬底基板上形成半导体层；

通过第一次构图工艺形成包括所述薄膜晶体管的有源层的图形和位于所述有源层的沟道区域正上方的保护层；

形成源漏金属层；

通过第二次构图工艺形成包括源极和漏极的图形；

剥离所述有源层的沟道区域正上方的保护层和覆盖在所述保护层上方的金属，露出所述沟道区域。

优选地，露出所述沟道区域之后进一步包括以下步骤：

进行清洗，去除所述金属被剥离区域产生的悬空边缘。

优选地，所述第一次构图工艺具体包括：

在所述半导体层上形成光刻胶；

使用半色调掩膜板对所述光刻胶进行光刻，之后对所述半导体层进行刻蚀，形成包括所述有源层的图形，并且保留位于所述有源层上方的光刻胶；

对位于所述有源层上方的光刻胶进行灰化，以保留并减薄位于所述有源层的沟道区域正上方的光刻胶，使其成为保护层。

优选地，减薄后的位于所述有源层的沟道区域正上方的光刻胶的厚度小于或者等于所述源漏金属层的厚度。

优选地，在所述半导体层上形成光刻胶的步骤中：

所述光刻胶的厚度在1.5μm-3.5μm之间，所述光刻胶的固化温度在135°-145°之间，所述光刻胶的固化时间在90s-150s之间，所述光刻胶的坡度角在30°-40°之间。

优选地，对位于所述有源层上方的光刻胶进行灰化的步骤中：

所述光刻胶的坡度角保持在30°-40°之间。

本发明相对于传统的阵列基板制作流程减少了制作刻蚀阻挡层的工艺，减少了对掩膜板的使用次数，同时优化了TFT器件的稳定性，避免了薄膜晶体管在背沟道刻蚀过程中对TFT器件稳定性的影响，提高了产品的良率，降低了成本。此外，相对于传统的背沟道刻蚀工艺只能基于铜金属配线，本发明不仅适用于铜金属，还适用于铝、钨、钕、钼、铌、锑等金属以及上述金属的合金，适用范围广。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。

图1a-图1m是现有TFT阵列基板的制作流程示意图；

图2本发明实施例提供的阵列基板的结构示意图；

图3a-图3h是本发明实施例提供的阵列基板的制作流程示意图；

在附图中，12：衬底基板；13：栅金属层；13a：栅极；14：栅极绝缘层；15：半导体层；15a：有源层；16：刻蚀阻挡层；16a：图形化后的刻蚀阻挡层；17：源漏金属层；17a：源极；17b：漏极；18：钝化层；19：过孔；20：像素电极层；20a：像素电极；324，325，327：光刻胶；326：悬空边缘。

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

本发明首先提供一种阵列基板，如图2所示，该阵列基板包括依次位于衬底基板12上的：薄膜晶体管的栅极13a、栅极绝缘层14、薄膜晶体管的有源层15a、薄膜晶体管的源极17a和漏极17b、以及设置在所述薄膜晶体管的源极17a和漏极17b上方的钝化层18。其中，有源层15a上位于源极17a和漏极17b之间的部分与钝化层18相贴合。所述阵列基板还包括形成在钝化层18上的像素电极20a。

与现有技术中的阵列基板相比，本发明提供的阵列基板不包括刻蚀阻挡层，减少了一次光刻工艺，避免了因制作刻蚀阻挡层而导致的掩膜板增多，实现了掩膜板数量的减少和成本的降低。

本发明实施例提供的阵列基板为栅极层位于底层的阵列基板结构，但本发明同样适用于栅极层位于顶层的阵列基板结构。

本发明中的栅极13a的材料可以是铜、铝、钨、钕、钼、铌和锑中的任意一者，或者上述金属中不少于任意两者的合金。所述栅极还可以是上述金属或上述合金中不少于任意两者的层叠结构。栅极13a的厚度在100nm-700nm之间。

本发明中的栅极绝缘层14的材料可以是二氧化硅薄膜、氧化铝薄膜、氧化钛薄膜、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化硅薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钕薄膜、氮化硅薄膜、氮化铝薄膜、氮化锆薄膜和氮化钽薄膜中的任意一者，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。同时，本发明中的栅极绝缘层14还可以是上述薄膜中任意两者或者三者的叠层结构。栅极绝缘层14的厚度在50nm-600nm之间。

本发明中的有源层15a是金属氧化物半导体，如IGZO、ITZO、IZO、TZO及性质类似的其它金属氧化物半导体，同时本发明也可以采用非晶硅、微晶硅和多晶硅薄膜晶体管制作有源层。有源层15a的厚度在20nm-100nm之间。

本发明中的源极17a和漏极17b的材料可以是铜、铝、钨、钕、钼、铌和锑中的任意一者，或者上述金属中不少于任意两者的合金。所述栅极还可以是上述金属或上述合金中不少于任意两者的层叠结构。源极17a和漏极17b的厚度在100nm-700nm之间。

本发明中的钝化层18的材料可以是二氧化硅薄膜、氧化铝薄膜、氧化钛薄膜、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化硅薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钕薄膜、氮化硅薄膜、氮化铝薄膜、氮化锆薄膜和氮化钽薄膜中的任意一者，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。同时，本发明中的钝化层18还可以是上述薄膜中任意两者或者三者的叠层结构。此外，钝化层18还可以由上述无机绝缘材料与有机绝缘材料相结合来制作，所述有机绝缘材料通常采用树脂系材料或者亚克力系材料。钝化层18的厚度在100nm-500nm之间。

本发明中由于对阵列基板的制作方法进行了改进，使得栅极、源极、漏极能够采用多种金属及其合金，适用范围广，可以提高阵列基板的性能，使阵列基板的导通能力、分辨率、响应速度都有很大的提升。

本发明还提供了一种显示面板，该显示面板包括本发明所提供的上述阵列基板，以及与所述阵列基板对盒设置的对盒基板。本发明的应用将会提升显示面板的良率，同时增强显示面板的稳定性和可靠性，使产品更加适合于长时间地使用。此外，本发明还可以适用于AMOLED领域及其所演化的其它显示方案。

本发明还提供了一种阵列基板的制作方法，所述方法包括以下步骤：

S1、提供衬底基板；

S2、在所述衬底基板上设置薄膜晶体管；

S3、在所述薄膜晶体管的源极和漏极上方形成钝化层，其中，所述薄膜晶体管的有源层上位于所述薄膜晶体管的源极和漏极之间的部分与所述钝化层相贴合。

本发明方法减少了制作刻蚀阻挡层的工艺流程，减少了一次光刻工艺，减少了对掩膜板的使用次数，降低了成本。

其中，步骤S2具体包括以下步骤：

S21、在所述衬底基板上形成半导体层；

S22、通过第一次构图工艺形成包括所述薄膜晶体管的有源层的图形和位于所述有源层的沟道区域正上方的保护层；

所述保护层的作用是为了防止后续工艺对沟道性能的影响，同时还能提高薄膜晶体管的光稳定性。

S23、形成源漏金属层；

S24、通过第二次构图工艺形成包括源极和漏极的图形；

S25、剥离所述有源层的沟道区域正上方的保护层和覆盖在所述保护层上方的金属，露出所述沟道区域。

S26、进行清洗，去除所述金属被剥离区域产生的悬空边缘。

其中，步骤S22中所述的第一次构图工艺具体包括以下步骤：

S221、在所述半导体层上形成光刻胶；

S222、使用半色调掩膜板对所述光刻胶进行光刻，之后进行刻蚀，形成包括所述有源层的图形，并且保留位于所述有源层上方的光刻胶；

在所述半导体层上形成光刻胶的步骤中，光刻胶的厚度在1.5μm-3.5μm之间，光刻胶的固化温度在135°-145°之间，光刻胶的固化时间在90s-150s之间，光刻胶的坡度角(Profile)在30°-40°之间。

S223、对位于所述有源层上方的光刻胶进行灰化，以保留并减薄位于所述有源层的沟道区域正上方的光刻胶，使其成为保护层。在对位于所述有源层上方的光刻胶进行灰化的步骤中，所述光刻胶的坡度角保持在30°-40°之间。

优选地，减薄后的位于所述有源层的沟道区域正上方的光刻胶的厚度小于或者等于所述源漏金属层的厚度。

本发明提供的制造方法对阵列基板所用的源漏电极制作工艺进行了全新的改进，特别是对背沟道刻蚀工艺进行了优化和改进，减少了现有阵列基板中的刻蚀阻挡层，减少了掩膜板的使用次数。另一方面，由于铜金属的刻蚀液对氧化物半导体层不腐蚀，非铜金属的刻蚀液对氧化物半导体有腐蚀，所以现有技术中都是使用铜金属电极，而本发明中由于在有源层沟道区域的上方使用了保护层，能够适用于多种金属及其合金制作电极。

本发明方法在不影响薄膜晶体管阵列性能的基础上简化了工艺流程，降低了器件的制造成本，缩小了器件的尺寸，降低了整体显示终端的功耗，可以应用于高分辨率和高响应速度的产品中。

以下通过一个具体的实施例来详细描述本发明所提供的阵列基板的制作方法。图3a-图3h是本发明实施例提供的阵列基板的制作流程示意图，具体步骤如下：

S101、首先在衬底基板12上形成栅金属层，采用的方法是磁控溅射，然后对所述栅金属层进行构图工艺，形成包括栅极13a的图形。

栅极13a的材料可以是铜、铝、钨、钕、钼、铌和锑中的任意一者，或者上述金属中不少于任意两者的合金。所述栅极还可以是上述金属或上述合金中不少于任意两者的层叠结构。

栅极13a的厚度在100nm-700nm之间，所述构图工艺包括光刻、湿法刻蚀、干法刻蚀、或者湿法干法相结合的刻蚀工艺。

S102、在上述工艺完成后，在栅极13a上形成栅极绝缘层14，采用的制作方法是PECVD或者磁控溅射。

栅极绝缘层14的材料可以是二氧化硅薄膜、氧化铝薄膜、氧化钛薄膜、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化硅薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钕薄膜、氮化硅薄膜、氮化铝薄膜、氮化锆薄膜和氮化钽薄膜中的任意一者，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。同时，本发明中的栅极绝缘层14还可以是上述薄膜中任意两者或者三者的叠层结构。栅极绝缘层14的厚度在50nm-600nm之间。

当栅极绝缘层14使用一层氮化物或者氮氧化物时，可以结合退火工艺来对栅极绝缘层14进行处理。其中，退火温度在250℃-500℃之间，退火时间在10min-200min之间。

S103、在栅极绝缘层14上形成半导体层15，采用的制作方法是PECVD或者磁控溅射，上述步骤S101-S103如图3a中所示。

S104、在半导体层15上形成一层光刻胶，使用半色调掩膜板(Half tone mask)对所述光刻胶进行光刻，之后进行刻蚀(包括湿法刻蚀、干法刻蚀、或者湿法干法相结合的刻蚀工艺)，形成包括有源层15a的图形，并且保留位于所述有源层15a上方的光刻胶324，如图3b中所示。

在本发明中，对此道工艺中的光刻胶进行如下限制：光刻胶的厚度在1.5μm-3.5μm之间，光刻胶的固化温度在135°-145°之间，光刻胶的固化时间在90s-150s之间，光刻胶的坡度角在30°-40°之间。

有源层15a是金属氧化物半导体，如IGZO、ITZO、IZO、TZO及性质类似的其它金属氧化物半导体，同时本发明也可以采用非晶硅、微晶硅和多晶硅薄膜晶体管制作半导体层。

有源层15a的厚度在20nm-100nm之间，对所述半导体层可以选择性地进行退火工艺。

S105、对位于有源层15a上方的光刻胶324进行灰化，以保留并减薄位于所述有源层的沟道区域正上方的光刻胶，得到光刻胶保护层325，如图3c中所示。

在灰化步骤中，所述光刻胶325的坡度角保持在30°-40°之间。优选地，经灰化减薄后的位于所述有源层的沟道区域正上方的光刻胶325的厚度小于或者等于即将形成的源漏金属层的厚度，大约在300nm-8000nm之间。

S106、在上述步骤的基础上形成源漏金属层17，采用的方法是磁控溅射或者PECVD，并对其进行构图工艺，形成包括源极和漏极的图形，如图3d中所示。图中327为构图工艺中使用的光刻胶。

源漏金属层17的材料可以是铜、铝、钨、钕、钼、铌和锑中的任意一者，或者上述金属中不少于任意两者的合金。源漏金属层17还可以是上述金属或上述合金中不少于任意两者的层叠。源漏金属层17的厚度在100nm-700nm之间。所述构图工艺包括光刻、湿法刻蚀、干法刻蚀、或者湿法干法相结合的刻蚀工艺。

S107、剥离有源层15a的沟道区域正上方的光刻胶保护层325和覆盖在光刻胶保护层325上方的金属，露出所述沟道区域，如图3e中所示。此时，在源极17a和漏极17b金属的被剥离区域会产生悬空边缘326，悬空边缘326的尺寸约为1.5μm-3.5μm。

S108、对剥离工艺后的源漏极金属进行清洗，去除所述金属被剥离区域产生的悬空边缘326，以及其它颗粒物，如图3f中所示，此道清洗工艺能够有效避免因剥离工艺引起的良率下降问题。所述清洗工艺中，可以采用毛刷进行清洗。

S109、在上述工艺的基础上形成钝化层18，并在所述钝化层18上形成过孔19，如图3g中所示。

钝化层18的制作方法是PECVD或者磁控溅射。钝化层18的材料可以是二氧化硅薄膜、氧化铝薄膜、氧化钛薄膜、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化硅薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钕薄膜、氮化硅薄膜、氮化铝薄膜、氮化锆薄膜和氮化钽薄膜中的任意一者，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。同时，本发明中的钝化层18还可以是上述薄膜中任意两者或者三者的叠层结构。此外，钝化层18还可以由上述无机绝缘材料与有机绝缘材料相结合来制作，所述有机绝缘材料通常采用树脂系材料或者亚克力系材料。钝化层18的厚度在100nm-500nm之间。

在钝化层18形成之前可以优选对整个基板进行等离子处理工艺，所采用的气体可以是N₂O、N₂、Ar、O₂、NH₃、或者其它有相同特性的气体，本发明中所采用的处理条件为：功率一般在3KW～8KW之间，腔体气压在1000mttor～2000mttor之间。

S110、在钝化层18上形成像素电极层，并进行构图工艺形成包括像素电极20a的图形，如图3h中所示。至此完成阵列基板的全部制作工艺。

本发明方法使得薄膜晶体管器件在铜、铝、钨、钕、钼、铌、锑及上述金属的合金和上述金属和合金中不少于两种材料的多层结构电极的基础上实现了掩膜板减少的工艺技术路线，通过本发明方法可以有效改善薄膜晶体管阵列背沟道刻蚀时良率不好的问题。通过应用本发明的方法可以有效提高产品的良率，并达到了降低成本，提高产能的有益效果。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种阵列基板，包括薄膜晶体管和设置在所述薄膜晶体管的源极和漏极上方的钝化层，其特征在于，所述薄膜晶体管的有源层上位于所述薄膜晶体管的源极和漏极之间的部分与所述钝化层相贴合。

2.根据权利要求1所述的阵列基板，其特征在于，形成所述源极和所述漏极的材料为铜、铝、钨、钕、钼、铌和锑中的任意一者，或者上述金属中不少于任意两者的合金，或者上述金属或合金中不少于任意两者的层叠。

3.一种显示面板，其特征在于，包括权利要求1或2所述的阵列基板。

4.一种阵列基板的制作方法，其特征在于，包括以下步骤：

提供衬底基板；

在所述衬底基板上设置薄膜晶体管；

在所述薄膜晶体管的源极和漏极上方形成钝化层，其中，所述薄膜晶体管的有源层上位于所述薄膜晶体管的源极和漏极之间的部分与所述钝化层相贴合。

5.根据权利要求4所述的阵列基板的制作方法，其特征在于，在所述衬底基板上设置薄膜晶体管的步骤具体包括：

在所述衬底基板上形成半导体层；

通过第一次构图工艺形成包括所述薄膜晶体管的有源层的图形和位于所述有源层的沟道区域正上方的保护层；

形成源漏金属层；

通过第二次构图工艺形成包括源极和漏极的图形；

剥离所述有源层的沟道区域正上方的保护层和覆盖在所述保护层上方的金属，露出所述沟道区域。

6.根据权利要求5所述的阵列基板的制作方法，其特征在于，露出所述沟道区域之后进一步包括以下步骤：

进行清洗，去除所述金属被剥离区域产生的悬空边缘。

7.根据权利要求5所述的阵列基板的制作方法，其特征在于，所述第一次构图工艺具体包括：

在所述半导体层上形成光刻胶；

使用半色调掩膜板对所述光刻胶进行光刻，之后对所述半导体层进行刻蚀，形成包括所述有源层的图形，并且保留位于所述有源层上方的光刻胶；

对位于所述有源层上方的光刻胶进行灰化，以保留并减薄位于所述有源层的沟道区域正上方的光刻胶，使其成为保护层。

8.根据权利要求7所述的阵列基板的制作方法，其特征在于，减薄后的位于所述有源层的沟道区域正上方的光刻胶的厚度小于或者等于所述源漏金属层的厚度。

9.根据权利要求7所述的阵列基板的制作方法，其特征在于，在所述半导体层上形成光刻胶的步骤中：

所述光刻胶的厚度在1.5μm-3.5μm之间，所述光刻胶的固化温度在135°-145°之间，所述光刻胶的固化时间在90s-150s之间，所述光刻胶的坡度角在30°-40°之间。

10.根据权利要求7所述的阵列基板的制作方法，其特征在于，对位于所述有源层上方的光刻胶进行灰化的步骤中：

所述光刻胶的坡度角保持在30°-40°之间。