CN107093582A - 显示面板的制造方法和显示面板 - Google Patents

显示面板的制造方法和显示面板 Download PDF

Info

Publication number
CN107093582A
CN107093582A CN201710297399.8A CN201710297399A CN107093582A CN 107093582 A CN107093582 A CN 107093582A CN 201710297399 A CN201710297399 A CN 201710297399A CN 107093582 A CN107093582 A CN 107093582A
Authority
CN
China
Prior art keywords
photoresist
active layer
area
layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710297399.8A
Other languages
English (en)
Inventor
詹裕程
李栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710297399.8A priority Critical patent/CN107093582A/zh
Publication of CN107093582A publication Critical patent/CN107093582A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种显示面板的制造方法和显示面板，属于显示技术领域。该方法包括：在衬底层上形成有源层；在形成有有源层的衬底层上形成光刻胶图案，光刻胶图案包括第一光刻胶区、第二光刻胶区和光刻胶完全去除区；去除与光刻胶完全去除区对应的有源层，得到有源层图案；去除第二光刻胶区的光刻胶；对第二光刻胶区对应的有源层图案进行预设处理，使第二光刻胶区对应的有源层图案能够与源漏极形成欧姆接触。本发明通过形成具有不同厚度区域的光刻胶图案，进而使得能够在源漏极形成前对有源层的接触区域进行预设处理。解决了相关技术中漏极与有源层图案之间的接触电阻仍然较大的问题。达到了源漏极与有源层图案之间的接触电阻较小的效果。

Description

显示面板的制造方法和显示面板
技术领域
本发明涉及显示技术领域，特别涉及一种显示面板的制造方法和显示面板。
背景技术
显示面板通常包括有多个薄膜晶体管(英文：Thin Film Transistor；简称：TFT)，根据显示面板种类的不同，这些TFT可以对显示面板进行不同的控制。
相关技术中有一种显示面板的制造方法，该方法依次在衬底层上形成有源层图案、源漏导电图案、栅绝缘层和栅导电图案。之后以栅导电图案作为掩膜，对有源层图案进行离子注入，以减少源漏导电图案中的源漏极(源漏极包括源极和漏极)与有源层图案之间的接触电阻。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：上述方法以栅导电图案作为掩膜来对有源层图案进行离子注入时，源漏极会阻挡大量离子进入到有源层图案中，进而导致源漏极与有源层图案之间的接触电阻仍然较大。
发明内容
为了解决现有技术中源漏极会阻挡大量离子进入到有源层图案中，进而导致源漏极与有源层图案之间的接触电阻仍然较大的问题，本发明实施例提供了一种显示面板的制造方法和显示面板。所述技术方案如下：
根据本发明的第一方面，提供了一种显示面板的制造方法，所述方法包括：
在衬底层上形成有源层；
在形成有所述有源层的衬底层上形成光刻胶图案，所述光刻胶图案包括第一光刻胶区、第二光刻胶区和光刻胶完全去除区，且所述第一光刻胶区的光刻胶厚度大于所述第二光刻胶区的光刻胶厚度；
去除与所述光刻胶完全去除区对应的有源层，得到有源层图案；
去除所述第二光刻胶区的光刻胶；
对所述第二光刻胶区对应的有源层图案进行预设处理，使所述第二光刻胶区对应的有源层图案能够与源漏极形成欧姆接触，所述第二光刻胶区对应的有源层图案用于与源漏极接触；
去除所述第一光刻胶区的光刻胶；
在去除了所述第一光刻胶区的光刻胶的衬底层上依次形成源漏导电图案、栅绝缘层和栅导电图案。
可选的，所述在形成有所述有源层的衬底层上形成光刻胶图案，包括：
在形成有所述有源层的衬底层上形成光刻胶层；
采用半色调掩膜板对所述光刻胶层进行曝光处理和显影处理，得到所述光刻胶图案。
可选的，所述对所述第二光刻胶区对应的有源层图案进行预设处理，包括：
对所述第二光刻胶区对应的有源层图案进行离子注入。
可选的，所述对所述第二光刻胶区对应的有源层图案进行离子注入，包括：
以低能量离子对所述第二光刻胶区对应的有源层图案进行离子注入。
可选的，所述在衬底层上形成有源层，包括：
在所述衬底层上形成非晶硅层；
对所述非晶硅层进行晶化处理，使所述非晶硅层转变为作为所述有源层的多晶硅层。
可选的，所述去除所述第二光刻胶区的光刻胶，包括：
通过灰化工艺持续减小所述光刻胶图案的厚度，直至去除所述第二光刻胶区的光刻胶时停止。
可选的，所述去除所述第一光刻胶区的光刻胶，包括：
通过灰化工艺去除所述第一光刻胶区的光刻胶。
可选的，所述在去除了所述第一光刻胶区的光刻胶的衬底层上依次形成源漏导电图案、栅绝缘层和栅导电图案，包括：
在去除了所述第一光刻胶区的光刻胶的衬底层上形成所述源漏导电图案，所述源漏导电图案包括源极、漏极和存储电容的第一极；
在形成有所述源漏导电图案的衬底层上形成所述栅绝缘层；
在形成有所述栅绝缘层的衬底层上形成所述栅导电图案，所述栅导电图案包括栅极和所述存储电容的第二极。
可选的，所述在形成有所述源漏导电图案的衬底层上形成所述栅绝缘层，包括：
通过等离子增强化学气相沉积PECVD工艺在形成有所述源漏导电图案的衬底层上形成所述栅绝缘层。
可选的，所述栅绝缘层的材料包括氧化硅和氮化硅中的至少一种。
根据本发明的第二方面，提供一种显示面板，所述显示面板包括第一方面所述的方法制造的显示面板。
本发明实施例提供的技术方案带来的有益效果是：
通过形成具有不同厚度区域的光刻胶图案，进而使得能够在源漏极形成前对有源层的接触区域进行离子注入，避免了源漏极对于离子的阻挡。解决了相关技术中源漏极会阻挡大量离子进入到有源层图案中，进而导致源漏极与有源层图案之间的接触电阻仍然较大的问题。达到了源漏极与有源层图案之间的接触电阻较小的效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例示出的一种显示面板的制造方法的流程图；
图2-1是本发明实施例示出的另一种显示面板的制造方法的流程图；
图2-2是图2-1所示实施例中一种衬底层的结构示意图；
图2-3是图2-1所示实施例中一种衬底层的结构示意图；
图2-4是图2-1所示实施例中一种衬底层的结构示意图；
图2-5是图2-1所示实施例中一种衬底层的结构示意图；
图2-6是图2-1所示实施例中一种衬底层的结构示意图；
图2-7是图2-1所示实施例中一种衬底层的结构示意图；
图2-8是图2-1所示实施例中一种衬底层的结构示意图。
上述各个附图中，附图标记的含义可以为：21-衬底层，22-有源层，23-光刻胶，231-第一光刻胶区，232-第二光刻胶区，233-光刻胶完全去除区，221-有源层图案，31-源漏导电图案，311-源极，312-漏极，313-第一极，41-栅绝缘层，42-栅导电图案，421-栅极，422-第二极。
通过上述附图，已示出本发明明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本发明构思的范围，而是通过参考特定实施例为本领域技术人员说明本发明的概念。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例示出的一种显示面板的制造方法的流程图，本实施例以该显示面板的制造方法应用于制造显示面板来举例说明。该显示面板的制造方法可以包括如下几个步骤：
步骤101、在衬底层上形成有源层。
步骤102、在形成有有源层的衬底层上形成光刻胶图案，光刻胶图案包括第一光刻胶区、第二光刻胶区和光刻胶完全去除区，且第一光刻胶区的光刻胶厚度大于第二光刻胶区的光刻胶厚度。
步骤103、去除与光刻胶完全去除区对应的有源层，得到有源层图案。
步骤104、去除第二光刻胶区的光刻胶。
步骤105、对第二光刻胶区对应的有源层图案进行预设处理，使第二光刻胶区对应的有源层图案能够与源漏极形成欧姆接触。
步骤106、去除第一光刻胶区的光刻胶。
步骤107、在去除了第一光刻胶区的光刻胶的衬底层上依次形成源漏导电图案、栅绝缘层和栅导电图案。
综上所述，本发明实施例提供的显示面板的制造方法，通过形成具有不同厚度区域的光刻胶图案，进而使得能够在源漏极形成前对有源层的接触区域进行离子注入，避免了源漏极对于离子的阻挡。解决了相关技术中源漏极会阻挡大量离子进入到有源层图案中，进而导致源漏极与有源层图案之间的接触电阻仍然较大的问题。达到了源漏极与有源层图案之间的接触电阻较小的效果。
图2-1是本发明实施例示出的另一种显示面板的制造方法的流程图，本实施例以该显示面板的制造方法应用于制造显示面板来举例说明。该显示面板的制造方法可以包括如下几个步骤：
步骤201、在衬底层上形成非晶硅层。
在使用本发明实施例提供的显示面板的制造方法时，首先可以在衬底层上形成非晶硅(a-Si)层。其中，衬底层可以是缓冲层(buffer层)，缓冲层可以设置在衬底基板上。
步骤202、对非晶硅层进行晶化处理，使非晶硅层转变为作为有源层的多晶硅层。
该晶化处理可以为退火工艺。退火工艺能够将非晶硅转变为多晶硅(p-Si)。
步骤203、在形成有有源层的衬底层上形成光刻胶层。
光刻胶又称光致抗蚀剂，可以是由感光树脂、增感剂和溶剂这三种主要成分组成的对光敏感的混合液体。
步骤204、采用半色调掩膜板对光刻胶层进行曝光处理和显影处理，得到光刻胶图案。
半色调掩膜板(英文：Half Tone Mask)可以包括透光区域、不透光区域以及半透光区域，其中的半透光区域可以使光刻胶层不完全曝光。此外，还可以根据半透光区域透过光线的多少来确定光刻胶层上被曝光膜层的厚度。
本发明实施例中，光刻胶图案可以包括第一光刻胶区、第二光刻胶区和光刻胶完全去除区，且第一光刻胶区的光刻胶厚度大于第二光刻胶区的光刻胶厚度。
本步骤结束时，衬底层的结构可以如图2-2所示，其中，有源层22形成在衬底层21上，光刻胶图案23形成在有源层22上，光刻胶图案23包括第一光刻胶区231、第二光刻胶区232和光刻胶完全去除区233。
步骤205、去除与光刻胶完全去除区对应的有源层，得到有源层图案。
在形成了光刻胶图案后，可以通过刻蚀(英文：Etch)工艺去除与光刻胶完全去除区对应的有源层，得到有源层图案。此时有源层图案受到光刻胶的保护，不会被刻蚀液所损坏。
去除了光刻胶完全去除区对应的有源层后，剩下的部分即为有源层图案，有源层图案中可以包括有阵列排布的多个有源层单体，每个有源层单体均作为一个TFT中的有源层结构。
本步骤结束时，衬底层的结构可以如图2-3所示，去除了光刻胶完全去除区233对应的有源层后，得到有源层图案221。图2-3中其他标记的含义可以参考图2-2，在此不再赘述。
步骤206、通过灰化工艺持续减小光刻胶图案的厚度，直至去除第二光刻胶区的光刻胶时停止。
在得到有源层图案后，可以通过灰化(英文：Ashing)工艺持续的减小光刻胶图案的厚度，由于第二光刻胶区的光刻胶的厚度小于第一光刻胶区的光刻胶的厚度，因而第二光刻胶区的光刻胶会首先被完全去除，可以在去除了第二光刻胶区的光刻胶时停止对光刻胶图案进行灰化。
本步骤结束时，衬底层的结构可以如图2-4所示，第二光刻胶区232中的光刻胶被去除，此时只有第一光刻胶区231中还存在有光刻胶图案23。图2-4中其他标记的含义可以参考图2-2，在此不再赘述。
步骤207、以低能量离子对第二光刻胶区对应的有源层图案进行离子注入。
第二光刻胶区对应的有源层图案用于与源漏极接触。在第二光刻胶区对应的有源层图案暴露出来后，可以以低能量离子对第二光刻胶区对应的有源层图案进行离子注入，这样能够实现有源层图案和源漏极之间的欧姆接触，减少接触电阻，提升TFT的性能和寿命。
低能量离子可以是能量在5keV(千电子伏)～20keV之间的离子，本发明实施例中注入的离子可以是磷离子。此时第一光刻胶区的光刻胶还存在有光刻胶(该光刻胶的厚度大于800纳米)，以低能量的离子来对第二光刻胶区应的有源层图案进行离子注入能够避免离子穿透第一光刻胶区的光刻胶，而对沟道区域的有源层图案造成影响。
步骤208、通过灰化工艺去除第一光刻胶区的光刻胶。
在完成了对于第二光刻胶区对应的有源层图案的离子注入后，可以通过灰化工艺去除第一光刻胶区的光刻胶。
本步骤结束时，衬底层的结构可以如图2-5所示，此时有源层图案221上的光刻胶已被完全去除。第二光刻胶区232中的有源层图案经过了离子注入，而第一光刻胶区231中的有源层图案(第一光刻胶区231中的有源层图案为沟道区域的有源层图案)未经过离子注入。图2-5中其他标记的含义可以参考图2-2，在此不再赘述。
步骤209、在去除了第一光刻胶区的光刻胶的衬底层上形成源漏导电图案，源漏导电图案包括源极、漏极和存储电容的第一极。
有源层图案接触源极以及漏极的区域进行了离子注入，与源极以及漏极的接触电阻较小，形成的TFT的性能较强，寿命较长。
本发明实施例提供的显示面板的制造方法中，还可以同时形成存储电容，该第一极可以为存储电容的下电极。
本步骤结束时，衬底层的结构可以如图2-6所示，源漏导电图案31可以包括源极311、漏极312和存储电容的第一极313。有源层图案221位于衬底层21上。
步骤201至步骤209是制造TFT的步骤，该制造TFT的方式可以用于制造各种装置中的TFT，本发明实施例不作出限制。
步骤210、在形成有源漏导电图案的衬底层上形成栅绝缘层。
可以通过等离子增强化学气相沉积(英文：Plasma Enhanced Chemical VaporDeposition；简称：PECVD)工艺在形成有源漏导电图案的衬底层上形成栅绝缘层。或者还可以通过其他工艺来形成栅绝缘层，本发明实施例不作出限制。
栅绝缘层的材料可以包括氧化硅(SiO2)和氮化硅(Si3N4)中的至少一种。
本步骤结束时，衬底层的结构可以如图2-7所示，栅绝缘层41形成于形成有源漏导电图案31的衬底层21上。图2-7中其他标记的含义可以参考图2-6，在此不再赘述。
步骤211、在形成有栅绝缘层的衬底层上形成栅导电图案，栅导电图案包括栅极和存储电容的第二极。
可以通过构图工艺在形成有栅绝缘层的衬底层上形成栅导电图案。
本步骤结束时，衬底层的结构可以如图2-8所示，栅导电图案42形成于形成有栅绝缘层41的衬底层21上，栅导电图案42可以包括栅极421和存储电容的第二极422，第二极422、栅绝缘层41和第一极313可以构成存储电容。
本发明实施例提供的显示面板的制造方法可以用于制造各种类型的显示面板，比如液晶显示面板或有机发光二极管(英文：Organic Light-Emitting Diode；简称：OLED)显示面板等。
综上所述，本发明实施例提供的显示面板的制造方法，通过形成具有不同厚度区域的光刻胶图案，进而使得能够在源漏极形成前对有源层的接触区域进行离子注入，避免了源漏极对于离子的阻挡。解决了相关技术中源漏极会阻挡大量离子进入到有源层图案中，进而导致源漏极与有源层图案之间的接触电阻仍然较大的问题。达到了源漏极与有源层图案之间的接触电阻较小的效果。
此外，本发明实施例还提供一种显示面板，该显示面板可以包括图1所示方法制造的显示面板，或图2-1所示方法制造的显示面板。
本发明中术语“A和B的至少一种”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和B的至少一种，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。同理，“A、B和C的至少一种”表示可以存在七种关系，可以表示：单独存在A，单独存在B，单独存在C，同时存在A和B，同时存在A和C，同时存在C和B，同时存在A、B和C这七种情况。同理，“A、B、C和D的至少一种”表示可以存在十五种关系，可以表示：单独存在A，单独存在B，单独存在C，单独存在D，同时存在A和B，同时存在A和C，同时存在A和D，同时存在C和B，同时存在D和B，同时存在C和D，同时存在A、B和C，同时存在A、B和D，同时存在A、C和D，同时存在B、C和D，同时存在A、B、C和D，这十五种情况。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种显示面板的制造方法，其特征在于，所述方法包括：
在衬底层上形成有源层；
在形成有所述有源层的衬底层上形成光刻胶图案，所述光刻胶图案包括第一光刻胶区、第二光刻胶区和光刻胶完全去除区，且所述第一光刻胶区的光刻胶厚度大于所述第二光刻胶区的光刻胶厚度；
去除与所述光刻胶完全去除区对应的有源层，得到有源层图案；
去除所述第二光刻胶区的光刻胶；
对所述第二光刻胶区对应的有源层图案进行预设处理，使所述第二光刻胶区对应的有源层图案能够与源漏极形成欧姆接触；
去除所述第一光刻胶区的光刻胶；
在去除了所述第一光刻胶区的光刻胶的衬底层上依次形成源漏导电图案、栅绝缘层和栅导电图案。
2.根据权利要求1所述的方法，其特征在于，所述在形成有所述有源层的衬底层上形成光刻胶图案，包括：
在形成有所述有源层的衬底层上形成光刻胶层；
采用半色调掩膜板对所述光刻胶层进行曝光处理和显影处理，得到所述光刻胶图案。
3.根据权利要求1所述的方法，其特征在于，所述对所述第二光刻胶区对应的有源层图案进行预设处理，包括：
对所述第二光刻胶区对应的有源层图案进行离子注入。
4.根据权利要求3所述的方法，其特征在于，所述对所述第二光刻胶区对应的有源层图案进行离子注入，包括：
以低能量离子对所述第二光刻胶区对应的有源层图案进行离子注入。
5.根据权利要求1所述的方法，其特征在于，所述在衬底层上形成有源层，包括：
在所述衬底层上形成非晶硅层；
对所述非晶硅层进行晶化处理，使所述非晶硅层转变为作为所述有源层的多晶硅层。
6.根据权利要求1所述的方法，其特征在于，所述去除所述第二光刻胶区的光刻胶，包括：
通过灰化工艺持续减小所述光刻胶图案的厚度，直至去除所述第二光刻胶区的光刻胶时停止。
7.根据权利要求1-6任一所述的方法，其特征在于，所述在去除了所述第一光刻胶区的光刻胶的衬底层上依次形成源漏导电图案、栅绝缘层和栅导电图案，包括：
在去除了所述第一光刻胶区的光刻胶的衬底层上形成所述源漏导电图案，所述源漏导电图案包括源极、漏极和存储电容的第一极；
在形成有所述源漏导电图案的衬底层上形成所述栅绝缘层；
在形成有所述栅绝缘层的衬底层上形成所述栅导电图案，所述栅导电图案包括栅极和所述存储电容的第二极。
8.根据权利要求7所述的方法，其特征在于，所述在形成有所述源漏导电图案的衬底层上形成所述栅绝缘层，包括：
通过等离子增强化学气相沉积PECVD工艺在形成有所述源漏导电图案的衬底层上形成所述栅绝缘层。
9.根据权利要求8所述的方法，其特征在于，所述栅绝缘层的材料包括氧化硅和氮化硅中的至少一种。
10.一种显示面板，其特征在于，所述显示面板包括权利要求1至9任一所述的方法制造的显示面板。
CN201710297399.8A 2017-04-28 2017-04-28 显示面板的制造方法和显示面板 Pending CN107093582A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710297399.8A CN107093582A (zh) 2017-04-28 2017-04-28 显示面板的制造方法和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710297399.8A CN107093582A (zh) 2017-04-28 2017-04-28 显示面板的制造方法和显示面板

Publications (1)

Publication Number Publication Date
CN107093582A true CN107093582A (zh) 2017-08-25

Family

ID=59637743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710297399.8A Pending CN107093582A (zh) 2017-04-28 2017-04-28 显示面板的制造方法和显示面板

Country Status (1)

Country Link
CN (1) CN107093582A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246909A (zh) * 2007-02-16 2008-08-20 三星电子株式会社 薄膜晶体管及其制造方法
CN104576523A (zh) * 2013-10-16 2015-04-29 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示装置
CN105652541A (zh) * 2016-01-20 2016-06-08 深圳市华星光电技术有限公司 阵列基板的制作方法及液晶显示面板
CN105742186A (zh) * 2016-03-09 2016-07-06 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246909A (zh) * 2007-02-16 2008-08-20 三星电子株式会社 薄膜晶体管及其制造方法
CN104576523A (zh) * 2013-10-16 2015-04-29 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示装置
CN105652541A (zh) * 2016-01-20 2016-06-08 深圳市华星光电技术有限公司 阵列基板的制作方法及液晶显示面板
CN105742186A (zh) * 2016-03-09 2016-07-06 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置

Similar Documents

Publication Publication Date Title
JP5465311B2 (ja) 有機発光表示装置及びその製造方法
JP3883706B2 (ja) エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN109037150B (zh) 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
CN109065551B (zh) Tft阵列基板的制造方法及tft阵列基板
CN103579115B (zh) 互补式薄膜晶体管及其制备方法、阵列基板、显示装置
KR20130092364A (ko) 유기 발광 표시 장치 및 이의 제조 방법
CN107316874B (zh) 阵列基板及其制作方法、显示装置
WO2020228499A1 (zh) 晶体管器件及其制造方法、显示基板、显示装置
CN105140276A (zh) 薄膜晶体管制作方法及阵列基板制作方法
US20210074742A1 (en) Manufacturing method of array substrate and array substrate
WO2015051650A1 (zh) 薄膜晶体管制作方法、薄膜晶体管及显示设备
KR20080041426A (ko) 박막 트랜지스터 기판의 제조 방법
CN108538855B (zh) 一种阵列基板的制作方法
US20160351601A1 (en) Manufacturing method and manufacturing equipment of thin film transistor substrate
CN103560088B (zh) 阵列基板的制作方法
WO2021120378A1 (zh) 一种阵列基板及其制作方法
CN104952934A (zh) 薄膜晶体管及制造方法、阵列基板、显示面板
JP2021524047A (ja) アレイ基板、表示パネル及び表示装置
CN103779232B (zh) 一种薄膜晶体管的制作方法
CN105374827A (zh) 显示设备和用于制造该显示设备的方法
CN105990332A (zh) 薄膜晶体管基板及其显示面板
CN108493197B (zh) 顶栅型阵列基板制备工艺
CN102709329A (zh) 薄膜晶体管及其制造方法
JP4011540B2 (ja) 薄膜トランジスタマトリックス基板、および液晶表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170825