JP2006190852A - 薄膜トランジスタ及びこれを用いた液晶表示装置 - Google Patents

薄膜トランジスタ及びこれを用いた液晶表示装置 Download PDF

Info

Publication number
JP2006190852A
JP2006190852A JP2005002068A JP2005002068A JP2006190852A JP 2006190852 A JP2006190852 A JP 2006190852A JP 2005002068 A JP2005002068 A JP 2005002068A JP 2005002068 A JP2005002068 A JP 2005002068A JP 2006190852 A JP2006190852 A JP 2006190852A
Authority
JP
Japan
Prior art keywords
film transistor
thin film
source
gate electrode
photosensitive resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005002068A
Other languages
English (en)
Inventor
Yoshikazu Yoshimoto
芳和 好本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Future Vision Inc
Original Assignee
Future Vision Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Future Vision Inc filed Critical Future Vision Inc
Priority to JP2005002068A priority Critical patent/JP2006190852A/ja
Publication of JP2006190852A publication Critical patent/JP2006190852A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】生産工程が単純化された薄膜トランジスタ及びそれを用いた液晶表示装置
【解決手段】絶縁基板11上の光透過型感光性樹脂12の開口部に形成されたゲート電極13と、光透過型感光性樹脂及びゲート電極上に形成されたゲート絶縁膜14と、
ゲート絶縁膜の一部の上に形成された半導体層15、オーミックコンタクト層16及び保護膜17と、ゲート絶縁膜、半導体層、オーミックコンタクト層及び保護膜上の光透過型感光性樹脂18の2つの開口部に形成されたソース・ドレイン電極19とを備え、前記ゲート電極及びソース・ドレイン電極が、金属微粒子を含有するインクを用いたインクジェット塗布により形成された電極であることを特徴とする薄膜トランジスタ
【選択図】図2

Description

本発明は、インクジェット塗布により形成されたゲート電極及びソース・ドレイン電極を有する薄膜トランジスタ及びこれを用いた液晶表示装置に関する。
アクティブマトリクス型の液晶表示装置に用いられる薄膜トランジスタの構成は、基板上に、クロム等の金属膜からなるゲート電極と、SiNxからなるゲート絶縁膜と、アモルファスシリコンからなる半導体層と、リン等の不純物をドープしたオーミックコンタクト層と、クロム等の金属膜からなるソース電極及びドレイン電極と、保護膜とが、この順で積層されている。
上記薄膜トランジスタは、多数の薄膜をガラス基板に形成し、その薄膜にフォトリソグラフィ工程を実施することによって製造されている。しかし、薄膜の形成及びパターニングには、スパター装置、CVD装置及びエッチング装置等の高価かつ低スループットで複雑な真空装置を使用しなければならず、これは工程を非常に複雑にすると共に製造原価を増加させる結果を招く。
そこで、可及的に大気圧雰囲気中で薄膜トランジスタを製造することが下記特許文献1に記載されている。この特許文献1には、薄膜トランジスタのゲート電極膜を、導電材料を含有する液体材料を用いて、インクジェット法によって形成し、また、薄膜トランジスタのソース領域及びドレイン領域を、半導体材料を含有する液体材料を用いて、インクジェット法によって形成することが記載されている。
特開2003−318193号公報
薄膜トランジスタの製造において、インクジョット法により真空装置の数を減らし生産工程を削減しているが、依然として、その生産工程数が多く、薄膜トランジスタを低廉かつ高スループットで製造することができない。
そこで、本発明は、生産工程が単純化された薄膜トランジスタ及びそれを用いた液晶表示装置を提供することを目的とする。
薄膜トランジスタのゲート電極及びソース・ドレイン電極を、300℃程度の耐熱性を有する光透過型感光性樹脂の開口部に、金属微粒子を含有するインクを用いて、インクジェット法により形成する。
ソース・ドレイン電極のインクジェット法による形成工程が、保護膜を形成した後であるため、この工程は、ソース・ドレイン電極とチャネル領域とのオーミックコンタクトを施す処理を含めた簡単な製造工程となる。また、良好な保護膜の形成に好都合である。
以下、図面を用いて、本発明の実施例を説明する。
図1は、本発明に係るアクティブマトリクス型の液晶表示装置の概略図であって、走査線駆動回路100によって選択された走査線101に対応して、データ線駆動回路200からデータ線201を介して薄膜トランジスタ10にデータが供給される。
薄膜トランジスタ10は、走査線101とデータ線201との交差部に設けられ、薄膜トランジスタ10のゲート電極13には、走査線101が接続され、薄膜トランジスタ10のソース・ドレイン電極19の一方がデータ線201に接続されている。
ソース・ドレイン電極19の他方は、液晶素子20の画素電極21に接続され、液晶素子20は、画素電極21と共通電極22との間で、画素電極21に供給されるデータ(電圧)により駆動される。
図2は、本発明に係る薄膜トランジスタ10の構成であって、ゲート電極13は、金属微粒子を含有するインクを用いたインクジェット塗布により、絶縁基板11上の光透過型感光性樹脂12の開口部に形成される。
また、薄膜トランジスタ10のソース・ドレイン電極19は、ゲート電極13及び光透過型感光性樹脂12上の平坦なゲート絶縁膜14、このゲート絶縁膜14上の一部に形成された半導体層15、オーミックコンタクト層16及び保護膜17、これらの上に形成された光透過型感光性樹脂18の2つの開口部に、金属微粒子を含有するインクを用いたインクジェット塗布により形成される。
図3及び図4を用いて、本発明に係る薄膜トランジスタ10の製造工程を説明する。図3は、ゲート電極13をインクジェット塗布によって形成する工程であり、図4は、ソース・ドレイン電極19をインクジェット塗布によって形成する工程である。
図3は、同図(a)ないし(g)に示すように、以下(a)ないし(g)の工程からなる。(a) 絶縁基板11の上に光透過型感光性樹脂12をスピンコートによって塗布する。(b) 光透過型感光性樹脂12をゲート電極配置マスクによって、開口部を形成する。(c) 光透過型感光性樹脂12の開口部にインクジェット塗布し、焼成してゲート電極を形成する。(d) 光透過型感光性樹脂12及びゲート電極13の上に、ゲート絶縁膜14、半導体層(アモルファスシリコン)15及びオーミックコンタクト層(n型半導体層)16を順次形成する。次に、レジストを塗布し、ホトマスクを用いて露光・現像してレジスト層30を形成する。(e) レジスト層30をマスクとして、オーミックコンタクト層16及び半導体層15をエッチングする。(f) オーミックコンタクト層16を半導体層15の両端に配置するマスクによってエッチングする。(g) 半導体層15をマイクロ波プラズマ酸化法により保護膜17を形成する。
この保護膜17によって、酸化膜/半導体層界面の特徴を生かしたバックチャネル効果の少ないオフ特性に優れた薄膜トランジスタが得られ、これを用いた高品質な液晶表示装置が実施可能である。さらに、マイクロ波プラズマ酸化法により、従来の酸化に比べ、速度・膜質に優れ、かつ酸化温度が低いのでさらに好適に実施することができる。
図4は、同図(a)(b)(c)に示すように、以下(a)(b)(c)の工程からなる。(a) 図3(g)で形成されたゲート絶縁膜14、オーミックコンタクト層16及び保護膜17の上に光透過型感光性樹脂18をスピンコートによって塗布する。(b) 光透過型感光性樹脂18をソース・ドレイン電極配置マスクによって、2つの開口部を形成する。(c) 光透過型感光性樹脂18の2つの開口部にインクジェット塗布し、焼成してソース・ドレイン電極19を形成する。
図5は、本発明に係る薄膜トランジスタの他の構成図であって、図2に示す構成と異なるのは、図3(e)で形成されたオーミックコンタクト層16を、マイクロ波プラズマ酸化法により保護膜17とする点である。この保護膜17は、図2に示す保護膜17と比較して膜質がよい。
図6は、本発明に係る薄膜トランジスタの他の構成図であって、図2に示す構成と異なるのは、図3(e)で形成されたオーミックコンタクト層16(膜厚が厚い)の一部をエッチングして、その後、マイクロ波プラズマ酸化法により保護膜17とする点である。この保護膜17は、図2に示す保護膜17と比較して膜質がよい。
図7は、本発明に係る薄膜トランジスタの他の構成図であって、図2に示す構成と異なるのは、図3(f)で形成された半導体層15上と、ゲート絶縁膜14上に、マイクロ波プラズマCVDで形成したSiNxを保護膜17とする点である。
本発明に係る液晶表示装置の概略図 本発明に係る薄膜トランジスタの断面図 薄膜トランジスタの製造工程図 薄膜トランジスタの製造工程図 他の薄膜トランジスタの断面図 他の薄膜トランジスタの断面図面図 他の薄膜トランジスタの断面図
符号の説明
10…薄膜トランジスタ、11…絶縁基板、12…光透過型感光性樹脂、13…ゲート電極、14…ゲート絶縁膜、15…半導体層(アモルファスシリコン)、16…オーミックコンタクト層(n型半導体層)、17…保護膜、18…光透過型感光性樹脂、19…ソース・ドレイン電極、20…液晶素子、21…画素電極、22…共通電極、100…走査線駆動回路、101…走査線、200…データ線駆動回路、201…データ線

Claims (5)

  1. 絶縁基板上の光透過型感光性樹脂の開口部に形成されたゲート電極と、
    光透過型感光性樹脂及びゲート電極上に形成されたゲート絶縁膜と、
    ゲート絶縁膜の一部の上に形成された半導体層、オーミックコンタクト層及び保護膜と、
    ゲート絶縁膜、半導体層、オーミックコンタクト層及び保護膜上の光透過型感光性樹脂の2つの開口部に形成されたソース・ドレイン電極とを備えた薄膜トランジスタにおいて、
    前記ゲート電極及びソース・ドレイン電極が、金属微粒子を含有するインクを用いたインクジェット塗布により形成された電極であることを特徴とする薄膜トランジスタ
  2. 前記保護膜が、オーミックコンタクト層又は半導体層の一部をマイクロ波プラズマ酸化法により酸化形成した膜であることを特徴とする請求項1に記載の薄膜トランジスタ
  3. 前記保護膜が、オーミックコンタクト層をマイクロ波プラズマ酸化法により酸化形成した膜であることを特徴とする請求項1に記載の薄膜トランジスタ
  4. 前記保護膜が、SiNxマイクロ波プラズマCVD膜であることを特徴とする請求項1に記載の薄膜トランジスタ
  5. 走査線とデータ線との交差部に設けられ、走査線に接続されたゲート電極と、データ線に接続されたソース・ドレイン電極の一方の電極と、液晶素子の画素電極に接続されたソース・ドレイン電極の他方の電極とを有する薄膜トランジスタを備えた液晶表示装置において、
    前記薄膜トランジスタのゲート電極及びソース・ドレイン電極が、金属微粒子を含有するインクを用いたインクジェット塗布により形成された電極であることを特徴とする液晶表示装置
JP2005002068A 2005-01-07 2005-01-07 薄膜トランジスタ及びこれを用いた液晶表示装置 Pending JP2006190852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005002068A JP2006190852A (ja) 2005-01-07 2005-01-07 薄膜トランジスタ及びこれを用いた液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005002068A JP2006190852A (ja) 2005-01-07 2005-01-07 薄膜トランジスタ及びこれを用いた液晶表示装置

Publications (1)

Publication Number Publication Date
JP2006190852A true JP2006190852A (ja) 2006-07-20

Family

ID=36797774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005002068A Pending JP2006190852A (ja) 2005-01-07 2005-01-07 薄膜トランジスタ及びこれを用いた液晶表示装置

Country Status (1)

Country Link
JP (1) JP2006190852A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922271B1 (ko) * 2006-09-05 2009-10-15 가부시끼가이샤 퓨처 비전 액정 표시 패널 및 그 제조 방법
US7868959B2 (en) 2006-11-21 2011-01-11 Hitachi Displays, Ltd. Liquid crystal display device having common electrodes formed over the main face of an insulating substrate and made of a coating type electroconductive film inside a bank to regulate the edges thereof
KR101385464B1 (ko) 2007-05-14 2014-04-21 엘지디스플레이 주식회사 박막 트랜지스터 어레이와 그 제조방법
CN106098616A (zh) * 2016-07-26 2016-11-09 京东方科技集团股份有限公司 一种阵列基板及其制作方法
CN107665896A (zh) * 2017-10-27 2018-02-06 北京京东方显示技术有限公司 显示基板及其制作方法、显示面板和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0562996A (ja) * 1991-03-06 1993-03-12 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
JPH05107561A (ja) * 1991-10-16 1993-04-30 Semiconductor Energy Lab Co Ltd 電気光学表示装置およびその作製方法と駆動方法
JPH05326550A (ja) * 1992-05-21 1993-12-10 Hitachi Ltd 絶縁ゲート型電界効果トランジスタ及びその製造装置
JP2001102581A (ja) * 1999-07-26 2001-04-13 Tadahiro Omi Krを含有するシリコン酸化膜を内蔵する半導体装置とシリコン酸化膜の形成方法
JP2003318193A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp デバイス、その製造方法及び電子装置
JP2004356599A (ja) * 2003-05-30 2004-12-16 Seiko Epson Corp デバイスとその製造方法及び電気光学装置並びに電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0562996A (ja) * 1991-03-06 1993-03-12 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
JPH05107561A (ja) * 1991-10-16 1993-04-30 Semiconductor Energy Lab Co Ltd 電気光学表示装置およびその作製方法と駆動方法
JPH05326550A (ja) * 1992-05-21 1993-12-10 Hitachi Ltd 絶縁ゲート型電界効果トランジスタ及びその製造装置
JP2001102581A (ja) * 1999-07-26 2001-04-13 Tadahiro Omi Krを含有するシリコン酸化膜を内蔵する半導体装置とシリコン酸化膜の形成方法
JP2003318193A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp デバイス、その製造方法及び電子装置
JP2004356599A (ja) * 2003-05-30 2004-12-16 Seiko Epson Corp デバイスとその製造方法及び電気光学装置並びに電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922271B1 (ko) * 2006-09-05 2009-10-15 가부시끼가이샤 퓨처 비전 액정 표시 패널 및 그 제조 방법
US7868959B2 (en) 2006-11-21 2011-01-11 Hitachi Displays, Ltd. Liquid crystal display device having common electrodes formed over the main face of an insulating substrate and made of a coating type electroconductive film inside a bank to regulate the edges thereof
KR101385464B1 (ko) 2007-05-14 2014-04-21 엘지디스플레이 주식회사 박막 트랜지스터 어레이와 그 제조방법
CN106098616A (zh) * 2016-07-26 2016-11-09 京东方科技集团股份有限公司 一种阵列基板及其制作方法
CN107665896A (zh) * 2017-10-27 2018-02-06 北京京东方显示技术有限公司 显示基板及其制作方法、显示面板和显示装置
CN107665896B (zh) * 2017-10-27 2021-02-23 北京京东方显示技术有限公司 显示基板及其制作方法、显示面板和显示装置

Similar Documents

Publication Publication Date Title
JP5193161B2 (ja) 酸化物薄膜トランジスタの製造方法
JP5599026B2 (ja) 薄膜トランジスタの製造方法
KR102049685B1 (ko) 저온 폴리실리콘 어레이 기판의 제조방법
JP5172178B2 (ja) 薄膜トランジスタ、それを用いた表示装置、及びそれらの製造方法
CN101526709B (zh) 液晶显示装置
JP5427390B2 (ja) 半導体装置の作製方法
CN106229347B (zh) 一种低温多晶硅薄膜晶体管及其制造方法
US9263481B2 (en) Array substrate
JP2010135384A (ja) 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置
WO2016157351A1 (ja) 薄膜トランジスタ及び表示パネル
JP2008010810A (ja) フラットパネルディスプレイに使用される薄膜トランジスタの製造方法
JP2007005757A (ja) 薄膜トランジスタ、および、それの製造方法、並びに、液晶表示装置、および、それの製造方法
US20090050896A1 (en) Display device
CN105793996A (zh) 自对准金属氧化物tft
JP2006060060A (ja) 半導体素子を備えた表示装置及びその製造方法並びにその半導体素子を備えた表示装置を搭載した電子機器
WO2015165174A1 (zh) 一种薄膜晶体管及其制作方法、显示基板、显示装置
WO2015096307A1 (zh) 氧化物薄膜晶体管、显示器件、及阵列基板的制造方法
US20160049479A1 (en) Array substrate structure and contact structure
JP2006190852A (ja) 薄膜トランジスタ及びこれを用いた液晶表示装置
US20160284819A1 (en) Thin film transistor, its manufacturing method and display device
JPH1065176A (ja) 薄膜トランジスタ及びその製造方法
KR100686337B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시장치
KR100307459B1 (ko) 박막트랜지스터 제조방법
JP2008042218A (ja) 薄膜トランジスタパネルの製造方法
CN109786324B (zh) 一种低温多晶硅基板及其制作方法、阵列基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110331