JP5193161B2 - 酸化物薄膜トランジスタの製造方法 - Google Patents

酸化物薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP5193161B2
JP5193161B2 JP2009256955A JP2009256955A JP5193161B2 JP 5193161 B2 JP5193161 B2 JP 5193161B2 JP 2009256955 A JP2009256955 A JP 2009256955A JP 2009256955 A JP2009256955 A JP 2009256955A JP 5193161 B2 JP5193161 B2 JP 5193161B2
Authority
JP
Japan
Prior art keywords
active layer
source
film transistor
thin film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009256955A
Other languages
English (en)
Other versions
JP2010278412A (ja
Inventor
鐘旭 ▲ペ▼
鉉植 徐
勇▲ヨブ▼ 金
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2010278412A publication Critical patent/JP2010278412A/ja
Application granted granted Critical
Publication of JP5193161B2 publication Critical patent/JP5193161B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Description

本発明は、酸化物薄膜トランジスタの製造方法に関し、特にアクティブ層として非晶質酸化亜鉛系半導体を使用したボトムゲート構造の酸化物薄膜トランジスタの製造方法に関する。
近年、情報ディスプレイへの関心が高まり、携帯可能な情報機器への要求が高まるにつれて、既存の表示装置であるブラウン管（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ：ＣＲＴ）に代わる軽量、薄型のフラットパネルディスプレイ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）に関する研究及び商業化が重点的に行われている。特に、このようなフラットパネルディスプレイのうち、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）は、液晶の光学的異方性を利用して画像を表現する装置であって、解像度、カラー表示、画質などに優れており、ノートパソコンやデスクトップパソコンのモニタなどに盛んに適用されている。
液晶表示装置は、カラーフィルタ基板と、アレイ基板と、カラーフィルタ基板とアレイ基板との間に形成された液晶層とを含む。
液晶表示装置に主として用いられる駆動方式であるアクティブマトリクス（Ａｃｔｉｖｅ Ｍａｔｒｉｘ：ＡＭ）方式は、スイッチング素子として非晶質シリコン薄膜トランジスタ（Ａｍｏｒｐｈｏｕｓ Ｓｉｌｉｃｏｎ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ａ−Ｓｉ ＴＦＴ）を使用して画素部の液晶分子を駆動する方式である。
以下、図８を参照して、一般的な液晶表示装置の構造について詳細に説明する。
図８は、一般的な液晶表示装置を概略的に示す分解斜視図である。
図８に示すように、液晶表示装置は、カラーフィルタ基板５と、アレイ基板１０と、カラーフィルタ基板５とアレイ基板１０との間に形成された液晶層３０とを含む。
カラーフィルタ基板５は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の色を実現する複数のサブカラーフィルタ７から構成されるカラーフィルタＣと、サブカラーフィルタ７を区分して液晶層３０を透過する光を遮断するブラックマトリクス６と、液晶層３０に電圧を印加する透明な共通電極８とからなる。
また、アレイ基板１０は、縦横に配列されて複数の画素領域Ｐを定義する複数のゲートライン１６及びデータライン１７と、ゲートライン１６とデータライン１７との交差領域に形成されたスイッチング素子である薄膜トランジスタＴと、画素領域Ｐ上に形成された画素電極１８とからなる。
カラーフィルタ基板５とアレイ基板１０とは、画像表示領域の外郭に形成されたシーラント（図示せず）により対向して貼り合わせられて液晶表示パネルを構成し、カラーフィルタ基板５とアレイ基板１０との貼り合わせは、カラーフィルタ基板５又はアレイ基板１０に形成された貼り合わせキー（図示せず）を用いて行われる。
前述した液晶表示装置は、軽くて電力消費が小さく、注目されているディスプレイ素子であるが、自ら発光する装置ではなく、光を受ける装置であるため、明るさ、コントラスト比、視野角などに技術的限界がある。そこで、これらの欠点を克服できる新しいディスプレイ素子の開発が活発に展開されている。
新しいフラットパネルディスプレイの１つである有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＯＬＥＤ）は、自発光型であるため、液晶表示装置に比べて視野角やコントラスト比などに優れ、バックライトを必要としないため、軽量、薄型が可能である。また、消費電力面でも有利であるという利点がある。また、直流低電圧駆動が可能であり、応答速度が速く、特に製造コスト面でも有利であるという利点がある。
近年、有機ＥＬディスプレイの大面積化に関する研究が盛んに行われており、これを達成するために、有機発光ダイオードの駆動トランジスタとして、定電流特性を備え、安定した動作及び耐久性を実現するトランジスタの開発が求められている。
前述した液晶表示装置に使用される非晶質シリコン薄膜トランジスタは、低温工程で製造することができるが、移動度が非常に低くて定電流バイアス（ｃｏｎｓｔａｎｔ ｃｕｒｒｅｎｔ ｂｉａｓ）条件を満たさない。これに対して、多結晶シリコン薄膜トランジスタは、移動度が高くて定電流バイアス条件を満たす反面、均一な特性の確保が難しく、大面積化が困難であり、高温工程を必要とする。
そこで、アクティブ層を酸化物半導体で形成した酸化物半導体薄膜トランジスタが開発されているが、酸化物半導体を既存のボトムゲート構造の薄膜トランジスタに適用した場合、ソース／ドレイン電極のエッチング工程中に酸化物半導体が損傷して変性を起こすという問題があった。
図９は、一般的な酸化物薄膜トランジスタの構造を概略的に示す断面図である。
図９に示すように、一般的なボトムゲート構造の酸化物薄膜トランジスタにおいては、まず、基板１０上にゲート電極２１及びゲート絶縁膜１５が形成され、ゲート絶縁膜１５上に酸化物半導体からなるアクティブ層２４が形成される。
次に、アクティブ層２４上にソース／ドレイン電極２２、２３が形成されるが、ここで、ソース／ドレイン電極２２、２３を蒸着してエッチングする過程において、その下部のアクティブ層２４（特に、図のＡ部分）が損傷して変性することがある。これにより、素子の信頼性に問題が生じる。
つまり、ソース／ドレイン電極用金属は、酸化物半導体との接触抵抗を考慮してモリブデン系金属に限られる。しかしながら、ソース／ドレイン電極をウェットエッチングで形成した場合は、エッチング液に脆弱な酸化物半導体の物性によりアクティブ層が損失あるいは損傷し、ソース／ドレイン電極をドライエッチングで形成した場合も、酸化物半導体のバックスパッタリング及び酸素欠乏によりアクティブ層が変性する。
本発明は、上記問題を解決するためになされたもので、アクティブ層として非晶質酸化亜鉛系半導体を使用した酸化物薄膜トランジスタの製造方法を提供することを目的とする。
また、本発明の他の目的は、ソース／ドレイン電極のエッチング時に発生する、非晶質酸化亜鉛系半導体の変性を防止することができる酸化物薄膜トランジスタの製造方法を提供することにある。
上記目的を達成するために、本発明に係る酸化物薄膜トランジスタの製造方法は、基板上にゲート電極を形成する段階と、基板上にゲート絶縁膜を形成する段階と、ゲート絶縁膜上にチャネル領域の側面にテーパを有する１次アクティブ層を形成し、１次アクティブ層上にソース／ドレイン電極を形成する段階と、ソース／ドレイン電極の上部に、非晶質酸化亜鉛系半導体からなる２次アクティブ層を、１次アクティブ層のテーパと接触するように形成する段階とを含み、１次アクティブ層は、ソース／ドレイン電極のウェットエッチング中に低い選択比でエッチングされることにより、側面にテーパが形成されるものである。
本発明による酸化物薄膜トランジスタ及びその製造方法は、アクティブ層として非晶質酸化亜鉛系半導体を使用することにより、均一度に優れて大面積ディスプレイに適用可能であるという効果がある。
特に、本発明による酸化物薄膜トランジスタ及びその製造方法においては、酸化物半導体からなる１次半導体層を形成した後、ソース／ドレイン電極のウェットエッチングによりテーパを有するように１次アクティブ層を形成し、その上に酸化物半導体からなるチャネル用２次アクティブ層を形成することにより、ソース／ドレイン電極のエッチング時に発生する酸化物半導体の変性及び均一度の低下を防止することができる。この場合、２次アクティブ層がテーパを有する１次アクティブ層と接触する一方、二重層のソース／ドレイン電極を適用することにより、オーミックコンタクト特性を向上させ、優れた素子特性を確保できるという効果がある。
また、本発明による酸化物薄膜トランジスタ及びその製造方法は、エッチストッパを使用する方式に適用して工程を単純化できるという効果がある。
本発明の実施の形態１による酸化物薄膜トランジスタの構造を概略的に示す断面図である。 本発明の実施の形態２による酸化物薄膜トランジスタの構造を概略的に示す断面図である。 図２に示す酸化物薄膜トランジスタの製造工程を順に示す断面図である。 図３Ａに続く工程の断面図である。 図３Ｂに続く工程の断面図である。 図３Ｂに示す本発明の実施の形態２による第２マスク工程を具体的に示す断面図である。 図４Ａに続く工程の断面図である。 図４Ｂに続く工程の断面図である。 ２次アクティブ層のみからなるアクティブ層を含む酸化物薄膜トランジスタにおけるソース／ドレイン電極の段差による半導体層の断線を示すＳＥＭ写真である。 本発明による酸化物薄膜トランジスタにおけるソース／ドレイン電極のウェットエッチングにより１次アクティブ層にテーパが形成された状態を示すＳＥＭ写真である。 本発明による酸化物薄膜トランジスタにおける２次アクティブ層がテーパを有する１次アクティブ層と接触する状態を示すＳＥＭ写真である。 一般的な液晶表示装置を概略的に示す分解斜視図である。 一般的な酸化物薄膜トランジスタの構造を概略的に示す断面図である。
以下、添付図面を参照して本発明による酸化物薄膜トランジスタ及びその製造方法の好ましい実施の形態を詳細に説明する。
実施の形態１．
図１は、本発明の実施の形態１による酸化物薄膜トランジスタの構造を概略的に示す断面図であり、アクティブ層として非晶質酸化亜鉛系半導体を使用した酸化物薄膜トランジスタの構造を概略的に示す。
図１に示すように、本発明の実施の形態１による酸化物薄膜トランジスタは、所定の基板１１０上に形成されたゲート電極１２１と、ゲート電極１２１が形成された基板１１０上に形成されたゲート絶縁膜１１５と、ゲート絶縁膜１１５上に形成された１次アクティブ層１２４ａと、ソース／ドレイン電極１２２、１２３と、２次アクティブ層１２４ｂとからなる。ここで、２次アクティブ層１２４ｂは、非晶質酸化亜鉛系半導体で形成され、ソース／ドレイン電極１２２、１２３と電気的に接続する。
このように構成された本発明の実施の形態１による酸化物薄膜トランジスタは、非晶質酸化亜鉛系半導体を用いてチャネル用２次アクティブ層１２４ｂを形成することにより、移動度が高く定電流バイアス条件を満たすとともに、均一な特性が確保されて大面積ディスプレイに適用可能であるという利点がある。
酸化亜鉛（ＺｎＯ）は、酸素含有量によって導電性、半導体性、及び抵抗性の３つの性質を全て実現する物質であり、２次アクティブ層１２４ｂとして非晶質酸化亜鉛系半導体物質を適用した酸化物薄膜トランジスタは、液晶表示装置及び有機ＥＬディスプレイを含む大面積ディスプレイに適用可能である。
また、近年、透明電子回路への多大な関心と期待が寄せられているが、２次アクティブ層１２４ｂとして非晶質酸化亜鉛系半導体物質を適用した酸化物薄膜トランジスタは、高い移動度を有するとともに、低温で製造が可能であり、透明電子回路に使用することができるという利点がある。
特に、本発明の実施の形態１による酸化物薄膜トランジスタは、２次アクティブ層１２４ｂを、酸化亜鉛（ＺｎＯ）にインジウム（Ｉｎ）やガリウム（Ｇａ）などの重金属を含有させたａ−ＩＧＺＯ半導体で形成することを特徴とする。
ａ−ＩＧＺＯ半導体は、可視光線を透過させることができて透明であり、ａ−ＩＧＺＯ半導体で製造された酸化物薄膜トランジスタは、１〜１００ｃｍ2／Ｖｓの移動度を有し、非晶質シリコン薄膜トランジスタと比べて高い移動度特性を示す。
また、ａ−ＩＧＺＯ半導体は、広いバンドギャップを有し、高い色純度を有するＵＶ ＬＥＤ、白色ＬＥＤや、その他の部品を製造することができ、低温工程が可能であり、軽くて柔軟な製品を生産することができるという特徴を有する。
さらに、ａ−ＩＧＺＯ半導体で製造された酸化物薄膜トランジスタは、非晶質シリコン薄膜トランジスタと類似した均一な特性を示し、部品構造も非晶質シリコン薄膜トランジスタのように簡単であり、大面積ディスプレイに適用可能であるという利点がある。
このような特徴を有する本発明の実施の形態１による酸化物薄膜トランジスタは、スパッタリングにおける反応ガス中の酸素濃度を調節することにより、２次アクティブ層１２４ｂのキャリア濃度を調節することができ、薄膜トランジスタの素子特性を調節することができることを特徴とする。
また、本発明の実施の形態１による１次アクティブ層１２４ａは、その上部の２次アクティブ層１２４ｂと同様に、ａ−ＩＧＺＯ半導体を含む非晶質酸化亜鉛系半導体で形成されている。酸化物半導体からなる１次半導体層が形成された後に、ソース／ドレイン電極１２２、１２３がウェットエッチングされる。その後、酸化物半導体が低い選択比でエッチングされてチャネル領域の側面に所定のテーパが形成される。ここで、１次アクティブ層１２４ａの側面に形成されたテーパは、その上部の２次アクティブ層１２４ｂと接触するコンタクト領域として作用することによって、ソース／ドレイン電極１２２、１２３の段差による２次アクティブ層１２４ｂの断線を防止する。
さらに、本発明の実施の形態１による酸化物薄膜トランジスタにおいては、ソース／ドレイン電極１２２、１２３を形成した後に、ａ−ＩＧＺＯ酸化物半導体を蒸着してチャネル用２次アクティブ層１２４ｂを形成することにより、前述したソース／ドレイン電極１２２、１２３のエッチング時に発生する酸化物半導体の変性の問題を根本的に解決することができる。
つまり、酸化物半導体は、素子製造工程、とりわけソース／ドレイン電極のドライエッチングなどの工程にさらされることによってその特性が変性し、素子の劣化や均一度の低下が発生する。このような問題を解決するために、本発明は、ソース／ドレイン電極１２２、１２３を形成した後、その上にチャネルとして２次アクティブ層１２４ｂを形成する構造を適用する。このような構造は、ソース／ドレイン電極１２２、１２３の段差により２次アクティブ層１２４ｂの断線やコンタクトなどが問題となり、実効性が低いという欠点があるが、本発明では、酸化物半導体からなる１次半導体層を形成した後、ソース／ドレイン電極１２２、１２３のウェットエッチングによりテーパを有するように１次アクティブ層１２４ａを形成して、２次アクティブ層１２４ｂとのコンタクト領域を確保することにより、この欠点を改善する。
なお、ソース／ドレイン電極のエッチング工程を制限なく自由に適用し、酸化物半導体とソース／ドレイン電極間のオーミックコンタクト特性を向上させるために、ソース／ドレイン電極を二重層で形成してもよい。これを以下の本発明の実施の形態２で詳細に説明する。
実施の形態２．
図２は、本発明の実施の形態２による酸化物薄膜トランジスタの構造を概略的に示す断面図であり、ソース／ドレイン電極を二重層で構成したことを除いては、本発明の実施の形態１による酸化物薄膜トランジスタと同様の構成要素からなる。
図２に示すように、本発明の実施の形態２による酸化物薄膜トランジスタは、所定の基板２１０上に形成されたゲート電極２２１と、ゲート電極２２１が形成された基板２１０上に形成されたゲート絶縁膜２１５と、ゲート絶縁膜２１５上に形成された１次アクティブ層２２４ａと、ソース／ドレイン電極２２２、２２３と、２次アクティブ層２２４ｂとからなる。ここで、２次アクティブ層２２４ｂは、非晶質酸化亜鉛系半導体で形成され、ソース／ドレイン電極２２２、２２３と電気的に接続する。
このように構成された本発明の実施の形態２による酸化物薄膜トランジスタは、前述した実施の形態１による酸化物薄膜トランジスタと同様に、非晶質酸化亜鉛系半導体を用いてチャネル用２次アクティブ層２２４ｂを形成することにより、移動度が高くて定電流バイアス条件を満たすとともに、均一な特性が確保されて大面積ディスプレイに適用可能であるという利点がある。
特に、本発明の実施の形態２による酸化物薄膜トランジスタは、２次アクティブ層２２４ｂを酸化亜鉛にインジウムやガリウムなどの重金属を含有させたａ−ＩＧＺＯ半導体で形成することを特徴とする。
また、本発明の実施の形態２による酸化物薄膜トランジスタは、スパッタリングにおける反応ガス中の酸素濃度を調節することにより、２次アクティブ層２２４ｂのキャリア濃度を調節することができ、薄膜トランジスタの素子特性を調節することができることを特徴とする。
また、本発明の実施の形態２による１次アクティブ層２２４ａは、その上部の２次アクティブ層２２４ｂと同様に、ａ−ＩＧＺＯ半導体を含む非晶質酸化亜鉛系半導体で形成されている。酸化物半導体からなる１次半導体層が形成された後に、ソース／ドレイン電極２２２、２２３がウェットエッチングされる。その後、酸化物半導体が低い選択比でエッチングされてその側面に所定のテーパが形成される。ここで、１次アクティブ層２２４ａの側面に形成されたテーパは、その上部の２次アクティブ層２２４ｂと接触するコンタクト領域として作用することによって、ソース／ドレイン電極２２２、２２３の段差による２次アクティブ層２２４ｂの断線を防止する。
さらに、本発明の実施の形態２による酸化物薄膜トランジスタにおいては、ソース／ドレイン電極２２２、２２３を形成した後に、ａ−ＩＧＺＯ酸化物半導体を蒸着してチャネル用２次アクティブ層２２４ｂを形成することにより、前述したソース／ドレイン電極２２２、２２３のエッチング時に発生する酸化物半導体の変性の問題を根本的に解決することができる。
特に、本発明の実施の形態２による酸化物薄膜トランジスタにおいては、酸化物半導体、すなわち２次アクティブ層２２４ｂとソース／ドレイン電極２２２、２２３間のオーミックコンタクト特性を向上させるために、ソース／ドレイン電極２２２、２２３を二重層で形成される。ソース／ドレイン電極２２２、２２３は、１次アクティブ層２２４ａと接触する第１ソース／ドレイン電極２２２ａ、２２３ａと、第１ソース／ドレイン電極２２２ａ、２２３ａ上に形成されて２次アクティブ層２２４ｂと接触する第２ソース／ドレイン電極２２２ｂ、２２３ｂとからなる。
ここで、２次アクティブ層２２４ｂと接触する第２ソース／ドレイン電極２２２ｂ、２２３ｂは、チタン（Ｔｉ）、酸素との結合力に優れたチタン合金、又はａ−ＩＧＺＯ酸化物半導体とのオーミックコンタクト特性に優れた酸化インジウムスズ（ＩＴＯ）、モリブデン（Ｍｏ）などの金属からなるが、これを以下の酸化物薄膜トランジスタの製造方法で詳細に説明する。
図３Ａ〜図３Ｃは、図２に示す酸化物薄膜トランジスタの製造工程を順に示す断面図である。
まず、図３Ａに示すように、透明な絶縁物質からなる基板２１０上に所定のゲート電極２２１を形成する。
ここで、本発明による酸化物薄膜トランジスタに適用される非晶質酸化亜鉛系半導体は、低温蒸着が可能であり、プラスチック基板、ソーダ石灰ガラス基板などの低温工程に適用可能な基板２１０を使用してもよい。また、非晶質特性を示すので、大面積ディスプレイ用基板２１０を使用してもよい。
また、第１導電膜を基板２１０の全面に蒸着した後、フォトリソグラフィ工程（第１マスク工程）で選択的にパターニングしてゲート電極２２１が形成される。
ここで、第１導電膜としては、アルミニウム（Ａｌ）、アルミニウム合金、タングステン（Ｗ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、白金（Ｐｔ）、タンタル（Ｔａ）などの低抵抗の不透明導電物質を使用してもよい。また、第１導電膜としては、酸化インジウムスズ（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、酸化インジウム亜鉛（ＩＺＯ：Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明導電物質を使用してもよく、導電物質が２種以上積層された多層構造で形成してもよい。
次に、図３Ｂに示すように、ゲート電極２２１が形成された基板２１０の全面にゲート絶縁膜２１５を形成する。
そして、ゲート絶縁膜２１５が形成された基板２１０の全面に非晶質酸化亜鉛系半導体層、第２導電膜及び第３導電膜を形成した後、フォトリソグラフィ工程（第２マスク工程）で第２導電膜及び第３導電膜を選択的にパターニングすることにより、ゲート絶縁膜２１５の上部に、第１ソース／ドレイン電極２２２ａ、２２３ａと第２ソース／ドレイン電極２２２ｂ、２２３ｂとからなる二重層のソース／ドレイン電極２２２、２２３を形成する。
このとき、第１ソース／ドレイン電極２２２ａ、２２３ａの下部には、非晶質酸化亜鉛系半導体からなる１次アクティブ層２２４ａが形成されるが、ソース／ドレイン電極２２２、２２３のウェットエッチング中に酸化物半導体が低い選択比でエッチングされ、１次アクティブ層２２４ａの側面に所定のテーパが形成される。
図４Ａ〜図４Ｃは、図３Ｂに示す本発明の実施の形態２による第２マスク工程を具体的に示す断面図である。
まず、図４Ａに示すように、ゲート電極２２１が形成された基板２１０の全面に、シリコン窒化膜（ＳｉＮｘ）、シリコン酸化膜（ＳｉＯ2）などの無機絶縁膜、又は酸化ハフニウム（ＨｆＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）などの高誘電性酸化膜からなるゲート絶縁膜２１５を形成する。
ここで、ゲート絶縁膜２１５は、化学気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）又はプラズマ化学気相蒸着（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＥＣＶＤ）で形成してもよい。
そして、ゲート絶縁膜２１５が形成された基板２１０の全面に、非晶質酸化亜鉛系半導体からなる非晶質酸化亜鉛系半導体層２２０、並びに所定の第２導電膜２３０及び第３導電膜２４０を形成する。
ここで、非晶質酸化亜鉛系半導体層２２０は、約１０〜２０００Åの厚さを有するように形成してもよい。
また、第２導電膜２３０は、第１ソース／ドレイン電極を形成するために非晶質酸化亜鉛系半導体層２２０上に形成するもので、金属の種類に関係なく使用可能であり、第３導電膜２４０は、第２ソース／ドレイン電極を形成するために第２導電膜２３０上に形成するもので、チタン、酸素との結合力に優れたチタン合金、又はａ−ＩＧＺＯ酸化物半導体とのオーミックコンタクト特性に優れた酸化インジウムスズ、モリブデンなどの金属で形成してもよい。なお、ソース／ドレイン電極は、二重層以上の多層構造で形成してもよい。
次に、図４Ｂに示すように、基板２１０の全面にフォトレジストなどの感光性物質からなる感光膜を形成した後、本発明の実施の形態２による第２マスク工程で所定の感光膜パターン２７０を形成する。
次に、図４Ｃに示すように、感光膜パターン２７０をマスクとしてその下部に形成された第２導電膜及び第３導電膜を選択的に除去すると、ゲート絶縁膜２１５の上部に第１ソース／ドレイン電極２２２ａ、２２３ａと第２ソース／ドレイン電極２２２ｂ、２２３ｂとからなる二重層のソース／ドレイン電極２２２、２２３が形成される。
ここで、ソース／ドレイン電極２２２、２２３のエッチングとしてはウェットエッチングを用いるが、ソース／ドレイン電極２２２、２２３のウェットエッチング中に、酸化物半導体が第２導電膜及び第３導電膜に比べて相対的に低い選択比でエッチングされることにより、側面に所定のテーパを有する１次アクティブ層２２４ａが形成される。
１次アクティブ層２２４ａの側面に形成されたテーパは、その上部の２次アクティブ層（図示せず）と接触するコンタクト領域として作用することによって、ソース／ドレイン電極２２２、２２３の段差による２次アクティブ層の断線を防止する役割を果たす。
次に、図３Ｃに示すように、二重層のソース／ドレイン電極２２２、２２３が形成された基板２１０の全面に非晶質酸化亜鉛系半導体を蒸着して、所定の非晶質酸化亜鉛系半導体層を形成し、フォトリソグラフィ工程（第３マスク工程）で選択的にパターニングすることにより、第２ソース／ドレイン電極２２２ｂ、２２３ｂと電気的に接続する２次アクティブ層２２４ｂを形成する。
ここで、非晶質酸化亜鉛系半導体、例えばａ−ＩＧＺＯ半導体は、ガリウム酸化物（Ｇａ2Ｏ3）、インジウム酸化物（Ｉｎ2Ｏ3）、及び酸化亜鉛（ＺｎＯ）の複合酸化物ターゲットを用いて、スパッタリング法により形成してもよい。また、この他に、化学気相蒸着や原子層蒸着（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）などの化学的蒸着法を用いてもよい。
また、ａ−ＩＧＺＯ半導体は、ガリウム、インジウム、及び亜鉛の原子比がそれぞれ１：１：１、２：２：１、３：２：１、４：２：１となる複合酸化物ターゲットを用いて形成してもよい。
本発明の実施の形態２による酸化物薄膜トランジスタにおいては、非晶質酸化亜鉛系半導体層を形成するためのスパッタリングにおける反応ガス中の酸素濃度を調節することにより、２次アクティブ層２２４ｂのキャリア濃度を調節することができるが、この場合、酸素濃度１〜１０％及び厚さ５００〜１０００Åの条件で素子特性の確保が可能である。
ここで、本発明の実施の形態２による２次アクティブ層２２４ｂは、テーパを有する１次アクティブ層２２４ａのコンタクト領域と接触することによって、ソース／ドレイン電極２２２、２２３の段差による２次アクティブ層２２４ｂの断線を防止するが、これを図５〜図７を参照して詳細に説明する。
図５は、２次アクティブ層のみからなるアクティブ層を含む酸化物薄膜トランジスタにおけるソース／ドレイン電極の段差による半導体層の断線を示すＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真であり、ａ−ＩＧＺＯ半導体薄膜トランジスタのチャネル領域を拡大して示している。
図５を参照すると、ソース／ドレイン電極を約５００Åの厚さに形成した後、非晶質酸化亜鉛系半導体層を蒸着して２次アクティブ層を形成した場合、２次アクティブ層は、ソース／ドレイン電極の段差によりソース／ドレイン電極のエッジ部で断線するという問題が発生する。
図６は、本発明による酸化物薄膜トランジスタにおけるソース／ドレイン電極のウェットエッチングにより１次アクティブ層にテーパが形成された状態を示すＳＥＭ写真であり、図７は、本発明による酸化物薄膜トランジスタにおける２次アクティブ層がテーパを有する１次アクティブ層と接触する状態を示すＳＥＭ写真である。
図６を参照すると、１次酸化物半導体層とソース／ドレイン電極用導電膜とを蒸着した後、感光膜パターンをマスクとして選択的にパターニングすると、ソース／ドレイン電極の下部に所定のテーパを有する１次アクティブ層が形成されることが分かる。
さらに、これに２次酸化物半導体層を蒸着して２次アクティブ層を形成した場合、図７を参照すると、１次アクティブ層と２次アクティブ層との間に十分なコンタクト領域が確保され、優れた接合性を発揮することが分かる。
以上のように、本発明は、液晶表示装置だけでなく、薄膜トランジスタを利用して製造する他の表示装置、例えば駆動トランジスタに有機発光ダイオードが接続された有機ＥＬディスプレイ装置にも用いることができる。
また、本発明は、高い移動度を有するとともに、低温工程が可能な非晶質酸化亜鉛系半導体物質をアクティブ層に適用することにより、透明電子回路やフレキシブルディスプレイに使用することができるという利点がある。
１１０、２１０ 基板、１２１、２２１ ゲート電極、１２２、２２２ ソース電極、１２３、２２３ ドレイン電極、１２４ａ、２２４ａ １次アクティブ層、１２４ｂ、２２４ｂ ２次アクティブ層。

Claims (5)

  1. 基板上にゲート電極を形成する段階と、
    前記基板上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上にチャネル領域の側面にテーパを有する１次アクティブ層を形成し、前記１次アクティブ層上にソース／ドレイン電極を形成する段階と、
    前記ソース／ドレイン電極の上部に、非晶質酸化亜鉛系半導体からなる２次アクティブ層を、前記１次アクティブ層のテーパと接触するように形成する段階と、を含み、
    前記１次アクティブ層は、前記ソース／ドレイン電極のウェットエッチング中に低い選択比でエッチングされることにより、側面にテーパが形成される
    ことを特徴とする酸化物薄膜トランジスタの製造方法。
  2. 前記基板は、ガラス基板又はプラスチック基板で形成されることを特徴とする請求項１に記載の酸化物薄膜トランジスタの製造方法。
  3. 前記１次アクティブ層及び前記２次アクティブ層は、非晶質酸化亜鉛（ＺｎＯ）系半導体で形成されることを特徴とする請求項１に記載の酸化物薄膜トランジスタの製造方法。
  4. 前記１次アクティブ層は、非晶質酸化亜鉛系半導体を用いて１０〜２０００Åの厚さに形成されることを特徴とする請求項１に記載の酸化物薄膜トランジスタの製造方法。
  5. 前記ソース／ドレイン電極は、
    前記１次アクティブ層上に形成された第１ソース／ドレイン電極と、
    前記第１ソース／ドレイン電極上に形成され、上部の前記２次アクティブ層と電気的に接続される第２ソース／ドレイン電極と、
    を含むことを特徴とする請求項１に記載の酸化物薄膜トランジスタの製造方法。
JP2009256955A 2009-05-27 2009-11-10 酸化物薄膜トランジスタの製造方法 Active JP5193161B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090046619A KR101218090B1 (ko) 2009-05-27 2009-05-27 산화물 박막 트랜지스터 및 그 제조방법
KR10-2009-0046619 2009-05-27

Publications (2)

Publication Number Publication Date
JP2010278412A JP2010278412A (ja) 2010-12-09
JP5193161B2 true JP5193161B2 (ja) 2013-05-08

Family

ID=43219210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009256955A Active JP5193161B2 (ja) 2009-05-27 2009-11-10 酸化物薄膜トランジスタの製造方法

Country Status (4)

Country Link
US (2) US8058116B2 (ja)
JP (1) JP5193161B2 (ja)
KR (1) KR101218090B1 (ja)
CN (1) CN101901787B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010029859A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2012090794A1 (ja) * 2010-12-27 2012-07-05 シャープ株式会社 半導体装置およびその製造方法
TWI602303B (zh) * 2011-01-26 2017-10-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102148000A (zh) * 2011-04-20 2011-08-10 上海大学 全透明式立体显示屏的制造工艺
CN102832109A (zh) * 2011-06-15 2012-12-19 广东中显科技有限公司 一种制备柔性薄膜晶体管过程强化薄膜的方法
TWI473273B (zh) 2011-08-15 2015-02-11 Au Optronics Corp 薄膜電晶體、畫素結構及其製造方法
KR101875940B1 (ko) * 2011-09-01 2018-07-06 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
EP2786404A4 (en) * 2011-12-02 2015-07-15 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
TWI637517B (zh) 2012-10-24 2018-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN103050544A (zh) * 2013-01-17 2013-04-17 北京大学 一种底栅薄膜晶体管及其制备方法
CN103107202B (zh) * 2013-01-23 2016-04-27 深圳市华星光电技术有限公司 一种薄膜晶体管结构、液晶显示装置和一种制造方法
US8912542B2 (en) 2013-01-23 2014-12-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. TFT structure and LCD device
TWI491032B (zh) * 2013-02-05 2015-07-01 Innolux Corp 主動矩陣式影像感測面板及裝置
CN103236440B (zh) * 2013-04-12 2016-02-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、显示装置
TWI548924B (zh) * 2013-06-04 2016-09-11 群創光電股份有限公司 顯示面板以及顯示裝置
EP2874187B1 (en) * 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
WO2016073478A1 (en) * 2014-11-04 2016-05-12 Royole Corporation Thin film transistor
CN105097943A (zh) 2015-06-24 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
US9793409B2 (en) * 2016-01-14 2017-10-17 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel
US9728650B1 (en) * 2016-01-14 2017-08-08 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure
TW202129966A (zh) * 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
KR102402945B1 (ko) 2017-08-31 2022-05-30 마이크론 테크놀로지, 인크 금속 산화물 반도체 디바이스의 접촉을 위한 반도체 디바이스, 트랜지스터, 및 관련된 방법
WO2019046629A1 (en) 2017-08-31 2019-03-07 Micron Technology, Inc. SEMICONDUCTOR DEVICES, HYBRID TRANSISTORS, AND ASSOCIATED METHODS
KR102263122B1 (ko) 2017-10-19 2021-06-09 삼성디스플레이 주식회사 트랜지스터 표시판
CN110010710B (zh) * 2019-04-18 2020-11-27 东南大学成贤学院 一种用于光检测应用的a-IGZO薄膜传感器及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235678A (ja) * 1994-02-22 1995-09-05 Hitachi Ltd 薄膜半導体装置及びその製造方法
KR100653467B1 (ko) 1999-12-24 2006-12-04 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터-액정표시소자의 제조방법
KR20070093752A (ko) * 2006-03-15 2007-09-19 삼성전자주식회사 박막 트랜지스터 어레이 기판의 제조 방법
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101657957B1 (ko) * 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010029865A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2010029859A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101622981B1 (ko) 2008-09-19 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
US8187919B2 (en) * 2008-10-08 2012-05-29 Lg Display Co. Ltd. Oxide thin film transistor and method of fabricating the same
US8237163B2 (en) * 2008-12-18 2012-08-07 Lg Display Co., Ltd. Array substrate for display device and method for fabricating the same

Also Published As

Publication number Publication date
US8558225B2 (en) 2013-10-15
KR101218090B1 (ko) 2013-01-18
KR20100128149A (ko) 2010-12-07
US20120012839A1 (en) 2012-01-19
US8058116B2 (en) 2011-11-15
CN101901787B (zh) 2013-11-20
JP2010278412A (ja) 2010-12-09
CN101901787A (zh) 2010-12-01
US20100301325A1 (en) 2010-12-02

Similar Documents

Publication Publication Date Title
JP5193161B2 (ja) 酸化物薄膜トランジスタの製造方法
JP6262276B2 (ja) 酸化物薄膜トランジスタ及びその製造方法
US7981720B2 (en) Method of making thin film transistor with zinc oxide based semiconductor layer and zinc oxide based insulation layer
US8878181B2 (en) Oxide thin film transistor and method of fabricating the same
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
KR20110058076A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20110027472A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20110071641A (ko) 산화물 박막 트랜지스터의 제조방법
KR101375854B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101640812B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101545923B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101298611B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101616368B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR102039424B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101375853B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20110061419A (ko) 산화물 박막 트랜지스터의 제조방법
KR20120075110A (ko) 산화물 박막 트랜지스터의 제조방법
KR20140129818A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101487256B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20110070561A (ko) 비정질 산화물 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130201

R150 Certificate of patent or registration of utility model

Ref document number: 5193161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250