KR20140129818A - 산화물 박막 트랜지스터 및 그 제조방법 - Google Patents

산화물 박막 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR20140129818A
KR20140129818A KR20130048612A KR20130048612A KR20140129818A KR 20140129818 A KR20140129818 A KR 20140129818A KR 20130048612 A KR20130048612 A KR 20130048612A KR 20130048612 A KR20130048612 A KR 20130048612A KR 20140129818 A KR20140129818 A KR 20140129818A
Authority
KR
South Korea
Prior art keywords
active layer
thin film
film transistor
substrate
source
Prior art date
Application number
KR20130048612A
Other languages
English (en)
Other versions
KR102082660B1 (ko
Inventor
배종욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130048612A priority Critical patent/KR102082660B1/ko
Publication of KR20140129818A publication Critical patent/KR20140129818A/ko
Application granted granted Critical
Publication of KR102082660B1 publication Critical patent/KR102082660B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 산화물 박막 트랜지스터 및 그 제조방법은 비정질 아연 산화물(ZnO)계 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터에 있어, 액티브층 위에 금속 산화물(metal oxide)의 절연층을 얇은 두께로 형성하여 소오스/드레인전극과 함께 터널링 다이오드(tunneling diode) 특성을 구현함으로써 소오스/드레인전극의 패터닝에 의한 액티브층의 손상을 방지하는 동시에 공정을 단순화하는 것을 특징으로 한다.

Description

산화물 박막 트랜지스터 및 그 제조방법{OXIDE THIN FILM TRANSISTOR AND METHOD OF FABRICATING THE SAME}
본 발명은 산화물 박막 트랜지스터 및 그 제조방법에 관한 것으로, 보다 상세하게는 비정질 아연 산화물계 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
이하, 도 1을 참조하여 일반적인 액정표시장치에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 일반적인 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 다수의 화소영역(P)을 정의하는 다수의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
상기의 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
한편, 전술한 액정표시장치는 가볍고 전력소모가 작아 지금가지 가장 주목받는 디스플레이 소자이지만, 상기 액정표시장치는 발광소자가 아니라 수광소자이며 밝기, 명암비(contrast ratio) 및 시야각 등에 기술적 한계가 있기 때문에 이러한 단점을 극복할 수 있는 새로운 디스플레이 소자에 대한 개발이 활발하게 전개되고 있다.
새로운 평판표시장치 중 하나인 유기전계발광소자(Organic Light Emitting Diode; OLED)는 자체발광형이기 때문에 액정표시장치에 비해 시야각과 명암비 등이 우수하며 백라이트(backlight)가 필요하지 않기 때문에 경량 박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르다는 장점이 있으며, 특히 제조비용 측면에서도 유리한 장점을 가지고 있다.
최근 유기전계발광 디스플레이의 대면적화에 관한 연구가 활발하게 진행되고 있으며, 이를 달성하기 위하여 유기전계발광소자의 구동 트랜지스터로서 정전류 특성을 확보하여 안정된 작동 및 내구성이 확보된 트랜지스터 개발이 요구되고 있다.
전술한 액정표시장치에 사용되는 비정질 실리콘 박막 트랜지스터는 저온 공정에서 제작할 수 있지만 이동도(mobility)가 매우 작고 정전류 테스트(constant current bias) 조건을 만족하지 않는다. 반면에 다결정 실리콘 박막 트랜지스터는 높은 이동도와 만족스러운 정전류 테스트 조건을 가지는 반면에 균일한 특성 확보가 어려워 대면적화가 어렵고 고온 공정이 필요하다.
이에 산화물 반도체로 액티브층을 형성한 산화물 박막 트랜지스터를 개발하고 있는데, 이때 산화물 반도체를 기존의 바텀 게이트(bottom gate) 구조의 박막 트랜지스터에 적용하는 경우 소오스/드레인전극의 식각공정 중에 산화물 반도체가 손상을 받아 변성을 일으키는 문제가 있다.
도 2는 일반적인 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도이다.
도면에 도시된 바와 같이, 일반적인 산화물 박막 트랜지스터는 기판(10) 위에 게이트전극(21)과 게이트절연층(15)이 형성되고, 상기 게이트절연층(15) 위에 산화물 반도체로 이루어진 액티브층(24)이 형성되게 된다.
이후, 상기 액티브층(24) 위에 소오스/드레인전극(22, 23)이 형성되게 되는데, 이때 상기 소오스/드레인전극(22, 23)을 증착하고 식각하는 과정에서 그 하부의 액티브층(24)(특히, A부분의 백 채널(back channel) 영역)이 손상을 받아 변성이 되는 경우가 있다. 이에 따라 소자의 신뢰성에 문제점을 가지게 된다.
즉, 산화물 반도체로 이루어진 액티브층은 소오스/드레인전극 식각 시 습식식각에 대한 선택비가 없기 때문에 일반적으로 건식식각에 의해 이루어지며, 최근 선택비가 향상된 습식식각이 시도되고 있으나 균일도가 나빠 국부적인 식각으로 소자특성의 열화를 가져오고 있다.
또한, 습식식각을 이용하는 경우에는 에천트(etchant)에 취약한 산화물 반도체의 물성(物性)으로 인해 액티브층의 유실 혹은 손상을 초래하며, 건식식각을 이용하여 상기 소오스/드레인전극을 형성하는 경우에도 산화물 반도체의 백-스퍼터링(back-sputtering) 및 산소 결핍(oxygen deficiency)으로 인해 액티브층이 변성되게 된다.
특히, 산화물 반도체와의 접촉저항을 고려하여 몰리브덴(molybdenum; Mo) 계열의 금속을 소오스/드레인전극으로 적용할 경우에는 산성에 취약한 산화물 반도체와의 선택성 있는 에천트의 개발이 어려운 실정이다.
이와 같이 산화물 반도체의 환경 민감성 및 노출 시 후공정에 의한 열화가 심하므로 에치 스타퍼(etch stopper) 구조를 적용하여야 하는데, 이 경우 공정 및 마스크수의 증가로 양산성이 저하되는 단점이 있다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 비정질 아연 산화물계 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 공정의 추가 없이 소오스/드레인전극 패터닝 시 발생하는 액티브층의 손상을 방지하도록 한 산화물 박막 트랜지스터 및 그 제조방법을 제공하는데 있다.
기타, 본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터는 기판 위에 형성된 게이트전극; 상기 게이트전극이 형성된 기판 위에 형성된 게이트절연층; 상기 게이트절연층 위에 비정질 아연 산화물계 반도체로 이루어진 액티브층; 상기 액티브층이 형성된 기판 전면에 절연성의 금속 산화물(MxOy)로 이루어진 에치 스타퍼; 및 상기 에치 스타퍼가 형성된 기판 위에 형성된 소오스/드레인전극을 포함할 수 있다.
이때, 상기 액티브층은 a-IGZO 반도체로 이루어질 수 있다.
상기 에치 스타퍼는 20 ~ 200Å의 두께를 가져 상부의 소오스/드레인전극과 함께 터널링 다이오드(tunneling diode) 특성을 구현함으로써 그 하부의 액티브층과 상기 소오스/드레인전극 사이를 전기적으로 접속시킬 수 있다.
이때, 상기 M은 티타늄, 탄탈을 포함하는 금속이며, x/y는 0.1 ~ 5의 범위를 가질 수 있다.
이때, 상기 소오스/드레인전극은 단일 또는 이중층 이상의 금속으로 이루어지며, 낮은 비저항을 가지는 구리(copper; Cu), 금(aurum; Au), 몰리브덴(molybdenum; Mo)의 금속으로 이루어질 수 있다.
본 발명의 일 실시예에 따른 산화물 박막 트랜지스터의 제조방법은 기판 위에 게이트전극을 형성하는 단계; 상기 게이트전극이 형성된 기판 위에 게이트절연층을 형성하는 단계; 상기 게이트절연층 위에 비정질 아연 산화물계 반도체로 이루어진 액티브층을 형성하는 단계; 상기 액티브층이 형성된 기판 전면에 절연성의 금속 산화물(MxOy)로 이루어진 에치 스타퍼를 형성하는 단계; 및 상기 에치 스타퍼가 형성된 기판 위에 소오스/드레인전극을 형성하는 단계를 포함할 수 있다.
이때, 상기 액티브층은 a-IGZO 반도체로 형성할 수 있다.
상기 액티브층은 스퍼터링 중의 반응 가스 내의 산소 농도를 1 ~ 10%로 하여 형성할 수 있다.
상기 에치 스타퍼는 20 ~ 200Å의 두께로 형성하여 상부의 소오스/드레인전극과 함께 터널링 다이오드 특성을 구현함으로써 그 하부의 액티브층과 상기 소오스/드레인전극 사이를 전기적으로 접속시킬 수 있다.
이때, 상기 M은 티타늄, 탄탈을 포함하는 금속이며, x/y는 0.1 ~ 5의 범위를 가질 수 있다.
이때, 상기 금속 산화물은 상기 금속을 스퍼터링으로 증착한 후에 산화시켜 형성하며, 산화 방법은 열 또는 플라즈마 방법을 포함할 수 있다.
상기 액티브층이 형성된 기판 위에 에치 스타퍼를 형성하기 전에 산소 플라즈마 처리를 진행하여 상기 액티브층 표면에 잉여 산소를 공급하는 단계를 추가로 포함할 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터 및 그 제조방법은 비정질 아연 산화물계 반도체를 액티브층으로 사용함에 따라 균일도가 우수하여 대면적 디스플레이에 적용 가능한 효과를 제공한다.
또한, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터 및 그 제조방법은 액티브층 위에 금속 산화물(metal oxide)의 절연층을 얇은 두께로 형성하여 소오스/드레인전극과 함께 터널링 다이오드(tunneling diode) 특성을 구현함으로써 소오스/드레인전극의 패터닝 시 액티브층에 손상을 주지 않아 안정적이며 우수한 소자특성을 확보할 수 있는 효과를 제공한다.
또한, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터 및 그 제조방법은 에치 스타퍼를 패터닝하기 위한 마스크 공정이 제거됨에 따라 공정이 단순화되는 한편, 소자 사이즈를 줄일 수 있어 소자 성능이 향상되는 효과를 제공한다.
도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도.
도 2는 일반적인 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 3은 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 4는 터널링 다이오드의 개념을 설명하기 위한 에너지 다이어그램.
도 5는 터널링 다이오드의 전압-전류 특성을 예를 들어 나타내는 그래프.
도 6a 내지 도 6d는 상기 도 3에 도시된 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도.
도 7은 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
이하, 첨부한 도면을 참조하여 본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법의 바람직한 실시예를 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.
소자(element) 또는 층이 다른 소자 또는 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below, beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
도 3은 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도로써, 비정질 아연 산화물계 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터의 구조를 개략적으로 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 소정의 기판(110) 위에 형성된 게이트전극(121), 상기 게이트전극(121) 위에 형성된 게이트절연층(115a), 상기 게이트절연층(115a) 위에 비정질 아연 산화물계 반도체로 형성된 액티브층(124), 상기 액티브층(124)이 형성된 기판(110) 전면(全面)에 형성된 에치 스타퍼(115b) 및 상기 에치 스타퍼(115b) 위에 형성된 소오스/드레인전극(122, 123)으로 이루어져 있다.
이때, 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 비정질 아연 산화물계 반도체를 이용하여 액티브층(124)을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
상기 아연 산화물(ZnO)은 산소 함량에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 구현할 수 있는 물질로, 비정질 아연 산화물계 반도체 물질을 액티브층(124)으로 적용한 산화물 박막 트랜지스터는 액정표시장치와 유기전계발광 디스플레이를 포함하는 대면적 디스플레이에 적용될 수 있다.
또한, 최근 투명 전자회로에 엄청난 관심과 활동이 집중되고 있는데, 상기 비정질 아연 산화물계 반도체를 액티브층(124)으로 적용한 산화물 박막 트랜지스터는 높은 이동도를 가지는 한편 저온에서 제작이 가능함에 따라 상기 투명 전자회로에 사용될 수 있는 장점이 있다.
특히, 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 상기 ZnO에 인듐(indium; In)과 갈륨(gallium; Ga)과 같은 중금속이 함유된 a-IGZO 반도체로 액티브층(124)을 형성하는 것을 특징으로 한다.
상기 a-IGZO 반도체는 가시광선을 통과시킬 수 있어 투명하며, 또한 상기 a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 1 ~ 100cm2/Vs의 이동도를 가져 비정질 실리콘 박막 트랜지스터에 비해 높은 이동도 특성을 나타낸다.
또한, 상기 a-IGZO 반도체는 넓은 밴드 갭을 가져 높은 색순도를 갖는 UV 발광 다이오드(Light Emitting Diode; LED), 백색 LED와 그밖에 다른 부품들을 제작할 수 있으며, 저온에서 공정이 가능하여 가볍고 유연한 제품을 생산할 수 있는 특징을 가지고 있다.
더욱이 상기 a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터와 비슷한 균일한 특성을 나타냄에 따라 부품 구조도 비정질 실리콘 박막 트랜지스터처럼 간단하며, 대면적 디스플레이에 적용할 수 있는 장점을 가지고 있다.
이와 같은 특징을 가진 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 스퍼터링 중의 반응 가스 내의 산소 농도를 조절함으로써 액티브층(124)의 캐리어 농도를 조절할 수 있어 박막 트랜지스터의 소자특성을 조절할 수 있는 것을 특징으로 한다. 일 예로 상기 액티브층(124)은 산소 농도 1 ~ 10%의 조건하에서 증착된 a-IGZO 반도체로 형성할 수 있다.
또한, 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 전술한 소오스/드레인전극(122, 123) 패터닝 시 발생하는 상기 비정질 아연 산화물계 반도체, 즉 액티브층(124)의 손상을 방지하기 위해 상기 액티브층(124) 위에 절연성의 금속 산화물(MxOy; metal oxide)로 이루어진 에치 스타퍼(115b)가 기판(110) 전면에 형성되어 있는 것을 특징으로 한다. 즉, 상기 소오스/드레인전극(122, 123) 패터닝 시 상기 에치 스타퍼(115b)가 그 하부의 액티브층(124)을 에천트로부터 보호해주는 역할을 하는 한편, 기존의 에치 스타퍼 구조 대비하여 작은 소자 구현이 가능하여 성능의 향상을 기대할 수 있다. 또한, 상기 에치 스타퍼(115b)의 형성에 마스크공정이 필요하지 않아 공정이 단순해지는 효과를 제공한다.
여기서, 상기 금속 산화물의 에치 스타퍼(115b)는 절연성을 가지나, 200Å 이하의 얇은 두께로 형성하여 상부의 소오스/드레인전극(122, 123)과 함께 터널링 다이오드(tunneling diode) 특성을 구현함으로써 그 하부의 액티브층(124)과 상기 소오스/드레인전극(122, 123) 사이를 전기적으로 접속시킬 수 있게 된다.
상기 M은 티타늄(titanium; Ti), 탄탈(tantalum; Ta)을 포함하는 금속이며, x/y는 0.1 ~ 5의 범위를 가질 수 있다. 상기 금속 산화물은 이러한 금속을 스퍼터링으로 증착한 후에 산화시켜 형성할 수 있는데, 산화 방법은 열 또는 플라즈마 방법을 포함한다.
도 4는 터널링 다이오드의 개념을 설명하기 위한 에너지 다이어그램(energy diagram)이며, 도 5는 터널링 다이오드의 전압-전류 특성을 예를 들어 나타내는 그래프이다.
터널링 다이오드는 두 개의 전도성 전극들 사이에 절연성 유전체가 삽입되며, 이 유전체는 전자에 대한 장벽 레벨(barrier level)을 가지는 장벽을 형성하고, 또한 이 유전체는 전자들이 임계전압보다 훨씬 큰 전압에서 한 전극으로부터 다른 전극으로 장벽을 통해 터널링 할 수 있는 두께를 가지게 된다.
상기 전극은 금속과 같은 도전물질, 또는 높은 캐리어 농도(high carrier concentration)를 가진 반도체, 단결정이나 전도성 산화물로 이루어질 수 있다.
이때, 일 예로 상기 도 4를 참조하면, 제 1 전극(120)은 F1의 페르미 에너지 준위(Fermi energy level)와 WF1의 일 함수(work function)를 가진 제 1 도전물질로 이루어지며, 제 2 전극(140)은 F2의 페르미 에너지 준위와 WF2의 일 함수를 가진 제 2 도전물질로 이루어질 수 있다.
이때, 상기 제 1 전극(120)은 최고준위 가전자대 에너지(highest valence band energy)(VB)(또는, 최고준위 점유 분자궤도(Highest Occupied Molecular Orbital; HOMO))와 최저준위 전도대 에너지(lowest conduction band energy)(CB)(또는, 최저준위 비점유 분자궤도(Lowest Unoccupied Molecular Orbital; LUMO)를 가진 절연성 유전체(130)와 접촉한다. 상기 제 2 전극(140)은 상기 절연성 유전체(130)와는 접촉하나 상기 제 1 전극과(120)는 접촉하지 않는다.
상기 제 2 전극(140)의 제 2 도전물질은 상기 제 1 전극(120)의 제 1 도전물질보다 더 큰 일 함수를 가진 물질로 선택될 수 있다.
이때, 에너지 장벽 △1은 상기 절연성 유전체(130)의 LUMO와 제 1 도전물질의 페르미 에너지 준위(WF1) 차이에 의해 결정되며, 에너지 장벽 △2는 상기 절연성 유전체(130)의 LUMO와 제 2 도전물질의 페르미 에너지 준위(WF2) 차이에 의해 결정된다.
상기 도 5를 참조하면, 이러한 터널링 다이오드는 I0의 전류 값에 대하여 V0의 전압(순방향 임계전압)을 나타내는 순방향 특성을 가진다.
즉, 상기 터널링 다이오드는 2단자 동작 특성을 가지며, 또한 순방향 임계전압(V0)과 동일 극성이며, 절대 값이 순방향 임계전압(V0)의 절대 값 이상인 제 1 전압이 2단 사이에 인가되면, 저저항 상태가 되어 터널링 다이오드를 흐르게 하는 전류는 급증한다. 또한, 순방향 임계전압(V0)과 동일 극성으로서 절대 값이 순방향 임계전압(V0)의 절대 값 미만인 제 2 전압, 또는 순방향 임계전압(V0)과 역 극성의 전압이 2단 간에 인가되면, 고저항 상태로 되는 특성을 가진다.
한편, 상기 소오스/드레인전극(122, 123)은 단일 또는 이중층 이상의 금속으로 형성할 수 있으며, 에치 스타퍼(115b) 위에 형성됨에 따라 기존의 비정질 아연 산화물계 반도체와의 접촉저항에 의해 제한적이던 금속 종류의 다양성을 확보할 수 있게 되는데, 일 예로 상기 소오스/드레인전극(122, 123)은 상기 비정질 아연 산화물계 반도체와의 접촉저항에 상관없이 낮은 비저항을 가지는 구리(copper; Cu), 금(aurum; Au), 몰리브덴(molybdenum; Mo) 등의 금속으로 형성할 수 있다.
또한, 상기 소오스/드레인전극(122, 123)이 절연성의 에치 스타퍼(115b) 위에 형성됨에 따라 대면적 및 균일도에 적합한 습식식각을 이용할 수 있으며, 이중층 이상의 금속으로 상기 소오스/드레인전극(122, 123)을 형성할 경우 하부 층의 적절한 선택은 접촉저항의 최소화를 가져올 수 있다.
이하, 이와 같이 구성되는 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터의 제조방법을 도면을 참조하여 상세히 설명한다.
도 6a 내지 도 6d는 도 3에 도시된 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도이다.
도 6a에 도시된 바와 같이, 투명한 절연물질로 이루어진 기판(110) 위에 소정의 게이트전극(121)을 형성한다.
이때, 본 발명의 산화물 박막 트랜지스터에 적용되는 비정질 아연 산화물계 복합 반도체는 저온 증착이 가능하여, 플라스틱 기판, 소다라임 글라스 등의 저온 공정에 적용이 가능한 기판을 사용할 수 있다. 또한, 비정질 특성을 나타냄으로 인해 대면적 디스플레이용 기판의 사용이 가능하다.
상기 게이트전극(121)은 제 1 도전막을 상기 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항의 불투명한 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
다음으로, 도 6b에 도시된 바와 같이, 상기 게이트전극(121)이 형성된 기판(110) 전면(全面)에 실리콘질화막(SiNx), 실리콘산화막(SiO2)과 같은 무기절연층 또는 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 이루어진 게이트절연층(115a)을 형성한다.
그리고, 상기 게이트절연층(115a)이 형성된 기판(110) 전면에 비정질 아연 산화물계 반도체를 증착하여 소정의 비정질 아연 산화물계 반도체층을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 게이트전극(121) 상부에 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층(124)을 형성한다.
이때, 상기 비정질 아연 산화물계 복합 반도체, 특히 a-IGZO 반도체는 갈륨산화물(Ga2O3), 인듐산화물(In2O3) 및 아연산화물(ZnO)의 복합체 타겟을 이용하여 스퍼터링(sputtering) 방법에 의해 형성될 수 있으며, 이 이외에도 화학기상증착이나 원자증착(Atomic Layer Deposition; ALD) 등의 화학적 증착방법을 이용하는 것도 가능하다.
또한, 상기 a-IGZO 반도체는 갈륨, 인듐 및 아연의 원자비가 각각 1:1:1, 2:2:1, 3:2:1, 4:2:1 등의 복합 산화물 타겟을 사용하여 비정질 아연 산화물계 반도체층을 형성할 수 있다.
여기서, 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 상기 비정질 아연 산화물계 반도체층을 형성하기 위한 스퍼터링 중의 반응 가스 내의 산소 농도를 조절함으로써 액티브층(124)의 캐리어 농도를 조절할 수 있는데, 이때 산소 농도 1 ~ 10% 조건에서 균일한 소자특성의 확보가 가능하다.
그리고, 도 6c에 도시된 바와 같이, 상기 액티브층(124)이 형성된 기판(110) 전면(全面)에 절연성의 금속 산화물(MxOy)로 이루어진 에치 스타퍼(115b)를 20 ~ 200Å의 두께로 형성한다.
이때, 전술한 바와 같이 상기 M은 티타늄, 탄탈을 포함하는 금속이며, x/y는 0.1 ~ 5의 범위를 가질 수 있다. 상기 금속 산화물은 이러한 금속을 스퍼터링으로 증착한 후에 산화시켜 형성할 수 있는데, 산화 방법은 열 또는 플라즈마 방법을 포함한다.
이때, 상기 액티브층(124)이 형성된 기판(110) 위에 상기 에치 스타퍼(115b)를 형성하기 전에 산소 플라즈마 처리와 같은 소정의 표면처리를 진행할 수 있는데, 이는 상기 액티브층(124) 표면에 잉여 산소를 공급하기 위함이다.
다음으로, 상기 도 6d에 도시된 바와 같이, 상기 에치 스타퍼(115b)가 형성된 기판(110) 전면에 제 2 도전막을 형성한다.
이때, 상기 제 2 도전막은 절연성의 에치 스타퍼(115b) 위에 형성됨에 따라 상기 비정질 아연 산화물계 반도체와의 접촉저항에 상관없이 낮은 비저항을 가지는 구리, 금, 몰리브덴 등의 금속을 사용할 수 있다.
또한, 상기 제 2 도전막이 절연성의 에치 스타퍼(115b) 위에 형성됨에 따라 대면적 및 균일도에 적합한 습식식각을 이용할 수 있으며, 이중층 이상의 금속으로 소오스/드레인전극을 형성할 경우 하부 층의 적절한 선택은 접촉저항의 최소화를 가져올 수 있다.
이후, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 제 2 도전막을 선택적으로 패터닝함으로써 상기 에치 스타퍼(115b) 위에 상기 제 2 도전막으로 이루어진 소오스/드레인전극(122, 123)을 형성하게 된다.
이때, 상기 제 2 도전막의 식각은 대면적 및 균일도에 적합한 습식식각을 이용하게 된다.
한편, 전술한 바와 같이 상기 소오스/드레인전극은 이중층 이상의 금속으로 형성할 수 있으며, 이 경우 하부 층의 적절한 선택은 접촉저항의 최소화를 가져올 수 있는데, 이를 다음의 본 발명의 제 2 실시예를 통해 상세히 설명한다.
도 7은 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도로써, 소오스/드레인전극이 이중층의 구조를 가지는 것을 제외하고는 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터와 실질적으로 동일한 구성요소로 이루어져 있다.
도면에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 소정의 기판(210) 위에 형성된 게이트전극(221), 상기 게이트전극(221) 위에 형성된 게이트절연층(215a), 상기 게이트절연층(215a) 위에 비정질 아연 산화물계 반도체로 형성된 액티브층(224), 상기 액티브층(224)이 형성된 기판(210) 전면에 형성된 에치 스타퍼(215b) 및 상기 에치 스타퍼(215b) 위에 형성된 소오스/드레인전극(122, 123)으로 이루어져 있다.
이때, 상기 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 전술한 제 1 실시예에 따른 산화물 박막 트랜지스터와 동일하게 비정질 아연 산화물계 반도체를 이용하여 액티브층(224)을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
특히, 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 상기 ZnO에 인듐과 갈륨과 같은 중금속이 함유된 a-IGZO 반도체로 액티브층(224)을 형성하는 것을 특징으로 한다.
또한, 상기 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 스퍼터링 중의 반응 가스 내의 산소 농도를 조절함으로써 액티브층(224)의 캐리어 농도를 조절할 수 있어 박막 트랜지스터의 소자특성을 조절할 수 있는 것을 특징으로 한다. 일 예로 상기 액티브층(224)은 산소 농도 1 ~ 10%의 조건하에서 증착된 a-IGZO 반도체로 형성할 수 있다.
또한, 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 전술한 소오스/드레인전극(222, 223) 패터닝 시 발생하는 상기 비정질 아연 산화물계 반도체, 즉 액티브층(224)의 손상을 방지하는 한편 상기 에치 스타퍼(215b)와 소오스/드레인전극(222, 223) 사이의 접촉저항을 최소화하기 위해 상기 소오스/드레인전극(222, 223)을 이중층 구조로 형성하게 된다. 즉, 상기 소오스/드레인전극(222, 223) 패터닝 시 상기 에치 스타퍼(215b)가 그 하부의 액티브층(224)을 에천트로부터 보호해주는 역할을 하는 한편, 기존의 에치 스타퍼 구조 대비하여 작은 소자 구현이 가능하여 성능의 향상을 기대할 수 있다. 또한, 상기 에치 스타퍼(215b)의 형성에 마스크공정이 필요하지 않아 공정이 단순해지는 효과를 제공한다.
또한, 상기 소오스/드레인전극(222, 223)은 상부 층에 형성되어 상기 에치 스타퍼(215b)와의 접촉저항에 상관없이 낮은 비저항을 가지는 구리, 금, 몰리브덴 등의 금속으로 이루어진 제 2 소오스/드레인전극(222b, 223b) 및 상기 에치 스타퍼(215b)와 접촉하는 하부 층에 형성되어 상기 에치 스타퍼(215b)에 대해서 낮은 접촉저항을 가지는 티타늄, 몰리브덴 티타늄과 같은 티타늄 합금, 몰리브덴 등의 금속으로 이루어진 제 1 소오스/드레인전극(222a, 223a)으로 이루어질 수 있다.
전술한 바와 같이 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
또한, 본 발명은 높은 이동도를 가지는 한편 저온에서 공정이 가능한 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용함에 따라 투명 전자회로나 플렉서블(flexible) 디스플레이에 사용될 수 있는 장점이 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
110,210 : 어레이 기판 115a,215a : 게이트절연층
115a,215b : 에치 스타퍼 121,221 : 게이트전극
122,222,222a,222b : 소오스전극 123,223,223a,223b : 드레인전극
124,224 : 액티브층

Claims (12)

  1. 기판 위에 게이트전극을 형성하는 단계;
    상기 게이트전극이 형성된 기판 위에 게이트절연층을 형성하는 단계;
    상기 게이트절연층 위에 비정질 아연 산화물계 반도체로 이루어진 액티브층을 형성하는 단계;
    상기 액티브층이 형성된 기판 전면(全面)에 절연성의 금속 산화물(MxOy)로 이루어진 에치 스타퍼를 형성하는 단계; 및
    상기 에치 스타퍼가 형성된 기판 위에 소오스/드레인전극을 형성하는 단계를 포함하는 산화물 박막 트랜지스터의 제조방법.
  2. 제 1 항에 있어서, 상기 액티브층은 a-IGZO 반도체로 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  3. 제 1 항에 있어서, 상기 액티브층은 스퍼터링 중의 반응 가스 내의 산소 농도를 1 ~ 10%로 하여 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  4. 제 1 항에 있어서, 상기 에치 스타퍼는 20 ~ 200Å의 두께로 형성하여 상부의 소오스/드레인전극과 함께 터널링 다이오드(tunneling diode) 특성을 구현함으로써 그 하부의 액티브층과 상기 소오스/드레인전극 사이를 전기적으로 접속시키는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  5. 제 4 항에 있어서, 상기 M은 티타늄, 탄탈을 포함하는 금속이며, x/y는 0.1 ~ 5의 범위를 가지는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  6. 제 5 항에 있어서, 상기 금속 산화물은 상기 금속을 스퍼터링으로 증착한 후에 산화시켜 형성하며, 산화 방법은 열 또는 플라즈마 방법을 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  7. 제 1 항에 있어서, 상기 액티브층이 형성된 기판 위에 에치 스타퍼를 형성하기 전에 산소 플라즈마 처리를 진행하여 상기 액티브층 표면에 잉여 산소를 공급하는 단계를 추가로 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  8. 기판 위에 형성된 게이트전극;
    상기 게이트전극이 형성된 기판 위에 형성된 게이트절연층;
    상기 게이트절연층 위에 비정질 아연 산화물계 반도체로 이루어진 액티브층;
    상기 액티브층이 형성된 기판 전면에 절연성의 금속 산화물(MxOy)로 이루어진 에치 스타퍼; 및
    상기 에치 스타퍼가 형성된 기판 위에 형성된 소오스/드레인전극을 포함하는 산화물 박막 트랜지스터.
  9. 제 8 항에 있어서, 상기 액티브층은 a-IGZO 반도체로 이루어진 것을 특징으로 하는 산화물 박막 트랜지스터.
  10. 제 8 항에 있어서, 상기 에치 스타퍼는 20 ~ 200Å의 두께를 가져 상부의 소오스/드레인전극과 함께 터널링 다이오드 특성을 구현함으로써 그 하부의 액티브층과 상기 소오스/드레인전극 사이를 전기적으로 접속시키는 것을 특징으로 하는 산화물 박막 트랜지스터.
  11. 제 10 항에 있어서, 상기 M은 티타늄, 탄탈을 포함하는 금속이며, x/y는 0.1 ~ 5의 범위를 가지는 것을 특징으로 하는 산화물 박막 트랜지스터.
  12. 제 11 항에 있어서, 상기 소오스/드레인전극은 단일 또는 이중층 이상의 금속으로 이루어지며, 낮은 비저항을 가지는 구리(copper; Cu), 금(aurum; Au), 몰리브덴(molybdenum; Mo)의 금속으로 이루어진 것을 특징으로 하는 산화물 박막 트랜지스터.
KR1020130048612A 2013-04-30 2013-04-30 산화물 박막 트랜지스터 KR102082660B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130048612A KR102082660B1 (ko) 2013-04-30 2013-04-30 산화물 박막 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130048612A KR102082660B1 (ko) 2013-04-30 2013-04-30 산화물 박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR20140129818A true KR20140129818A (ko) 2014-11-07
KR102082660B1 KR102082660B1 (ko) 2020-02-28

Family

ID=52454999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130048612A KR102082660B1 (ko) 2013-04-30 2013-04-30 산화물 박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR102082660B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210022851A (ko) * 2019-08-21 2021-03-04 충북대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 이의 제조방법
KR20210089452A (ko) * 2020-01-08 2021-07-16 충북대학교 산학협력단 박막 트랜지스터 광 센서 및 이의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100040603A (ko) * 2008-10-10 2010-04-20 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR20110028393A (ko) * 2008-08-29 2011-03-17 가부시키가이샤 아루박 전계 효과형 트랜지스터의 제조 방법 및 제조 장치
KR20110105542A (ko) * 2010-03-19 2011-09-27 주성엔지니어링(주) 박막 트랜지스터 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110028393A (ko) * 2008-08-29 2011-03-17 가부시키가이샤 아루박 전계 효과형 트랜지스터의 제조 방법 및 제조 장치
KR20100040603A (ko) * 2008-10-10 2010-04-20 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR20110105542A (ko) * 2010-03-19 2011-09-27 주성엔지니어링(주) 박막 트랜지스터 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210022851A (ko) * 2019-08-21 2021-03-04 충북대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 이의 제조방법
KR20210089452A (ko) * 2020-01-08 2021-07-16 충북대학교 산학협력단 박막 트랜지스터 광 센서 및 이의 제조방법

Also Published As

Publication number Publication date
KR102082660B1 (ko) 2020-02-28

Similar Documents

Publication Publication Date Title
US10256344B2 (en) Oxide thin film transistor and method of fabricating the same
KR101218090B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101578694B1 (ko) 산화물 박막 트랜지스터의 제조방법
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
KR101622733B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101697586B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101375854B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101697588B1 (ko) 액정표시장치 및 그 제조방법
KR101640812B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101622182B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101545923B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101298611B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101605723B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101616368B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101375853B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR102082660B1 (ko) 산화물 박막 트랜지스터
KR20110073038A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101487256B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20110070561A (ko) 비정질 산화물 박막 트랜지스터 및 그 제조방법
KR20110070562A (ko) 비정질 산화물 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant