KR20100128149A - 산화물 박막 트랜지스터 및 그 제조방법 - Google Patents

산화물 박막 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR20100128149A
KR20100128149A KR1020090046619A KR20090046619A KR20100128149A KR 20100128149 A KR20100128149 A KR 20100128149A KR 1020090046619 A KR1020090046619 A KR 1020090046619A KR 20090046619 A KR20090046619 A KR 20090046619A KR 20100128149 A KR20100128149 A KR 20100128149A
Authority
KR
South Korea
Prior art keywords
active layer
source
thin film
film transistor
oxide thin
Prior art date
Application number
KR1020090046619A
Other languages
English (en)
Other versions
KR101218090B1 (ko
Inventor
배종욱
서현식
김용엽
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090046619A priority Critical patent/KR101218090B1/ko
Priority to CN2009102070900A priority patent/CN101901787B/zh
Priority to JP2009256955A priority patent/JP5193161B2/ja
Priority to US12/618,073 priority patent/US8058116B2/en
Publication of KR20100128149A publication Critical patent/KR20100128149A/ko
Priority to US13/243,584 priority patent/US8558225B2/en
Application granted granted Critical
Publication of KR101218090B1 publication Critical patent/KR101218090B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 산화물 박막 트랜지스터 및 그 제조방법은 비정질 아연 산화물(ZnO)계 반도체를 액티브층으로 사용한 바텀 게이트(bottom gate) 구조의 박막 트랜지스터에 있어서, 산화물 반도체로 이루어진 1차 반도체층을 형성한 다음 소오스/드레인전극의 습식식각을 통해 테이퍼(taper)를 가지도록 1차 액티브층을 형성하게 된다. 그리고, 그 위에 산화물 반도체로 이루어진 2차 액티브층을 형성하여 테이퍼를 가진 1차 액티브층과 콘택(contact)되도록 함으로써 소자의 열화 및 균일도 저하를 방지하기 위한 것으로, 기판 위에 게이트전극을 형성하는 단계; 상기 기판 위에 게이트절연막을 형성하는 단계; 상기 게이트절연막 위에 채널영역의 측면으로 테이퍼를 가진 1차 액티브층을 형성하며, 그 위에 소오스/드레인전극을 형성하는 단계; 및 상기 소오스/드레인전극 상부에 비정질 아연 산화물계 반도체로 이루어지며, 상기 1차 액티브층의 테이퍼와 콘택되는 2차 액티브층을 형성하는 단계를 포함하며, 상기 1차 액티브층은 소오스/드레인전극의 습식식각 동안 낮은 선택 비에 의해 식각 되면서 그 측면에 테이퍼가 발생하는 것을 특징으로 한다.
산화물 박막 트랜지스터, 1차 액티브층, 2차 액티브층, 소오스/드레인전극

Description

산화물 박막 트랜지스터 및 그 제조방법{OXIDE THIN FILM TRANSISTOR AND METHOD OF FABRICATING THE SAME}
본 발명은 산화물 박막 트랜지스터 및 그 제조방법에 관한 것으로, 보다 상세하게는 비정질 아연 산화물계 반도체를 액티브층으로 사용한 바텀 게이트 구조의 산화물 박막 트랜지스터 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
상기의 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성 된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
한편, 전술한 액정표시장치는 가볍고 전력소모가 작아 지금가지 가장 주목받는 디스플레이 소자이지만, 상기 액정표시장치는 발광소자가 아니라 수광소자이며 밝기, 명암비(contrast ratio) 및 시야각 등에 기술적 한계가 있기 때문에 이러한 단점을 극복할 수 있는 새로운 디스플레이 소자에 대한 개발이 활발하게 전개되고 있다.
새로운 평판표시장치 중 하나인 유기전계발광소자(Organic Light Emitting Diode; OLED)는 자체발광형이기 때문에 액정표시장치에 비해 시야각과 명암비 등이 우수하며 백라이트(backlight)가 필요하지 않기 때문에 경량 박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르다는 장점이 있으며, 특히 제조비용 측면에서도 유리한 장점을 가지고 있다.
최근 유기전계발광 디스플레이의 대면적화에 관한 연구가 활발하게 진행되고 있으며, 이를 달성하기 위하여 유기전계발광소자의 구동 트랜지스터로서 정전류 특성을 확보하여 안정된 작동 및 내구성이 확보된 트랜지스터 개발이 요구되고 있다.
전술한 액정표시장치에 사용되는 비정질 실리콘 박막 트랜지스터는 저온 공정에서 제작할 수 있지만 이동도(mobility)가 매우 작고 정전류 테스트(constant current bias) 조건을 만족하지 않는다. 반면에 다결정 실리콘 박막 트랜지스터는 높은 이동도와 만족스러운 정전류 테스트 조건을 가지는 반면에 균일한 특성 확보 가 어려워 대면적화가 어렵고 고온 공정이 필요하다.
이에 산화물 반도체로 액티브층을 형성한 산화물 반도체 박막 트랜지스터를 개발하고 있는데, 이때 산화물 반도체를 기존의 바텀 게이트(bottom gate) 구조의 박막 트랜지스터에 적용하는 경우 소오스/드레인전극의 식각공정 중에 산화물 반도체가 손상을 받아 변성을 일으키는 문제가 있다.
도 2는 일반적인 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도이다.
도면에 도시된 바와 같이, 바텀 게이트 구조의 산화물 박막 트랜지스터는 기판(10) 위에 게이트전극(21)과 게이트절연막(15)이 형성되고, 상기 게이트절연막(15) 위에 산화물 반도체로 이루어진 액티브층(24)이 형성되게 된다.
이후, 상기 액티브층(24) 위에 소오스/드레인전극(22, 23)이 형성되게 되는데, 이때 상기 소오스/드레인전극(22, 23)을 증착하고 식각하는 과정에서 그 하부의 액티브층(24)(특히, A부분)이 손상을 받아 변성이 되는 경우가 있다. 이에 따라 소자의 신뢰성에 문제점을 가지게 된다.
즉, 소오스/드레인전극용 금속은 산화물 반도체와의 콘택저항을 고려하여 몰리브덴 계열의 금속으로 제한되게 되는데, 소오스/드레인전극을 습식식각으로 형성하는 경우에는 에천트(etchant)에 취약한 산화물 반도체의 물성(物性)으로 인해 액티브층의 유실 혹은 손상을 초래하며, 상기 소오스/드레인전극을 건식식각으로 형성하는 경우에도 산화물 반도체의 백-스퍼터링(back-sputtering) 및 산소 결핍(oxygen deficiency)으로 인해 액티브층이 변성되게 된다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 비정질 아연 산화물계 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 소오스/드레인전극 식각시 발생하는 상기 비정질 아연 산화물계 반도체의 변성을 방지하도록 한 산화물 박막 트랜지스터 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 산화물 박막 트랜지스터는 기판 위에 형성된 게이트전극; 상기 게이트전극 위에 형성된 게이트절연막; 상기 게이트절연막 위에 형성되며, 채널영역의 측면으로 테이퍼를 가진 1차 액티브층; 상기 1차 액티브층 위에 형성된 소오스/드레인전극; 및 상기 소오스/드레인전극 상부에 형성되며, 비정질 아연 산화물계 반도체로 이루어진 2차 액티브층을 포함하며, 상기 2차 액티브층은 상기 1차 액티브층의 테이퍼와 콘택 됨으로써 상기 소오스/드레인전극의 단차에 의한 2차 액티브층의 단선을 방지하는 것을 특징으로 한다.
본 발명의 산화물 박막 트랜지스터의 제조방법은 기판 위에 게이트전극을 형성하는 단계; 상기 기판 위에 게이트절연막을 형성하는 단계; 상기 게이트절연막 위에 채널영역의 측면으로 테이퍼를 가진 1차 액티브층을 형성하며, 그 위에 소오스/드레인전극을 형성하는 단계; 및 상기 소오스/드레인전극 상부에 비정질 아연 산화물계 반도체로 이루어지며, 상기 1차 액티브층의 테이퍼와 콘택되는 2차 액티브층을 형성하는 단계를 포함하며, 상기 1차 액티브층은 소오스/드레인전극의 습식식각 동안 낮은 선택 비에 의해 식각 되면서 그 측면에 테이퍼가 발생하는 것을 특징으로 한다.
상술한 바와 같이, 본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법은 비정질 아연 산화물계 반도체를 액티브층으로 사용함에 따라 균일도가 우수하여 대면적 디스플레이에 적용 가능한 효과를 제공한다.
특히, 본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법은 산화물 반도체로 이루어진 1차 반도체층을 형성한 다음 소오스/드레인전극의 습식식각을 통해 테이퍼를 가지도록 1차 액티브층을 형성하고, 그 위에 산화물 반도체로 이루어진 채널용 2차 액티브층을 형성함으로써 상기 소오스/드레인전극 식각시 발생하는 산화물 반도체의 변성 및 균일도 저하를 방지할 수 있게 된다. 이때, 본 발명에 따른 상기 2차 액티브층은 테이퍼를 가진 1차 액티브층과 콘택되는 한편, 이중층의 소오스/드레인전극을 적용함으로써 오믹접촉 특성을 향상시킬 수 있어 우수한 소자특성을 확보할 수 있는 효과를 제공한다.
또한, 본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법은 에치 스타퍼를 사용하는 방식에 대비하여 공정을 단순화할 수 있는 효과를 제공한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도로써, 비정질 아연 산화물계 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터의 구조를 개략적으로 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 소정의 기판(110) 위에 형성된 게이트전극(121), 상기 게이트전극(121) 위에 형성된 게이트절연막(115), 상기 게이트절연막(115) 위에 형성된 1차 액티브층(124a)과 소오스/드레인전극(122, 123) 및 비정질 아연 산화물계 반도체로 형성되어 상기 소오스/드레인전극(122, 123)과 전기적으로 접속하는 2차 액티브층(124b)으로 이루어져 있다.
이때, 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 비정질 아연 산화물계 반도체를 이용하여 채널용 2차 액티브층(124b)을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
상기 아연 산화물(ZnO)은 산소 함량에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 구현할 수 있는 물질로, 비정질 아연 산화물계 반도체 물질을 2차 액티브층(124b)으로 적용한 산화물 박막 트랜지스터는 액정표시장치와 유기전계발광 디스플레이를 포함하는 대면적 디스플레이에 적용될 수 있다.
또한, 최근 투명 전자회로에 엄청난 관심과 활동이 집중되고 있는데, 상기 비정질 아연 산화물계 반도체 물질을 2차 액티브층(124b)으로 적용한 산화물 박막 트랜지스터는 높은 이동도를 가지는 한편 저온에서 제작이 가능함에 따라 상기 투명 전자회로에 사용될 수 있는 장점이 있다.
특히, 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 상기 ZnO에 인듐(indium; In)과 갈륨(gallium; Ga)과 같은 중금속이 함유된 a-IGZO 반도체로 2차 액티브층(124b)을 형성하는 것을 특징으로 한다.
상기 a-IGZO 반도체는 가시광선을 통과시킬 수 있어 투명하며, 또한 상기 a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 1~100cm2/Vs의 이동도를 가져 비정질 실리콘 박막 트랜지스터에 비해 높은 이동도 특성을 나타낸다.
또한, 상기 a-IGZO 반도체는 넓은 밴드 갭을 가져 높은 색 순도를 갖는 UV 발광 다이오드(Light Emitting Diode; LED), 백색 LED와 그밖에 다른 부품들을 제작할 수 있으며, 저온에서 공정이 가능하여 가볍고 유연한 제품을 생산할 수 있는 특징을 가지고 있다.
더욱이 상기 a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터와 비슷한 균일한 특성을 나타냄에 따라 부품 구조도 비정질 실리콘 박막 트랜지스터처럼 간단하며, 대면적 디스플레이에 적용할 수 있는 장점을 가지고 있다.
이와 같은 특징을 가진 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트 랜지스터는 스퍼터링 중의 반응 가스 내의 산소 농도를 조절함으로써 2차 액티브층(124b)의 캐리어 농도를 조절할 수 있어 박막 트랜지스터의 소자특성을 조절할 수 있는 것을 특징으로 한다.
이때, 상기 본 발명의 제 1 실시예에 따른 1차 액티브층(124a)은 그 상부의 2차 액티브층(124b)과 동일하게 a-IGZO 반도체를 포함하는 비정질 아연 산화물계 반도체로 이루어질 수 있으며, 산화물 반도체로 이루어진 1차 반도체층을 형성한 다음 소오스/드레인전극(122, 123)의 습식식각을 진행함에 따라 산화물 반도체의 낮은 선택 비에 의해 식각 되면서 채널영역의 측면으로 소정의 테이퍼를 가지는 것을 특징으로 한다. 이때, 상기 1차 액티브층(124a)의 측면에 형성된 테이퍼는 그 상부의 2차 액티브층(124b)과 콘택되는 콘택영역으로 작용함에 따라 소오스/드레인전극(122, 123)의 단차에 의한 2차 액티브층(124b)의 단선을 방지하게 된다.
또한, 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 소오스/드레인전극(122, 123)을 형성한 후에 a-IGZO 산화물 반도체를 증착하여 채널용 2차 액티브층(124b)을 형성함으로써 전술한 소오스/드레인전극(122, 123) 식각시 발생하는 산화물 반도체의 변성문제를 근본적으로 해결할 수 있게 된다.
즉, 산화물 반도체는 소자 제작 중의 공정, 즉 소오스/드레인전극의 건식식각과 같은 공정에 노출됨에 따라 그 특성이 변성되어 소자의 열화 또는 균일도의 저하가 발생한다. 이와 같은 문제를 해결하기 위해서 본 발명은 소오스/드레인전극(122, 123)을 형성한 후, 그 위에 채널로 사용되는 2차 액티브층(124b)을 형성하는 구조를 적용하게 된다. 이와 같은 구조는 소오스/드레인전극(122, 123)의 단차 에 의해서 2차 액티브층(124b)의 단선 및 콘택 등이 문제가 되어 실효성이 낮은 단점을 가지고 있으나, 본 발명은 산화물 반도체로 이루어진 1차 반도체층을 형성한 다음 소오스/드레인전극(122, 123)의 습식식각을 통해 테이퍼를 가지도록 1차 액티브층(124a)을 형성하여 2차 액티브층(124b)과의 콘택영역을 확보함으로써 상기의 단점을 개선하게 된다.
한편, 소오스/드레인전극의 식각공정을 제한 없이 자유롭게 적용할 수 있고 산화물 반도체와 소오스/드레인전극 사이의 오믹접촉 특성을 향상시키기 위해 상기 소오스/드레인전극을 이중층으로 형성할 수 있는데, 이를 다음의 본 발명의 제 2 실시예를 통해 상세히 설명한다.
도 4는 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도로써, 소오스/드레인전극을 이중층으로 구성한 것을 제외하고는 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터와 동일한 구성요소로 이루어져 있다.
도면에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 소정의 기판(210) 위에 형성된 게이트전극(221), 상기 게이트전극(221) 위에 형성된 게이트절연막(215), 상기 게이트절연막(215) 위에 형성된 1차 액티브층(224a)과 소오스/드레인전극(222, 223) 및 비정질 아연 산화물계 반도체로 형성되어 상기 소오스/드레인전극(222, 223)과 전기적으로 접속하는 2차 액티브층(224b)으로 이루어져 있다.
이때, 상기 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 전술한 제 1 실시예에 따른 산화물 박막 트랜지스터와 동일하게 비정질 아연 산화물계 반도체를 이용하여 채널용 2차 액티브층(224b)을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
특히, 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 상기 ZnO에 인듐과 갈륨과 같은 중금속이 함유된 a-IGZO 반도체로 2차 액티브층(224b)을 형성하는 것을 특징으로 한다.
또한, 상기 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 스퍼터링 중의 반응 가스 내의 산소 농도를 조절함으로써 2차 액티브층(224b)의 캐리어 농도를 조절할 수 있어 박막 트랜지스터의 소자특성을 조절할 수 있는 것을 특징으로 한다.
또한, 상기 본 발명의 제 2 실시예에 따른 1차 액티브층(224a)은 그 상부의 2차 액티브층(224b)과 동일하게 a-IGZO 반도체를 포함하는 비정질 아연 산화물계 반도체로 이루어질 수 있으며, 산화물 반도체로 이루어진 1차 반도체층을 형성한 다음 소오스/드레인전극(222, 223)의 습식식각을 진행함에 따라 산화물 반도체의 낮은 선택 비에 의해 식각 되면서 그 측면에 소정의 테이퍼를 가지는 것을 특징으로 한다. 이때, 상기 1차 액티브층(224a)의 측면에 형성된 테이퍼는 그 상부의 2차 액티브층(224b)과 콘택되는 콘택영역으로 작용함에 따라 소오스/드레인전극(222, 223)의 단차에 의한 2차 액티브층(224b)의 단선을 방지하게 된다.
또한, 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 소오스/드레 인전극(222, 223)을 형성한 후에 a-IGZO 산화물 반도체를 증착하여 채널용 2차 액티브층(224b)을 형성함으로써 전술한 소오스/드레인전극(222, 223) 식각시 발생하는 산화물 반도체의 변성문제를 근본적으로 해결할 수 있게 된다.
특히, 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 산화물 반도체, 즉 2차 액티브층(224b)과 소오스/드레인전극(222, 223) 사이의 오믹접촉 특성을 향상시키기 위해 상기 소오스/드레인전극(222, 223)을 이중층으로 형성하는데, 상기 소오스/드레인전극(222, 223)은 1차 액티브층(224a)과 접촉하는 제 1 소오스/드레인전극(222a, 223a) 및 상기 제 1 소오스/드레인전극(222a, 223a) 위에 형성되어 상기 2차 액티브층(224b)과 접촉하는 제 2 소오스/드레인전극(222b, 223b)으로 이루어진다.
이때, 상기 2차 액티브층(224b)과 접촉하는 제 2 소오스/드레인전극(222b, 223b)은 산소와의 결합력이 우수한 티타늄(titanium; Ti), 티타늄 합금(Ti alloy) 또는 상기 a-IGZO 산화물 반도체와 오믹접촉 특성이 우수한 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 몰리브덴(molybdenum; Mo) 등의 금속으로 이루어질 수 있는데, 이를 다음의 산화물 박막 트랜지스터의 제조방법을 통해 상세히 설명한다.
도 5a 내지 도 5c는 상기 도 4에 도시된 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도이다.
도 5a에 도시된 바와 같이, 투명한 절연물질로 이루어진 기판(210) 위에 소정의 게이트전극(221)을 형성한다.
이때, 본 발명의 산화물 박막 트랜지스터에 적용되는 비정질 아연 산화물계 복합 반도체는 저온 증착이 가능하여, 플라스틱 기판, 소다라임 글라스 등의 저온 공정에 적용이 가능한 기판(210)을 사용할 수 있다. 또한, 비정질 특성을 나타냄으로 인해 대면적 디스플레이용 기판(210)의 사용이 가능하다.
또한, 상기 게이트전극(221)은 제 1 도전막을 상기 기판(210) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 불투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
다음으로, 도 5b에 도시된 바와 같이, 상기 게이트전극(221)이 형성된 기판(210) 전면에 게이트절연막(215)을 형성한다.
그리고, 상기 게이트절연막(215)이 형성된 기판(210) 전면에 비정질 아연 산화물계 반도체층과 제 2 도전막 및 제 3 도전막을 형성한 후 포토리소그래피공정(제 2 마스크공정)을 통해 상기 제 2 도전막과 제 3 도전막을 선택적으로 패터닝함으로써 상기 게이트절연막(215) 상부에 제 1 소오스/드레인전극(222a, 223a)과 제 2 소오스/드레인전극(222b, 223b)으로 이루어진 이중층의 소오스/드레인전극(222, 223)을 형성하게 된다.
이때, 상기 제 1 소오스/드레인전극(222a, 223a)의 하부에는 상기 비정질 아연 산화물계 반도체로 이루어진 1차 액티브층(224a)이 형성되게 되는데, 상기 소오스/드레인전극(222, 223)의 습식식각 동안 산화물계 반도체는 낮은 선택 비에 의해 식각 되면서 그 측면에 소정의 테이퍼가 발생하게 된다.
도 6a 내지 도 6c는 상기 도 5b에 도시된 본 발명의 제 2 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도이다.
도 6a에 도시된 바와 같이, 상기 게이트전극(221)이 형성된 기판(210) 전면에 실리콘질화막(SiNx), 실리콘산화막(SiO2)과 같은 무기절연막 또는 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 이루어진 게이트절연막(215)을 형성한다.
이때, 상기 게이트절연막(215)은 화학기상증착(Chemical Vapour Deposition; CVD) 또는 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapour Deposition; PECVD)으로 형성할 수 있다.
그리고, 상기 게이트절연막(215)이 형성된 기판(210) 전면에 비정질 아연 산화물계 반도체로 이루어진 비정질 아연 산화물계 반도체층(220)과 소정의 제 2 도전막(230) 및 제 3 도전막(240)을 형성한다.
이때, 상기 비정질 아연 산화물계 반도체층(220)은 10 ~ 2000Å 정도의 두께를 가지도록 형성할 수 있다.
이때, 상기 제 2 도전막(230)은 상기 비정질 아연 산화물계 반도체층(220) 위에 제 1 소오스/드레인전극을 형성하기 위해 금속 종류에 관계없이 사용할 수 있으며, 상기 제 3 도전막(240)은 산소와의 결합력이 우수한 티타늄, 티타늄 합금 또는 상기 a-IGZO 산화물 반도체와 오믹접촉 특성이 우수한 인듐-틴-옥사이드, 몰리브덴 등의 금속으로 이루어질 수 있다. 또한, 상기 소오스/드레인전극은 이중층 이상의 다층구조로 형성할 수도 있다.
그리고, 도 6b에 도시된 바와 같이, 상기 기판(210) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막을 형성한 후, 본 발명의 제 2 실시예에 따른 제 2 마스크공정을 통해 소정의 감광막패턴(270)을 형성한다.
다음으로, 도 6c에 도시된 바와 같이, 상기와 같이 형성된 감광막패턴(270)을 마스크로 하여, 그 하부에 형성된 제 2 도전막과 제 3 도전막을 선택적으로 제거하게 되면, 상기 게이트절연막(215) 상부에 제 1 소오스/드레인전극(222a, 223a)과 제 2 소오스/드레인전극(222b, 223b)으로 이루어진 이중층의 소오스/드레인전극(222, 223)이 형성되게 된다.
이때, 상기 소오스/드레인전극(222, 223)의 식각은 습식식각을 이용하게 되는데, 상기 소오스/드레인전극(222, 223)의 습식식각 동안 산화물계 반도체는 제 2도전막과 제 3 도전막에 비해 상대적으로 낮은 선택 비에 의해 식각 되면서 그 측면에 소정의 테이퍼를 가진 1차 액티브층(224a)이 형성되게 된다.
여기서, 상기 1차 액티브층(224a)의 측면에 형성된 테이퍼는 그 상부의 2차 액티브층(미도시)과 콘택되는 콘택영역으로 작용함에 따라 소오스/드레인전극(222, 223)의 단차에 의한 2차 액티브층의 단선을 방지하는 역할을 하게 된다.
그리고, 도 5c에 도시된 바와 같이, 상기 이중층의 소오스/드레인전극(222, 223)이 형성된 기판(210) 전면에 비정질 아연 산화물계 반도체를 증착하여 소정의 비정질 아연 산화물계 반도체층을 형성한 후, 포토리소그래피공정(제 3 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 제 2 소오스/드레인전극(222b, 223b)과 전기적으로 접속하는 2차 액티브층(224b)을 형성한다.
이때, 상기 비정질 아연 산화물계 복합 반도체, 특히 a-IGZO 반도체는 갈륨산화물(Ga2O3), 인듐산화물(In2O3) 및 아연산화물(ZnO)의 복합체 타겟을 이용하여 스퍼터링(sputtering) 방법에 의해 형성될 수 있으며, 이 이외에도 화학기상증착이나 원자증착(Atomic Layer Deposition; ALD) 등의 화학적 증착방법을 이용하는 것도 가능하다.
또한, 상기 a-IGZO 반도체는 갈륨, 인듐 및 아연의 원자비가 각각 1:1:1, 2:2:1, 3:2:1, 4:2:1 등의 복합 산화물 타겟을 사용하여 비정질 아연 산화물계 반도체층을 형성할 수 있다.
여기서, 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 상기 비정질 아연 산화물계 반도체층을 형성하기 위한 스퍼터링 중의 반응 가스 내의 산소 농도를 조절함으로써 2차 액티브층(224b)의 캐리어 농도를 조절할 수 있는데, 이때 산소 농도 1 ~ 10% 및 두께 500 ~ 1000Å 조건에서 소자특성의 확보가 가능하다.
이때, 상기 본 발명의 제 2 실시예에 따른 상기 2차 액티브층(224b)은 테이 퍼를 가진 1차 액티브층(224a)의 콘택영역과 콘택 됨으로써 소오스/드레인전극(222, 223)의 단차에 의한 2차 액티브층(224b)의 단선을 방지할 수 있게 되는데, 이를 도면을 참조하여 상세히 설명한다.
도 7은 2차 액티브층만으로 이루어진 산화물 박막 트랜지스터에 있어서, 소오스/드레인전극 단차에 의한 반도체층의 단선을 나타내는 주사(走査)전자 현미경(Scanning Electron Microscope; SEM) 사진으로써, a-IGZO 반도체 박막 트랜지스터의 채널영역을 확대하여 나타내는 SEM 사진이다.
도 7을 참조하면, 500Å 정도의 두께로 소오스/드레인전극을 형성한 후 비정질 아연 산화물계 반도체층을 증착하여 2차 액티브층을 형성할 경우 상기 2차 액티브층은 상기 소오스/드레인전극의 단차에 의해 상기 소오스/드레인전극의 에지부에서 단선되는 문제가 발생하게 된다.
도 8은 본 발명에 따른 산화물 박막 트랜지스터에 있어서, 소오스/드레인전극의 습식식각을 통해 1차 액티브층에 테이퍼가 형성된 상태를 나타내는 SEM 사진이며, 도 9는 본 발명에 따른 산화물 박막 트랜지스터에 있어서, 2차 액티브층이 테이퍼를 가진 1차 액티브층과 콘택되는 상태를 나타내는 SEM 사진이다.
그러나, 도 8을 참조하면, 1차 산화물계 반도체층과 소오스/드레인전극용 도전막을 증착한 후 감광막패턴을 마스크로 하여 선택적으로 패터닝하게 되면, 소오스/드레인전극 하부에 소정의 테이퍼를 가진 1차 액티브층이 형성되는 것을 알 수 있다.
그리고, 여기에 2차 산화물계 반도체층을 증착하여 2차 액티브층을 형성하는 경우 도 9를 참조하면, 1차 액티브층과 2차 액티브층 사이에 충분한 콘택영역이 확보되어 우수한 상호 접합성을 보이는 것을 알 수 있다.
전술한 바와 같이 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
또한, 본 발명은 높은 이동도를 가지는 한편 저온에서 공정이 가능한 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용함에 따라 투명 전자회로나 플렉서블(flexible) 디스플레이에 사용될 수 있는 장점이 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2는 일반적인 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 3은 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 4는 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 5a 내지 도 5c는 상기 도 4에 도시된 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도.
도 6a 내지 도 6c는 상기 도 5b에 도시된 본 발명의 제 2 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도.
도 7은 2차 액티브층만으로 이루어진 산화물 박막 트랜지스터에 있어서, 소오스/드레인전극 단차에 의한 반도체층의 단선을 나타내는 SEM 사진.
도 8은 본 발명에 따른 산화물 박막 트랜지스터에 있어서, 소오스/드레인전극의 습식식각을 통해 1차 액티브층에 테이퍼가 형성된 상태를 나타내는 SEM 사진.
도 9는 본 발명에 따른 산화물 박막 트랜지스터에 있어서, 2차 액티브층이 테이퍼를 가진 1차 액티브층과 콘택되는 상태를 나타내는 SEM 사진.
** 도면의 주요부분에 대한 부호의 설명 **
110,210 : 기판 121,221 : 게이트전극
122,222 : 소오스전극 123,223 : 드레인전극
124a,224a : 1차 액티브층 124b,224b : 2차 액티브층

Claims (9)

  1. 기판 위에 게이트전극을 형성하는 단계;
    상기 기판 위에 게이트절연막을 형성하는 단계;
    상기 게이트절연막 위에 채널영역의 측면으로 테이퍼를 가진 1차 액티브층을 형성하며, 그 위에 소오스/드레인전극을 형성하는 단계; 및
    상기 소오스/드레인전극 상부에 비정질 아연 산화물계 반도체로 이루어지며, 상기 1차 액티브층의 테이퍼와 콘택되는 2차 액티브층을 형성하는 단계를 포함하며, 상기 1차 액티브층은 소오스/드레인전극의 습식식각 동안 낮은 선택 비에 의해 식각 되면서 그 측면에 테이퍼가 발생하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  2. 제 1 항에 있어서, 상기 기판은 유리기판 또는 플라스틱 기판으로 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  3. 제 1 항에 있어서, 상기 액티브층은 비정질 아연 산화물(ZnO)계 반도체로 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  4. 제 1 항에 있어서, 상기 1차 액티브층은 비정질 아연 산화물계 반도체를 이용하여 10 ~ 2000Å 두께로 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터 의 제조방법.
  5. 제 1 항에 있어서, 상기 소오스/드레인전극은 상기 1차 액티브층 위에 형성된 제 1 소오스/드레인전극 및 상기 제 1 소오스/드레인전극 위에 형성되어 상부의 2차 액티브층과 전기적으로 접속하는 제 2 소오스/드레인전극으로 이루어진 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  6. 기판 위에 형성된 게이트전극;
    상기 게이트전극 위에 형성된 게이트절연막;
    상기 게이트절연막 위에 형성되며, 채널영역의 측면으로 테이퍼를 가진 1차 액티브층;
    상기 1차 액티브층 위에 형성된 소오스/드레인전극; 및
    상기 소오스/드레인전극 상부에 형성되며, 비정질 아연 산화물계 반도체로 이루어진 2차 액티브층을 포함하며, 상기 2차 액티브층은 상기 1차 액티브층의 테이퍼와 콘택 됨으로써 상기 소오스/드레인전극의 단차에 의한 2차 액티브층의 단선을 방지하는 것을 특징으로 하는 산화물 박막 트랜지스터.
  7. 제 6 항에 있어서, 상기 액티브층은 비정질 아연 산화물(ZnO)계 반도체로 이루어진 것을 특징으로 하는 산화물 박막 트랜지스터.
  8. 제 6 항에 있어서, 상기 1차 액티브층은 비정질 아연 산화물계 반도체를 이용하여 10 ~ 2000Å 두께로 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터.
  9. 제 6 항에 있어서, 상기 1차 액티브층은 상기 소오스/드레인전극의 습식식각 동안 낮은 선택 비에 의해 식각 되면서 그 측면에 테이퍼가 발생하는 것을 특징으로 하는 산화물 박막 트랜지스터.
KR1020090046619A 2009-05-27 2009-05-27 산화물 박막 트랜지스터 및 그 제조방법 KR101218090B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090046619A KR101218090B1 (ko) 2009-05-27 2009-05-27 산화물 박막 트랜지스터 및 그 제조방법
CN2009102070900A CN101901787B (zh) 2009-05-27 2009-10-30 氧化物薄膜晶体管及其制造方法
JP2009256955A JP5193161B2 (ja) 2009-05-27 2009-11-10 酸化物薄膜トランジスタの製造方法
US12/618,073 US8058116B2 (en) 2009-05-27 2009-11-13 Method of fabricating an amorphous zinc-oxide based thin film transistor (TFT) including source/drain electrodes formed between two oxide semiconductor layers
US13/243,584 US8558225B2 (en) 2009-05-27 2011-09-23 Oxide thin film transistor having source and drain electrodes being formed between a primary and a secondary active layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090046619A KR101218090B1 (ko) 2009-05-27 2009-05-27 산화물 박막 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100128149A true KR20100128149A (ko) 2010-12-07
KR101218090B1 KR101218090B1 (ko) 2013-01-18

Family

ID=43219210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090046619A KR101218090B1 (ko) 2009-05-27 2009-05-27 산화물 박막 트랜지스터 및 그 제조방법

Country Status (4)

Country Link
US (2) US8058116B2 (ko)
JP (1) JP5193161B2 (ko)
KR (1) KR101218090B1 (ko)
CN (1) CN101901787B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101623224B1 (ko) 2008-09-12 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101630022B1 (ko) * 2010-12-27 2016-06-13 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
TWI552345B (zh) * 2011-01-26 2016-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102148000A (zh) * 2011-04-20 2011-08-10 上海大学 全透明式立体显示屏的制造工艺
CN102832103A (zh) * 2011-06-15 2012-12-19 广东中显科技有限公司 一种用于测试SiNx绝缘层的MIM结构的制造方法
TWI473273B (zh) 2011-08-15 2015-02-11 Au Optronics Corp 薄膜電晶體、畫素結構及其製造方法
KR101875940B1 (ko) * 2011-09-01 2018-07-06 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR20140101817A (ko) * 2011-12-02 2014-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI782259B (zh) 2012-10-24 2022-11-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN103050544A (zh) * 2013-01-17 2013-04-17 北京大学 一种底栅薄膜晶体管及其制备方法
CN103107202B (zh) * 2013-01-23 2016-04-27 深圳市华星光电技术有限公司 一种薄膜晶体管结构、液晶显示装置和一种制造方法
US8912542B2 (en) 2013-01-23 2014-12-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. TFT structure and LCD device
TWI491032B (zh) * 2013-02-05 2015-07-01 Innolux Corp 主動矩陣式影像感測面板及裝置
CN103236440B (zh) * 2013-04-12 2016-02-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、显示装置
TWI548924B (zh) * 2013-06-04 2016-09-11 群創光電股份有限公司 顯示面板以及顯示裝置
EP2874187B1 (en) * 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
WO2016073478A1 (en) * 2014-11-04 2016-05-12 Royole Corporation Thin film transistor
CN105097943A (zh) * 2015-06-24 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
US9576984B1 (en) * 2016-01-14 2017-02-21 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure
US9793409B2 (en) * 2016-01-14 2017-10-17 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel
TW202129966A (zh) * 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
EP3676877A4 (en) * 2017-08-31 2021-09-01 Micron Technology, Inc. SEMICONDUCTOR COMPONENTS, TRANSISTORS AND ASSOCIATED METHODS FOR CONTACTING METAL OXIDE SEMICONDUCTOR COMPONENTS
US10943953B2 (en) 2017-08-31 2021-03-09 Micron Technology, Inc. Semiconductor devices, hybrid transistors, and related methods
KR102263122B1 (ko) * 2017-10-19 2021-06-09 삼성디스플레이 주식회사 트랜지스터 표시판
CN110010710B (zh) * 2019-04-18 2020-11-27 东南大学成贤学院 一种用于光检测应用的a-IGZO薄膜传感器及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235678A (ja) * 1994-02-22 1995-09-05 Hitachi Ltd 薄膜半導体装置及びその製造方法
KR100653467B1 (ko) 1999-12-24 2006-12-04 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터-액정표시소자의 제조방법
KR20070093752A (ko) * 2006-03-15 2007-09-19 삼성전자주식회사 박막 트랜지스터 어레이 기판의 제조 방법
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101623224B1 (ko) * 2008-09-12 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
CN102150191B (zh) * 2008-09-12 2013-07-24 株式会社半导体能源研究所 显示装置
WO2010029865A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101681882B1 (ko) 2008-09-19 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
US8187919B2 (en) * 2008-10-08 2012-05-29 Lg Display Co. Ltd. Oxide thin film transistor and method of fabricating the same
US8237163B2 (en) * 2008-12-18 2012-08-07 Lg Display Co., Ltd. Array substrate for display device and method for fabricating the same

Also Published As

Publication number Publication date
CN101901787B (zh) 2013-11-20
JP5193161B2 (ja) 2013-05-08
US20100301325A1 (en) 2010-12-02
US8558225B2 (en) 2013-10-15
CN101901787A (zh) 2010-12-01
KR101218090B1 (ko) 2013-01-18
US8058116B2 (en) 2011-11-15
JP2010278412A (ja) 2010-12-09
US20120012839A1 (en) 2012-01-19

Similar Documents

Publication Publication Date Title
KR101218090B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
US7981720B2 (en) Method of making thin film transistor with zinc oxide based semiconductor layer and zinc oxide based insulation layer
JP6021770B2 (ja) 酸化物薄膜トランジスタ及びその製造方法
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
KR20110125105A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20110051582A (ko) 액정표시장치 및 그 제조방법
KR20110058076A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101697586B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20110071641A (ko) 산화물 박막 트랜지스터의 제조방법
KR20100002899A (ko) 산화물 박막 트랜지스터의 제조방법
KR101375854B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101640812B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101545923B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR102039424B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101298611B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20110055274A (ko) 산화물 박막 트랜지스터의 제조방법
KR101605723B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20110027470A (ko) 산화물 박막 트랜지스터의 제조방법
KR101375853B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR102082660B1 (ko) 산화물 박막 트랜지스터
KR20120075110A (ko) 산화물 박막 트랜지스터의 제조방법
KR20130025269A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20110073038A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101487256B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20100040604A (ko) 산화물 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 7