KR101630022B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101630022B1
KR101630022B1 KR1020137019759A KR20137019759A KR101630022B1 KR 101630022 B1 KR101630022 B1 KR 101630022B1 KR 1020137019759 A KR1020137019759 A KR 1020137019759A KR 20137019759 A KR20137019759 A KR 20137019759A KR 101630022 B1 KR101630022 B1 KR 101630022B1
Authority
KR
South Korea
Prior art keywords
layer
oxide semiconductor
semiconductor layer
source
substrate
Prior art date
Application number
KR1020137019759A
Other languages
English (en)
Other versions
KR20130133258A (ko
Inventor
히로시 마츠키조노
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20130133258A publication Critical patent/KR20130133258A/ko
Application granted granted Critical
Publication of KR101630022B1 publication Critical patent/KR101630022B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체 장치(1001)는 게이트 전극(3a), 소스 및 드레인 전극(13as, 13ad), 산화물 반도체층(7)을 갖는 박막 트랜지스터(103)와, 소스 버스 라인(13s)을 구비하고, 소스 전극, 소스 버스 라인 및 드레인 전극은 제1 금속 원소를 포함하고 있으며, 산화물 반도체층은 제2 금속 원소를 포함하고 있고, 기판의 법선 방향에서 보았을 때, 소스 전극의 적어도 일부, 소스 버스 라인의 적어도 일부 및 드레인 배선의 적어도 일부는, 산화물 반도체층과 겹쳐 있으며, 소스 전극과 산화물 반도체층의 사이, 소스 버스 라인과 산화물 반도체층의 사이 및, 드레인 배선과 산화물 반도체층의 사이에는, 제1 및 제2 금속 원소를 포함하고, 소스 전극보다도 가시광에 대한 반사율이 낮은 저반사층(4s, 4d)이 형성되어 있다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME}
본 발명은 산화물 반도체를 이용하여 형성된 반도체 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치 등에 이용되는 액티브 매트릭스 기판은, 화소마다 박막 트랜지스터(Thin Film Transistor; 이하, 「TFT」) 등의 스위칭 소자를 구비하고 있다. 이러한 스위칭 소자로서는, 종래부터, 아몰퍼스 실리콘막을 활성층으로 하는 TFT(이하, '아몰퍼스 실리콘 TFT')나 다결정 실리콘막을 활성층으로 하는 TFT(이하, '다결정 실리콘 TFT')가 널리 이용되고 있다.
최근 들어, TFT의 활성층의 재료로서, 아몰퍼스 실리콘이나 다결정 실리콘을 대신하여, 산화물 반도체를 이용하는 것이 제안되고 있다. 이러한 TFT를 「산화물 반도체 TFT」라고 칭한다. 산화물 반도체는, 아몰퍼스 실리콘보다도 높은 이동도를 갖고 있다. 이로 인해, 산화물 반도체 TFT는, 아몰퍼스 실리콘 TFT보다도 고속으로 동작하는 것이 가능하다. 또한, 산화물 반도체막은, 다결정 실리콘막보다도 간편한 프로세스로 형성되기 때문에, 대면적이 필요한 장치에도 적용할 수 있다.
특허문헌 1 및 2에는, 산화물 반도체를 이용한 보텀 게이트 구조의 TFT가 개시되어 있다. 특허문헌 1에 개시된 TFT에서는, 산화물 반도체층과 소스·드레인 전극 사이의 콘택트성을 높이기 위해서, 이들 사이에 금속 산화물층이 형성되어 있다. 또한, 특허문헌 2에는, 스위칭 소자로서 보텀 게이트 구조의 산화물 반도체 TFT를 구비하는 표시 장치에 있어서, 산화물 반도체 TFT의 관찰자측에 차광층을 형성하는 것도 제안되어 있다(특허문헌 2의 도 6).
일본 특허 공개 제2008-219008호 공보 일본 특허 공개 제2010-156960호 공보
특허문헌 1 및 2에 개시된 종래의 산화물 반도체 TFT에서는, 산화물 반도체층의 기판측에 게이트 전극이 배치되어 있다. 이 게이트 전극이 차광층으로서도 기능하여, 백라이트광이 산화물 반도체층으로 입사하는 것을 억제할 수 있다. 또한, 특허문헌 2의 산화물 반도체 TFT에서는, 기판의 위쪽으로부터의 광이 산화물 반도체층으로 입사하는 것을 억제할 수 있다.
그러나, 본 발명자가 검토한 바, 특허문헌 1 및 2에 개시된 구조에 의해, 산화물 반도체층에 대한 광(가시광)의 입사를 충분히 억제하는 것은 곤란하다는 사실을 알게 되었다. 이로 인해, 입사광에 기인하여 TFT 특성이 저하될 우려가 있다.
특허문헌 1 및 2에 개시된 종래의 산화물 반도체 TFT를 구비하는 반도체 장치에서는, 백라이트광 중 게이트 전극에 의해 반사되지 않고 반도체 장치 내에 입사한 광의 일부가, 반도체 장치 내부에서 반사를 반복하는 미광(迷光)으로 되어, 산화물 반도체층의 채널부로 입사할 가능성이 있다. 산화물 반도체층의 채널부에 광을 조사한 상태에서 게이트 전극에 전압을 인가하면, 게이트 바이어스 스트레스에 의해, 임계값이 크게 시프트하는 요인이 된다. 특히, 액정 디스플레이 등의, 백라이트를 이용하여 화상 표시를 행하는 디스플레이에 산화물 반도체 TFT를 이용하면, 백라이트광이 산화물 반도체층으로 입사하여 산화물 반도체 TFT의 임계값이 시프트하는 결과, 디스플레이의 동작 불량을 일으킬 우려가 있다. 또한, 휴대전화에 탑재되어 있는 액정 디스플레이로 대표되는 모바일 액정 디스플레이에서는, 태양광 등의 외광이 산화물 반도체층으로 입사하여, 임계값 시프트를 발생할 가능성도 있다.
임계값 시프트가 발생하는 원인은, 이하와 같이 생각된다. 산화물 반도체층으로서, 예를 들어 In-Ga-Zn-O계 반도체(이하, 'IGZO'라고 약칭함)층을 이용하는 경우, IGZO는 가시광에 대하여 완전히 투명하지 않고, 특히 청색 등 단파장광을 흡수하여 준위를 형성한다. 또한, 산화물 반도체층과 게이트 절연막의 계면도 가시광을 흡수하여 준위를 형성한다. 광 조사에 의해 이와 같은 준위가 형성되면, 산화물 반도체 TFT의 임계값이 변동한다.
본 발명은 상기 사정을 감안하여 이루어진 것으로, 그 목적은, 산화물 반도체층에 대한 가시광의 입사를 억제하여 임계값의 변동을 억제함으로써, 신뢰성이 높은 산화물 반도체 TFT를 제공하는 데 있다.
본 발명의 반도체 장치는, 기판과, 상기 기판에 지지된 박막 트랜지스터를 구비한 반도체 장치로서, 상기 박막 트랜지스터는, 채널 영역과, 상기 채널 영역의 양측에 각각 위치하는 소스 콘택트 영역 및 드레인 콘택트 영역을 갖는 산화물 반도체층과, 상기 기판과 상기 산화물 반도체층의 사이에, 상기 산화물 반도체층의 적어도 채널 영역과 겹치도록 배치된 게이트 전극과, 상기 게이트 전극과 상기 산화물 반도체층의 사이에 형성된 게이트 절연층과, 상기 소스 콘택트 영역과 전기적으로 접속된 소스 전극과, 상기 드레인 콘택트 영역과 전기적으로 접속된 드레인 전극을 포함하고, 상기 소스 전극은, 소스 버스 라인과 전기적으로 접속되어 있으며, 상기 소스 전극, 상기 소스 버스 라인 및 상기 드레인 전극은 제1 금속 원소를 포함하고 있으며, 상기 산화물 반도체층은 제2 금속 원소를 포함하고 있고, 상기 기판의 법선 방향에서 보았을 때, 상기 소스 전극의 적어도 일부, 상기 소스 버스 라인의 적어도 일부 및 상기 드레인 전극의 적어도 일부는, 상기 산화물 반도체층과 겹쳐 있으며, 상기 소스 전극과 상기 산화물 반도체층의 사이, 상기 소스 버스 라인과 상기 산화물 반도체층의 사이 및, 상기 드레인 전극과 상기 산화물 반도체층의 사이에는, 제1 및 제2 금속 원소를 포함하고, 상기 소스 전극보다도 가시광에 대한 반사율이 낮은 저반사층이 형성되어 있다.
소정의 바람직한 실시 형태에 있어서, 상기 제2 금속 원소는 인듐이며, 상기 저반사층은 금속 인듐을 포함한다.
소정의 바람직한 실시 형태에 있어서, 상기 저반사층은, 상기 소스 전극, 상기 소스 버스 라인 및 상기 드레인 전극과 상기 산화물 반도체층이 반응하고, 상기 제1 금속 원소의 산화와 상기 제2 금속 원소의 환원이 발생함으로써 형성된 반응층이다.
소정의 바람직한 실시 형태에 있어서, 상기 소스 전극, 상기 소스 버스 라인 및 상기 드레인 전극의 하면 전체는 상기 저반사층에 접촉하고 있다.
소정의 바람직한 실시 형태에 있어서, 상기 기판의 법선 방향에서 보았을 때, 상기 저반사층은, 상기 소스 전극의 상기 채널 영역측의 단부로부터 상기 드레인 전극측으로 거리 Ds만큼 연장하여 상기 채널 영역의 일부를 가리고 있으면서, 상기 드레인 전극의 상기 채널 영역측의 단부로부터 상기 소스 전극 측으로 거리 Dd만큼 연장하여 상기 채널 영역의 일부를 가리고 있고, 거리 Ds 및 거리 Dd의 합은 채널 길이보다도 작다.
소정의 바람직한 실시 형태에 있어서, 상기 거리 Ds 및 Dd는 모두 0.1㎛ 이상 1.0㎛ 이하이다.
소정의 바람직한 실시 형태에 있어서, 상기 반도체 장치는, 상기 산화물 반도체층의 적어도 상기 채널 영역을 가리는 에치 스톱을 더 구비한다.
소정의 바람직한 실시 형태에 있어서, 상기 반도체 장치는, 상기 소스 전극, 상기 소스 버스 라인 및 상기 드레인 전극을 덮는 제1 층간 절연층을 더 구비하고, 상기 저반사층은, 상기 산화물 반도체층의 위에 상기 소스 전극, 상기 소스 버스 라인 및 상기 드레인 전극을 형성하고, 이들을 덮는 상기 제1 층간 절연층을 형성한 후, 200℃ 이상 400℃ 이하의 온도로 어닐 처리를 행함으로써 형성된 층이다.
소정의 바람직한 실시 형태에 있어서, 상기 반도체 장치는, 상기 기판의 배면측에 설치된 백라이트를 더 구비한다.
소정의 바람직한 실시 형태에 있어서, 상기 제1 금속 원소는 티타늄이며, 상기 산화물 반도체층은 In-Ga-Zn-O계 반도체를 포함하고, 상기 제2 금속 원소는 인듐이다.
본 발명의 액정 표시 장치는, 상기 중 어느 하나에 기재된 반도체 장치를 구비하는 액정 표시 장치로서, 상기 기판에 대향하도록 유지된 대향 기판과, 상기 기판과 상기 대향 기판의 사이에 형성된 액정층과, 광경화성 수지를 포함하는 시일재로 형성되고, 상기 액정층을 포위하는 시일부를 구비하며, 상기 액정 표시 장치는, 복수의 화소를 갖는 표시 영역과, 상기 표시 영역의 주연에 위치하는 프레임 영역을 갖고, 상기 박막 트랜지스터는 상기 표시 영역에 배치되며, 상기 시일부는 상기 프레임 영역에 배치되어 있으며, 상기 프레임 영역에서, 상기 기판에는, 상기 시일부와 상기 표시 영역의 사이에, 상기 시일재를 경화시키기 위한 광을 흡수하는 광 흡수층이 형성되어 있으며, 상기 대향 기판에는, 상기 시일부와 상기 표시 영역의 사이에 차광층이 형성되어 있고, 상기 광 흡수층은, 상기 박막 트랜지스터의 상기 산화물 반도체층과 동일한 산화물 반도체막으로 형성된 산화물 반도체층이다.
본 발명의 액정 표시 장치는, 상기 중 어느 하나에 기재된 반도체 장치를 구비하는 액정 표시 장치로서, 상기 기판에 대향하도록 유지된 대향 기판과, 상기 기판과 상기 대향 기판의 사이에 형성된 액정층과, 광경화성 수지를 포함하는 시일재로 형성되고, 상기 액정층을 포위하는 시일부를 구비하며, 상기 액정 표시 장치는, 복수의 화소를 갖는 표시 영역과, 상기 표시 영역의 주연에 위치하는 프레임 영역을 갖고, 상기 박막 트랜지스터는 상기 표시 영역에 배치되며, 상기 시일부는 상기 프레임 영역에 배치되어 있으며, 상기 프레임 영역에서, 상기 기판에는, 상기 시일부의 일부와 겹치도록, 상기 시일재를 경화시키기 위한 광을 반사하는 광 반사층이 형성되어 있으며, 상기 대향 기판에는, 상기 시일부의 일부와 겹치면서, 상기 광 반사층과 대향하도록 차광층이 형성되어 있고, 상기 광 반사층은 상기 소스 전극과 동일한 금속막으로 형성된 금속층이며, 상기 금속층과 상기 기판의 사이에는, 상기 기판측으로부터, 상기 박막 트랜지스터의 상기 산화물 반도체층과 동일한 산화물 반도체막으로 형성된 광 흡수층과, 상기 제1 및 제2 금속 원소를 포함하고, 상기 광에 대한 반사율이 상기 금속층보다도 낮은 층이 형성되어 있다.
소정의 바람직한 실시 형태에 있어서, 상기 광 흡수층의 일부는, 상기 시일부와 상기 표시 영역의 사이에 위치하면서, 상기 금속층에 의해 덮여 있지 않다.
소정의 바람직한 실시 형태에 있어서, 상기 시일부는, 액정 재료를 주입하기 위한 간극을 갖고 있으며, 광경화성 수지로 형성되며, 상기 간극을 밀봉하기 위한 밀봉부를 더 구비하고, 상기 광 흡수층은, 상기 밀봉부와 상기 표시 영역의 사이에도 배치되어 있다.
소정의 바람직한 실시 형태에 있어서, 상기 시일부는, 액정 재료를 주입하기 위한 간극을 갖고 있으며, 상기 간극을 밀봉하기 위한 밀봉부를 더 구비하고, 상기 광 반사층은, 상기 밀봉부의 일부와도 겹치도록 배치되어 있다.
본 발명의 반도체 장치의 제조 방법은, (A) 기판 위에 게이트 전극을 형성하는 공정과, (B) 상기 게이트 전극을 덮도록 게이트 절연층을 형성하는 공정과, (C) 상기 게이트 절연층의 위에 산화물 반도체층을 형성하는 공정과, (D) 상기 산화물 반도체층의 위에 소스 전극, 상기 소스 전극에 접속된 소스 버스 라인 및 상기 소스 전극과 전기적으로 분리된 드레인 전극을 형성하는 공정과, (E) 상기 소스 전극, 상기 소스 버스 라인 및 상기 드레인 전극을 덮도록 제1 층간 절연층을 형성하는 공정과, (F) 200℃ 이상 400℃ 이하의 온도로 어닐 처리를 행하여, 상기 소스 전극, 상기 소스 버스 라인 및 상기 드레인 전극과 상기 산화물 반도체층의 사이에, 각각, 상기 소스 전극보다도 가시광에 대한 반사율이 낮은 저반사층을 형성하는 공정을 포함한다.
소정의 바람직한 실시 형태에 있어서, 상기 제조 방법은, 상기 공정 (C)와 상기 공정 (D)의 사이에, 상기 산화물 반도체층 중 채널 영역으로 되는 부분을 가리는 에치 스톱을 형성하는 공정을 더 포함한다.
본 발명의 반도체 장치의 제조 방법은, (A) 기판 위에 게이트 전극을 형성하는 공정과, (B) 상기 게이트 전극을 덮도록 게이트 절연층을 형성하는 공정과, (C) 상기 게이트 절연층의 위에 산화물 반도체막 및 금속막을 이 순서로 퇴적하고, 얻어진 적층막의 패터닝을 행함으로써, 산화물 반도체층과, 상기 산화물 반도체층과 동일한 패턴을 갖는 금속층을 얻는 공정과, (D) 상기 금속층의 패터닝을 행함으로써, 상기 금속층으로부터 소스 전극, 상기 소스 전극에 접속된 소스 버스 라인 및 상기 소스 전극과 전기적으로 분리된 드레인 전극을 형성하는 공정과, (E) 상기 소스 전극, 상기 소스 버스 라인 및 상기 드레인 전극을 덮도록 제1 층간 절연층을 형성하는 공정과, (F) 200℃ 이상 400℃ 이하의 온도로 어닐 처리를 행하여, 상기 소스 전극, 상기 소스 버스 라인 및 상기 드레인 전극과 상기 산화물 반도체층의 사이에, 각각, 상기 소스 전극보다도 가시광에 대한 반사율이 낮은 저반사층을 형성하는 공정을 포함한다.
소정의 바람직한 실시 형태에 있어서, 상기 금속막은 티타늄막을 포함하고, 상기 산화물 반도체층은 In-Ga-Zn-O계 반도체를 포함한다.
소정의 바람직한 실시 형태에 있어서, 상기 공정 (F)에서, 상기 어닐 처리의 온도는 350℃ 이상 400℃ 이하이다.
본 발명에 의하면, 산화물 반도체 TFT를 구비하는 반도체 장치에 있어서, 산화물 반도체층으로의 가시광의 입사를 억제할 수 있으므로, 가시광의 입사에 기인하는 산화물 반도체 TFT의 임계값 시프트를 억제할 수 있어, 신뢰성을 높일 수 있다.
또한, 상기 반도체 장치를, 생산성을 저하시키지 않고 제조할 수 있다.
도 1의 (a) 및 (b)는 각각, 본 발명에 따른 제1 실시 형태의 반도체 장치(1001)의 평면도 및 단면도이다.
도 2는 저반사층의 조성의 일례를 나타내는 도면이다.
도 3의 (a) 내지 (h)는 각각, 반도체 장치(1001)의 제조 방법의 일례를 설명하기 위한 공정 단면도이다.
도 4의 (a) 내지 (c)는 각각, 반도체 장치(1001)의 제조 방법의 다른 예를 설명하기 위한 공정 단면도이다.
도 5의 (a) 내지 (c)는 각각, 반도체 장치(1001)의 소스·게이트 접속부의 구조를 예시하는 단면도이다.
도 6은 본 발명에 따른 제2 실시 형태의 반도체 장치(1002)의 단면도이다.
도 7의 (a) 내지 (h)는 각각, 반도체 장치(1002)의 제조 방법의 일례를 설명하기 위한 공정 단면도이다.
도 8은 본 발명에 따른 제2 실시 형태의 다른 반도체 장치(1003)의 단면도이다.
도 9의 (a) 내지 (c)는 각각, 반도체 장치(1003)의 소스·게이트 접속부의 구조를 예시하는 단면도이다.
도 10의 (a) 및 (b)는 각각, 제3 실시 형태의 액정 표시 장치(2001)의 평면도 및 확대 단면도이다.
도 11은 제3 실시 형태의 다른 액정 표시 장치(2002)의 단면도이다.
도 12의 (a) 및 (b)는 각각, 제4 실시 형태의 액정 표시 장치(2003)의 평면도 및 확대 단면도이다.
도 13은 종래의 산화물 반도체 TFT의, UV광의 조사에 의한 특성의 변화를 나타내는 그래프이다.
도 14의 (a) 및 (b)는 각각, 종래의 산화물 반도체 TFT의 구조를 예시하는 단면도이다.
우선, 산화물 반도체 TFT를 구비하는 종래의 반도체 장치에 있어서, 반도체 장치 내부에서 반사를 반복하는 미광이 TFT에 미치는 영향을 설명한다.
도 14의 (a)는 보텀 게이트 구조를 갖는 종래의 산화물 반도체 TFT를 구비한 반도체 장치(3001)를 예시하는 단면도이다. 도시한 TFT 구조는, 예를 들어 특허문헌 2에 개시되어 있다.
반도체 장치(3001)는 기판(42)과, 기판(42)의 위에 형성된 게이트 전극(44)과, 게이트 전극(44)을 덮는 게이트 절연막(46)과, 게이트 절연막(46)의 위에 형성된 산화물 반도체층(48)과, 소스 전극(50)과, 드레인 전극(52)을 갖고 있다. 산화물 반도체층(48)은 채널 영역(48c)과, 채널 영역(48c)의 양측에 배치된 소스 콘택트 영역(48s) 및 드레인 콘택트 영역(48d)을 갖고 있다. 채널 영역(48c)은 게이트 절연막(46)을 개재하여 게이트 전극(44)과 겹쳐 있다. 소스 콘택트 영역(48s)은 소스 전극(50)과 접하고, 드레인 콘택트 영역(48d)은 드레인 전극(52)과 접해 있다. 도시는 생략하였지만, 기판(42)의 이면(TFT가 형성된 면과 반대측 표면)측에는 백라이트가 설치되어 있다.
반도체 장치(3001)에서는, 백라이트로부터 출사되는 광(백라이트광) 중 산화물 반도체층(48)을 향하여 기판(42)의 법선 방향 D로 진행하는 광(60a)은 게이트 전극(44)에 의해 반사되고, 산화물 반도체층(48)에는 입사하지 않는다. 그러나, 백라이트광 중 게이트 전극(44)에 의해 반사되지 않고 반도체 장치(3001) 내로 입사한 광의 일부(60b)는 소스 전극(50: 또는 소스 버스 라인), 드레인 전극(52: 또는 드레인 배선) 및 게이트 전극(44: 또는 게이트 배선) 등의 금속 표면에서 반복 반사되어, 채널 영역(48c)에 입사할 우려가 있다. 본 명세서에서는, 광(60b)과 같이, 반도체 장치 내부에서 반복 반사(다중 반사)되는 광을 '미광'이라고 칭한다. 또한, 여기에서는 백라이트광을 예로 들어 설명하였지만, 외광이 기판(42)측으로부터 반도체 장치(3001) 내부로 입사하는 경우에도 마찬가지이다.
또한, 특허문헌 1에 개시된 산화물 반도체 TFT(3002)에서는, 도 14의 (b)에 도시한 바와 같이, 산화물 반도체층(48)과 소스 전극(50)의 사이 및 산화물 반도체층(48)과 드레인 전극(52)의 사이에, 콘택트성을 개선하기 위한 금속 산화물층(54, 56)이 형성되어 있다. 그러나, 채널 영역(48c)으로의 광의 입사를 저감하도록 구성되어 있지 않다. 본 발명자가 조사한 바, 금속 산화물층(54, 56)의 가시광에 대한 반사율은 예를 들어 20％ 정도라고 예상된다. 이로 인해, 금속 산화물층(54, 56)을 형성하여도, 미광의 다중 반사를 충분히 억제하는 것은 곤란하다. 또한, 반도체 장치(3002)에서는, 채널 영역(48c)의 일부는 게이트 전극(44)과 겹쳐 있지 않으므로, 백라이트광이 채널 영역(48c)에 직접 입사할 우려도 있다.
한편, 도시는 생략하였지만, 특허문헌 2에는, 산화물 반도체 TFT의 관찰자측, 즉 소스 및 드레인 전극보다도 위쪽에 차광층을 배치하는 것도 제안되어 있다. 따라서, 차광층에 의해, 관찰자측으로부터 반도체 장치로 입사하는 광이 산화물 반도체층에 들어가는 것을 억제할 수 있다. 그러나, 차광층은 소스 및 드레인 전극의 위쪽에 배치되어 있기 때문에, 배면 기판 중 게이트 전극이 형성되어 있지 않은 영역을 투과하여 반도체 장치로 입사한 광(도 14의 (a)의 광(60b))이 반복 반사되어 산화물 반도체층으로 입사하는 것을 억제할 수 없다.
또한, 백라이트광 등의 광은, 산화물 반도체 TFT의 근방에 입사하지 않아도, 반도체 장치 내의 어딘가에 입사하면, 소스 버스 라인 등의 배선의 표면에 따라 반사를 반복하면서 산화물 반도체 TFT의 근방까지 진행될 가능성도 있다. 특허문헌 1 및 2에 개시된 구성에서는, 그와 같은 광이 산화물 반도체층으로 입사하는 것을 억제할 수 없다.
이에 반하여, 본 발명자는, 산화물 반도체 TFT의 소스 전극, 드레인 전극 및 소스 버스 라인과 산화물 반도체층의 사이에, 가시광에 대한 반사율이 낮은 저반사율층을 형성함으로써, 전술한 바와 같은 미광을 저감시킬 수 있다는 사실을 알아내었다. 또한, 저반사율층으로서, 소스 및 드레인 전극에 함유되는 금속과 산화물 반도체의 산화 환원 반응에 의해 형성된 층을 이용함으로써, 콘택트성을 유지하면서, 제조 공정을 복잡하게 하지 않고, 미광에 의한 TFT의 특성 저하를 실현할 수 있다는 사실을 알아내어, 본원 발명에 이르렀다.
(제1 실시 형태)
이하, 도면을 참조하면서, 본 발명에 따른 반도체 장치의 제1 실시 형태를 설명한다. 본 실시 형태의 반도체 장치는, 산화물 반도체를 포함하는 활성층을 갖는 박막 트랜지스터(산화물 반도체 TFT)를 구비한다. 또한, 본 실시 형태의 반도체 장치는, 산화물 반도체 TFT를 구비하고 있으면 되며, 액티브 매트릭스 기판, 각종 표시 장치, 전자 기기 등을 넓게 포함한다.
여기에서는, 산화물 반도체 TFT를 스위칭 소자로서 구비하는 TFT 기판을 예로 들어 설명한다. 본 실시 형태의 TFT 기판은, 액정 표시 장치에 알맞게 이용될 수 있다.
도 1의 (a) 및 (b)는 본 실시 형태의 반도체 장치(1001)의 단면도 및 평면도이다.
본 실시 형태의 반도체 장치(1001: TFT 기판)는, 복수의 화소부(101)를 포함하는 표시 영역(100)과, 표시 영역 이외의 영역에 형성된 단자 배치 영역(도시생략)을 갖고 있다.
각 화소부(101)에는, 화소의 열 방향을 따라서 연장되는 소스 버스 라인(13s)과, 화소의 행 방향을 따라서 연장되는 게이트 버스 라인(3g)과, 산화물 반도체 TFT(103)가 형성되어 있다. 본 실시 형태에서는, 게이트 버스 라인(3g)은 게이트 전극(3a)을 포함하고 있다. 산화물 반도체 TFT(103)는, 소스 버스 라인(13s)과 게이트 버스 라인(3g)의 교차하는 점의 근방에 배치되어 있다. 또한, 반도체 장치(1001)는 CS 용량을 더 가져도 된다.
각 소스 버스 라인(13s)은 표시 영역(100)의 단부까지 연장되고, 소스·게이트 접속부(107)에 있어서, 게이트 전극과 동일막으로 형성된 배선(3c)('게이트 접속 배선'이라고 함)과 전기적으로 접속된다. 게이트 접속 배선(3c)은 단자 배치 영역까지 더 연장되어, 도시를 생략한 단자부(소스 단자)에서 외부 배선과 접속된다. 한편, 도시는 생략하였지만, 게이트 버스 라인(3g)도, 단자 배치 영역까지 연장되어, 단자부(게이트 단자)에서 외부 배선과 접속된다.
산화물 반도체 TFT(103)의 산화물 반도체층(7)은 소스 전극(13as) 및 드레인 전극(13ad)과 각각 접속되어 있다. 소스 전극(13as)은, 대응하는 소스 버스 라인(13s)과 접속되어 있다. 드레인 전극(13ad)은, 화소 전극(19)과 접속되어 있다. 또한, 산화물 반도체층(7) 중 채널이 형성되는 영역(7c: 채널 영역)은, 게이트 전극(3a)과 겹치도록 배치되어 있다.
기판(1)의 법선 방향에서 보았을 때, 산화물 반도체층(7)은 소스 전극(13as)의 적어도 일부, 드레인 전극(13ad)의 적어도 일부 및 소스 버스 라인(13s)의 적어도 일부와 겹쳐 있다. 도시한 예에서는, 산화물 반도체층(7)은 소스 전극(13as), 소스 버스 라인(13s) 및 드레인 전극(13ad)의 패턴 전체와 겹치는 패턴을 갖는다. 또한, 산화물 반도체층(7)은 소스 전극(13as) 및 드레인 전극(13ad)의 아래에 위치하는 패턴과, 소스 버스 라인(13s)의 아래에 위치하는 패턴을 포함하는 복수의 패턴으로 분리되어 있어도 된다.
계속해서, 도 1의 (b)를 참조하면서 산화물 반도체 TFT(103)의 단면 구조를 설명한다.
도 1의 (b)는 반도체 장치(1001)의 산화물 반도체 TFT(103)의 Ⅰ-Ⅰ'선을 따른 단면을 나타낸다.
산화물 반도체 TFT(103)는, 기판(1)의 위에 형성된 게이트 전극(3a)과, 게이트 전극(3a)을 덮는 게이트 절연층(5)과, 게이트 절연층(5) 위에 형성된 산화물 반도체층(7)을 구비하고 있다. 본 실시 형태에 있어서의 산화물 반도체층(7)은 예를 들어 In-Ga-Zn-O계 반도체(IGZO)층이다. 산화물 반도체층(7)은 채널 영역(7c)과, 채널 영역(7c)의 양측에 각각 배치된 소스 콘택트 영역(7s) 및 드레인 콘택트 영역(7d)을 갖고 있다. 채널 영역(7c)은 게이트 절연층(5)을 개재하여 게이트 전극(3a)과 겹쳐 있다. 산화물 반도체층(7)의 소스 콘택트 영역(7s)의 위에는 소스 전극(13as)이 형성되어 있다. 소스 콘택트 영역(7s)과 소스 전극(13as)의 사이에는 저반사층(4s)이 형성되어 있으며, 소스 전극(13as)은 저반사층(4s)을 개재하여 소스 콘택트 영역(7s)과 전기적으로 접속되어 있다. 저반사층(4s)은 산화물 반도체층(7)과 소스 버스 라인(13s)의 사이에도 형성되어 있다. 또한, 산화물 반도체층(7)의 드레인 콘택트 영역(7d)의 위에는 드레인 전극(13ad)이 형성되어 있다. 드레인 콘택트 영역(7d)과 드레인 전극(13ad)의 사이에는 저반사층(4d)이 형성되어 있으며, 드레인 전극(13ad)은 저반사층(4d)을 개재하여 드레인 콘택트 영역(7d)과 전기적으로 접속되어 있다.
본 명세서에 있어서, '저반사층(4s, 4d)'은, 소스 버스 라인(13s), 소스 전극(13as) 및 드레인 전극(13ad)에 함유되는 금속 원소(예를 들어 티타늄)와, 산화물 반도체층(7)에 함유되는 금속 원소(예를 들어 인듐)를 포함하고, 소스 버스 라인(13s), 소스 전극(13as) 및 드레인 전극(13ad)보다도 가시광에 대한 반사율이 낮은 층을 가리키는 것으로 한다. 본 실시 형태에 있어서의 저반사층(4s, 4d)은, 예를 들어 소스 버스 라인(13s), 소스 전극(13as) 및 드레인 전극(13ad)에 함유되는 금속 원소와 산화물 반도체층(7)의 산화물 반도체의 산화 환원 반응에 의해 형성된 반응층이다.
산화물 반도체 TFT(103)는, 소스 전극(13as), 소스 버스 라인(13s) 및 드레인 전극(13ad)의 위에 형성된 층간 절연층(20)으로 덮여 있다. 층간 절연층(20)의 구조 및 재료는 특별히 한정하지 않는다. 본 실시 형태에 있어서의 층간 절연층(20)은 제1 층간 절연층(20A: 패시베이션막)과, 제1 층간 절연층(20A)의 위에 형성된 제2 층간 절연층(20B)을 포함하고 있다.
제2 층간 절연층(20B)의 위에는 화소 전극(19)이 배치되어 있다. 화소 전극(19)은 제1 및 제2 층간 절연층(20A, 20B)에 형성된 콘택트 홀 내에서, 드레인 전극(13ad)과 접해 있다.
본 실시 형태에서는, 게이트 전극(3a)의 채널 길이 방향의 폭 G는, 소스 전극(13as)의 채널 영역(7c)측의 단부와 드레인 전극(13ad)의 채널 영역(7c)측의 단부의 채널 길이 방향의 거리(외관상의 채널 길이) L보다도 크다. 또한, 게이트 전극(3a)은 기판(1)의 이면측에서 보았을 때, 채널 영역(7c)의 전체와, 소스 콘택트 영역(7s)의 일부 및 드레인 콘택트 영역(7d)의 일부와 겹치도록 배치되어 있으며, 소위 오프셋 영역이 형성되어 있지 않다. 이와 같은 구성에 의해, 기판(1)을 투과한 백라이트광이 직접 산화물 반도체층(7)의 채널 영역(7c)으로 입사하는 것을 효과적으로 억제할 수 있다.
본 실시 형태의 반도체 장치(1001)는 소스 버스 라인(13s), 소스 전극(13as) 및 드레인 전극(13d)의 기판측에 저반사층(4s, 4d)이 형성되어 있기 때문에, 다음과 같은 이점을 갖는다.
도 1의 (b)에 도시한 바와 같이, 반도체 장치(1001)의 내부에 입사한 백라이트광이나 태양광 등의 광(29)의 일부는, 저반사층(4s, 4d)과 게이트 전극(3a) 또는 게이트 버스 라인(3g)의 사이에서 다중으로 반사된다. 저반사층(4s, 4d)의 반사율은, 소스 전극(13as) 등의 금속층의 반사율보다도 작은 점에서, 광(29)의 강도는, 다중 반사되고 있는 동안에 저감된다. 따라서, 다중 반사에 의해 채널 영역(7c)으로 입사하는 광의 양을 종래보다도 작게 억제할 수 있다.
이와 같이, 본 실시 형태에 의하면, 산화물 반도체 TFT(103)의 광에 의한 열화를 억제할 수 있어, 신뢰성을 높일 수 있다.
기판(1)의 법선 방향에서 보았을 때, 저반사층(4s)은 소스 전극(13as)의 채널 영역측 c의 단부로부터 드레인 전극(13ad)측으로 거리 Ds만큼 연장하여 채널 영역(7c)의 일부를 가리고 있는 것이 바람직하다. 마찬가지로, 저반사층(4d)은 드레인 전극(13ad)의 채널 영역(7c)측의 단부로부터 소스 전극(13as)측으로 거리 Dd만큼 연장하여 채널 영역(7c)의 일부를 가리고 있는 것이 바람직하다. 이 경우, 저반사층(4s 및 4d)이 서로 접하지 않도록, 거리 Ds 및 거리 Dd를 제어할 필요가 있다. 즉, 거리 Ds 및 Dd의 합은 채널 길이 L보다도 작아지도록 설정된다. 이에 의해, 소스 전극(13as) 및 드레인 전극(13ad)의 채널 영역(7c)측의 측면에서, 광(29)이 반사하는 것을 억제할 수 있다. 따라서, 채널 영역(7c)으로의 광(29)의 입사를 보다 효과적으로 저감할 수 있다.
저반사층(4s)의 단부와 소스 전극(13as)의 단부의 채널 길이 방향에 있어서의 거리 Ds는 예를 들어 0.1㎛ 이상 1.0㎛ 이하인 것이 바람직하다. 마찬가지로, 저반사층(4d)의 단부와 드레인 전극(13ad)의 단부의 채널 길이 방향에 있어서의 거리 Dd는 예를 들어 0.1㎛ 이상 1.0㎛ 이하인 것이 바람직하다. 거리 Ds, Dd가 0.1㎛ 이상이면, 소스 전극(13as) 및 드레인 전극(13ad)의 채널 영역(7c)측의 측면에 있어서의 광의 반사를 보다 확실하게 저감할 수 있다. 한편, 거리 Ds, Dd가 1㎛를 초과하면, 채널 길이(즉, 반사층(4s)의 채널 영역(7c)측의 단부와 반사층(4d)의 채널 영역(7c)측의 단부의 채널 방향의 거리)를 확보하지 못할 우려가 있다.
저반사층(4s)은 소스 전극(13as)의 하면 전체와 접하도록 형성되어 있는 것이 바람직하다. 이에 의해, 소스 전극(13as)의 하면에 의한 광(29)의 반사를 억제할 수 있으므로, 보다 현저한 효과가 얻어진다. 마찬가지의 이유에서, 저반사층(4d)은 드레인 전극(13ad)의 하면 전체와 접하도록 형성되어 있는 것이 바람직하다. 또한, 저반사층(4s)은 소스 버스 라인(13s)의 하면 중 적어도 게이트 전극(3a) 및 게이트 접속 배선(3c)의 근방에 위치하는 부분과 접하도록 형성되어 있는 것이 바람직하며, 이에 의해, 입사광의 다중 반사를 보다 효과적으로 억제할 수 있다. 더 효과적으로 억제하기 위해서는, 저반사층(4s)은 소스 버스 라인(13s)의 하면 전체와 접하도록 형성된다.
계속해서, 본 실시 형태에 있어서의 저반사층(4s, 4d)의 조성을 설명한다.
후술하는 바와 같이, 본 실시 형태에서는, 산화물 반도체층(7)의 위에 소스 버스 라인(13s), 소스 전극(13as) 및 드레인 전극(13ad)으로 이루어지는 금속막을 형성하고, 어닐 처리를 행함으로써, 산화물 반도체층(7)과 금속막의 사이에 저반사층(4s, 4d)을 형성한다. 여기에서는, 소스 버스 라인(13s), 소스 전극(13as) 및 드레인 전극(13ad)의 재료(금속 재료)로서 티타늄, 산화물 반도체로서 IGZO를 사용하여, 어닐 온도를 350℃로 설정하여 반사층(4s, 4d)을 형성하고, 그 조성을 조사한 결과를 설명한다.
오거 전자 분광법에 의해 저반사층(4s, 4d) 중의 티타늄 및 인듐의 결합 상태를 해석한 결과를 도 2에 나타내었다. 도 2의 횡축은, 소스 버스 라인(13s: 티타늄층)의 상면으로부터의 깊이, 종축은 검출 강도를 나타낸다.
해석 결과로부터, 저반사층(4s, 4d) 내에서는, 티타늄은 산화물성의 결합 상태로 되어 있으며, 인듐은 금속성의 결합 상태로 되어 있는 것을 확인할 수 있었다. 이것은, 저반사층(4s, 4d)이, 배선 재료인 티타늄과 산화물 반도체인 IGZO 사이에서 산화 환원 반응이 발생하고, 티타늄의 산화와 인듐의 환원이 동시에 일어남으로써 형성된 반응층인 것을 나타낸다. 이 반응에 의해 발생한 반응층의 조성은, 예를 들어 Ti: 39％, In: 7％, Ga: 6％, Zn: 1％, O: 47％이다.
얻어진 저반사층의 가시광에 대한 반사율을 조사한 바, 예를 들어 16％이며, Ti층의 가시광에 대한 반사율(30％)의 대략 1/2인 것을 알았다. 저반사층 및 Ti층의 가시광에 대한 반사율은, 예를 들어 분광측색계를 이용하여 측정될 수 있다. 여기에서는, 미놀타사 제품인 분광측색계 CM-2002를 이용하여, 정반사를 포함하는 모드(SCI 모드)에서, 산화물 반도체층측으로부터 저반사층 또는 Ti층의 하면의 반사율을 측정하였다.
또한, 특허문헌 1에서는, IGZO층과 소스 및 드레인 전극을 적층하고, 예를 들어 350℃로 어닐 처리를 행하여, IGZO층과 소스 및 드레인 전극의 사이에 금속 산화물층을 형성하고 있다. 이 금속 산화물층은, 후에 상술하는 바와 같이, 어닐 분위기 중의 산소에 의한 산화 반응도 발생하면서 형성되는 점에서 본 실시 형태의 저반사층과는 다르다. 또한, 특허문헌 1에서는, 게이트 전극의 채널 길이 방향의 폭은, 채널 영역의 채널 길이보다도 작고, 기판을 투과한 백라이트광이 직접 산화물 반도체층으로 입사할 우려가 있다. 또한, TFT를 형성하는 영역(TFT 형성 영역) 내에 섬 형상의 산화물 반도체층을 형성하고, 산화물 반도체층과 전극의 콘택트성을 개선할 목적으로, 산화물 반도체층의 소스 콘택트 영역 및 드레인 콘택트 영역에 금속 산화물층을 형성하고 있다. 따라서, 이 구성에서는, TFT 형성 영역 이외의 영역에서, 소스 버스 라인의 하면에서의 광의 반사를 억제하는 것은 곤란하다.
이어서, 도면을 참조하면서, 반도체 장치(1001)의 제조 방법의 일례를 설명한다.
도 3의 (a) 내지 (h)는 각각, 기판(1) 위에 산화물 반도체 TFT(103)를 형성하는 방법을 설명하기 위한 공정 단면도이다.
우선, 도 3의 (a)에 도시한 바와 같이, 기판(1)에 게이트 전극(3a)(두께: 예를 들어 Ti/Al/Ti 적층막 330㎚) 및 게이트 버스 라인(도시생략)을 형성한다. 기판(1)으로서는, 예를 들어 유리 기판 등의 투명 절연성의 기판을 이용할 수 있다. 게이트 버스 라인 및 게이트 전극(3a)은 스퍼터링법으로 기판(1) 위에 게이트 배선막을 형성한 후, 포토리소그래피법에 의해 게이트 배선막의 패터닝을 행함으로써 형성할 수 있다. 여기에서는, 게이트 배선막으로서, 기판(1)측으로부터 티타늄막, 알루미늄막 및 티타늄막을 이 순서로 갖는 3층 구조의 적층막을 이용한다. 또한, 게이트 배선막으로서, 예를 들어 티타늄, 몰리브덴, 탄탈, 텅스텐, 구리 등의 단층막, 그들을 포함하는 적층막, 또는 합금막 등을 이용해도 된다.
계속해서, 도 3의 (b)에 도시한 바와 같이, 게이트 버스 라인 및 게이트 전극(3a)을 덮도록, 게이트 절연층(5)을 형성한다. 게이트 절연층(5)은 CVD법에 의해 절연막을 형성하고, 포토리소그래피법에 의해 패터닝을 행함으로써 형성될 수 있다. 절연막으로서는, 산화실리콘막, 질화실리콘막 또는 산화질화실리콘막이어도 되고, 그들의 막을 포함하는 적층막이어도 된다. 여기에서는, 기판(1)측으로부터 질화실리콘막 및 산화실리콘막을 이 순서로 갖는 적층막(두께: 375nm)을 이용한다. 이와 같이, 게이트 절연층(5)의 상면이 산화실리콘으로 구성되어 있으면, 그 위에 형성되는 산화물 반도체층에 산소 결손이 발생한 경우에도, 산화실리콘으로부터 산소를 보충할 수 있으므로 바람직하다.
계속해서, 도 3의 (c)에 도시한 바와 같이, 게이트 절연층(5) 위에 산화물 반도체층(7)을 형성한다. 구체적으로는, 스퍼터링법을 이용하여, 예를 들어 두께가 10㎚ 이상 300㎚ 이하인 IGZO막을 게이트 절연층(5) 위에 형성한다. 이 후, 포토리소그래피에 의해, IGZO막의 패터닝을 행하고, 산화물 반도체층(7)을 얻는다. 산화물 반도체층(7)의 패턴은, 게이트 전극(3a)의 위에 위치하고, 채널 영역으로 되는 부분과, 소스 버스 라인, 소스 전극 및 드레인 전극의 아래에 배치되는 부분을 포함한다. 산화물 반도체층(7)은 나중에 형성되는 소스 버스 라인, 소스 전극 및 드레인 전극의 패턴 전체가 그 위에 배치되는 패턴을 갖는 것이 바람직하다. 여기에서는, 산화물 반도체층(7)으로서, In(인듐), Ga(갈륨) 및 Zn(아연)을 1:1:1의 비율로 포함하는 In-Ga-Zn-O계 반도체층(IGZO층)을 형성하지만, In, G 및 Zn의 비율은 적절히 선택될 수 있다.
IGZO막 대신에, 다른 산화물 반도체막을 이용하여 산화물 반도체층(7)을 형성하여도 된다. 예를 들어 Zn-O계 반도체(ZnO)막, In-Zn-O계 반도체(IZO)막, Zn-Ti-O계 반도체(ZTO)막, Cd-Ge-O계 반도체막, Cd-Pb-O계 반도체막 등을 이용해도 된다. 산화물 반도체막으로서, 아몰퍼스 산화물 반도체막을 이용하는 것이 바람직하다. 저온에서 제조할 수 있으면서, 높은 이동도를 실현할 수 있기 때문이다.
계속해서, 도 3의 (d)에 도시한 바와 같이, 산화물 반도체층(7)의 위에 소스 버스 라인(도시생략), 소스 전극(13as) 및 드레인 전극(13ad: 예를 들어 두께가 30㎚ 이상 150㎚ 이하인 티타늄 단층막)을 형성한다. 소스 버스 라인, 소스 전극(13as) 및 드레인 전극(13ad)은, 산화물 반도체층(7)의 상면에 배치된다. 산화물 반도체층(7) 중 채널 영역으로 되는 영역(7c)은 이들 배선으로 가려지지 않고, 노출되어 있다.
소스 버스 라인, 소스 전극(13as) 및 드레인 전극(13ad)은, 예를 들어 스퍼터링법에 의해 금속막을 퇴적하고, 이 금속막을 포토리소그래피에 의해 패터닝함으로써 형성할 수 있다. 금속막으로서, 여기에서는 티타늄(Ti)막을 이용한다. 금속막으로서, 티타늄막을 하층으로 하고, 그 위에 알루미늄, 몰리브덴, 탄탈, 텅스텐, 구리 또는 그들 합금을 포함하는 막을 갖는 적층막을 이용해도 된다. 그 경우, 하층으로 되는 티타늄막의 두께는 예를 들어 30㎚ 이상 150㎚ 이하이다. 티타늄막이 30㎚ 이상이면, 후속 공정에서 소정의 두께로 저반사층을 형성할 수 있으면서, 산화물 반도체층과 반응하지 않은 티타늄을 소스 버스 라인으로서 남길 수 있다.
금속막으로서 적층막을 이용하는 경우, 적층막 중 산화물 반도체층(7)의 상면과 접하는 층(최하층)이 티타늄막인 것이 바람직하다. 이에 의해, 보다 반사율이 낮은 저반사층이 얻어진다. 또한, 티타늄막 대신에 알루미늄막, 몰리브덴 막 등이어도, 반사율을 억제하는 효과는 얻어진다.
계속해서, 도 3의 (e)에 도시한 바와 같이, 소스 버스 라인, 소스 전극(13as) 및 드레인 전극(13ad)의 위에 제1 층간 절연층(20A: 패시베이션막)을 형성한다. 여기에서는, 제1 층간 절연층(20A)으로서, CVD법에 의해 산화실리콘막, 질화실리콘막, 산화질화실리콘막 또는 그들의 적층막을 형성한다. 제1 층간 절연층(20A)의 두께는 100㎚ 이상 500㎚ 이하인 것이 바람직하다.
계속해서, 대기 분위기 중에서 200 내지 400℃의 온도 영역에서, 2시간의 어닐 처리를 행하였다. 이에 의해, 도 3의 (f)에 도시한 바와 같이, 소스 버스 라인(13s), 소스 전극(13as)과 산화물 반도체층(7)의 사이에 저반사층(4s)이 형성되고, 드레인 전극(13ad)과 산화물 반도체층(7)의 사이에 저반사층(4d)이 형성된다. 이 후, 제1 층간 절연층(20A)에, 드레인 전극(13ad)의 표면의 일부를 노출하는 개구부(14A)를 형성한다.
어닐 처리에서는, 소스 버스 라인(13s), 소스 전극(13as) 및 드레인 전극(13ad)에 함유되는 금속(티타늄)이 산화물 반도체층(7)의 계면으로부터 산화물 반도체층(7)측으로 확산된다. 이 결과, 확산된 티타늄과, 산화물 반도체층(7)의 IGZO 사이에서 산화 환원 반응이 발생하고, 티타늄이 산화됨과 동시에, IGZO 중의 인듐이 환원되어 금속 인듐으로 된다. 이 반응에 의해 발생하는 반응층이 저반사층(4s, 4d)으로 된다.
이와 같이, 저반사층(4s, 4d)은, 어닐 처리에 있어서 배선 재료와의 반응에 의해 환원된 금속 인듐을 포함한다. 투명한 IGZO측으로부터 입사한 광의 저반사층(4s, 4d)에 의한 반사율은, 저반사층(4s, 4d)의 굴절률 n 및 소쇠(消衰) 계수 κ에 의해 정해진다. 저반사층(4s, 4d)을 배치함으로써, 소스 전극(13as) 등 금속막에 의한 반사를 억제하려고 하면, 예를 들어 저반사층(4s, 4d)의 소쇠 계수 κ를, IGZO의 κ(κ≒0)보다도 크면서, 금속(배선 재료)의 κ(티타늄: 예를 들어 2 내지 3)보다도 작게 하면 된다. 전술한 바와 같이, 저반사층(4s, 4d)이 금속 인듐을 포함하고 있으면, 그 κ를 0보다 크고 금속의 κ보다도 작게 할 수 있으므로, 반사 방지 효과를 발현한다.
티타늄과 IGZO를 반응시켜서 저반사층(4s, 4d)을 형성하는 경우, 어닐 처리의 온도는, 300℃ 이상 400℃ 이하인 것이 보다 바람직하다. 더 바람직하게는 350℃ 이상 400℃ 이하이다. 어닐 온도가 높을수록 반사율을 보다 저감할 수 있기 때문이다. 본 발명자가 검토한 바, 280℃에서 1시간 어닐 처리를 행하여 얻어진 반응층의 반사율은 25％이었지만, 350℃에서 1시간 어닐 처리를 행하여 얻어진 반응층의 반사율은 16％이며, 어닐 처리 전의 반사율(30％)과 비교하여 대폭 저하되는 것을 알 수 있었다.
또한, 특허문헌 1에 개시된 방법에서는, 소스 및 드레인 배선, 산화물 반도체층을 노출된 상태에서 어닐 처리를 행하므로, 이들의 배선과 산화물 반도체층의 계면에 발생한 반응층에 있어서, 배선 재료의 금속과의 산화 환원 반응에 의해 환원된 금속 인듐(금속 결합성의 인듐)은 어닐 분위기 중의 산소에 의해 다시 산화된다. 금속 인듐이 산화되면, 그 금속성 결합이 공유 결합성의 결합으로 변화하고, 보다 투명한 층(즉, κ≒0)으로 된다. 이와 같이, 특허문헌 1의 방법으로 형성된 반응층은, 금속 인듐을 실질적으로 포함하지 않으며, 그 소쇠 계수 κ는 IGZO의 κ와 대략 같아지므로, κ가 큰 금속막과의 계면에서의 반사를 방지하는 효과가 부족하다. 이에 반하여, 본 실시 형태에서는, 패시베이션막으로 덮인 상태에서 어닐을 행하기 때문에, 인듐의 금속 결합성이 어닐 분위기 중의 산소와 반응하여 공유 결합성으로 되돌아가는 것을 방지할 수 있다. 따라서, 본 실시 형태의 방법으로 형성된 저반사층(4s, 4d)은, 금속 인듐을 포함하므로, IGZO의 κ(κ≒0)보다 크면서, 배선 재료의 금속의 κ보다도 작은 κ를 갖고, 보다 높은 반사 방지 효과를 나타낼 수 있다.
본 실시 형태에서는, 저반사층(4s, 4d)을 형성할 때, 티타늄의 일부는 산화물 반도체층(7) 내를 두께 방향만이 아니라 가로 방향(기판(1)에 평행한 방향)으로도 확산된다. 이로 인해, 저반사층(4s)의 채널 영역(7c)측의 단부는, 소스 전극(13as)의 채널 영역(7c)측의 단부보다도 드레인 전극(13ad)측으로 거리 Ds만큼 연장된다. 마찬가지로, 저반사층(4d)의 채널 영역(7c)측의 단부는, 드레인 전극(13ad)의 채널 영역(7c)측의 단부보다도 소스 전극(13as)측으로 거리 Dd만큼 연장된다. 전술한 바와 같이, 거리 Ds, Dd는 0.1㎛ 이상 1.0㎛ 이하인 것이 바람직하다. 거리 Ds, Dd는, 어닐 조건(어닐 온도 및 시간)을 조정함으로써 제어될 수 있다.
계속해서, 도 3의 (g)에 도시한 바와 같이, 제1 층간 절연층(20A)의 위에 예를 들어 포지티브형의 감광성 수지막을 이용하여 제2 층간 절연층(20B)(두께: 예를 들어 2㎛)을 형성한다. 제2 층간 절연층(20B)은, 유기 재료를 포함하는 층인 것이 바람직하다. 이 후, 제2 층간 절연층(20B)에, 드레인 전극(13ad)의 표면의 일부를 노출하는 개구부(14B)를 형성한다.
계속해서, 도 3의 (h)에 도시한 바와 같이, 화소 전극(19)을 형성한다. 여기에서는, 제2 층간 절연층(20B) 위 및 개구부(14B) 내에, 예를 들어 스퍼터링법에 의해 도전막을 퇴적한다. 도전막으로서, 예를 들어 ITO(인듐·주석 산화물)막(두께: 50 내지 200㎚), IZO막이나 ZnO막(산화아연막) 등의 투명 도전막을 이용해도 된다. 계속해서, 포토리소그래피에 의해 도전막을 패터닝함으로써, 화소 전극(19)이 얻어진다. 화소 전극(19)은 개구부(14B) 내에서 드레인 전극(13ad)과 전기적으로 접속되도록 배치된다. 이와 같이 하여, 산화물 반도체 TFT(103)를 구비하는 반도체 장치(1001)가 제조된다.
본 실시 형태에 있어서의 산화물 반도체 TFT(103)의 형성 방법은 상기 방법에 한정되지 않는다. 예를 들어 도 4의 (a) 내지 (c)를 참조하면서 이하에 설명하는 바와 같이, 산화물 반도체층으로 되는 산화물 반도체막(예를 들어 IGZO막)과 소스 버스 라인, 소스 전극 및 드레인 전극으로 되는 금속막(예를 들어 티타늄막)을 동시에 패터닝할 수도 있다.
우선, 도 3의 (a) 및 (b)를 참조하면서 전술한 방법과 마찬가지의 방법으로, 기판(1) 위에 게이트 버스 라인, 게이트 전극(3a) 및 게이트 절연층(5)을 형성한다.
계속해서, 도 4의 (a)에 도시한 바와 같이, 게이트 절연층(5)의 위에 산화물 반도체막(7') 및 금속막(13')을 이 순서로 퇴적한다. 금속막(13')은, 티타늄막이어도 되고, 티타늄막의 위에 몰리브덴, 탄탈, 텅스텐, 구리 또는 그들의 합금을 포함하는 막을 갖는 적층막이어도 된다.
이 후, 도 4의 (b)에 도시한 바와 같이, 산화물 반도체막(7') 및 금속막(13')을 포토리소그래피법에 의해 동시에 패터닝한다. 이에 의해, 산화물 반도체층(7) 및 금속층(13)을 포함하는 적층막을 얻는다.
계속해서, 도 4의 (c)에 도시한 바와 같이, 하프 노광 기술을 이용한 포토리소그래피법에 의해, 금속층(13) 중 산화물 반도체층(7)의 채널 영역(7c) 위에 위치하는 부분을 제거한다. 이에 의해, 채널 영역(7c)을 노출시킴과 함께, 금속층(13)을 소스 버스 라인(도시생략) 및 소스 전극(13as)과 드레인 전극(13ad)으로 분리한다.
이 후, 도 3의 (e) 내지 도 3의 (h)를 참조하면서 전술한 방법과 마찬가지의 방법으로, 산화물 반도체 TFT(103)를 얻는다.
이어서, 본 실시 형태의 반도체 장치(1001)에서의 접속부(107)의 구조를 설명한다. 도 5의 (a) 내지 (c)는 각각, 접속부(107)의 구조를 예시하는 단면도로서, 도 1에 도시한 Ⅱ-Ⅱ'선을 따른 단면을 나타낸다.
도 5의 (a)에 도시한 구조에서는, 게이트 전극(3a)과 동일한 도전막으로 형성된 게이트 접속 배선(3c)은 게이트 절연층(5)에 형성된 콘택트 홀 내에서, 산화물 반도체층(7) 및 저반사층(4s)을 개재하여 소스 버스 라인(13s)과 접속되어 있다.
본 실시 형태에서는, 소스 버스 라인(13s)의 하면 전체에 산화물 반도체층(7)이 배치되어 있기 때문에, 도 5의 (a)에 도시한 바와 같이, 소스 버스 라인(13s)과 게이트 접속 배선(3c)의 사이에 산화물 반도체층(7) 및 저반사층(4s)이 개재된다.
산화물 반도체층(7)은 메탈 재료보다도 고저항이기 때문에, 도 5의 (a)와 같은 접속부(107)를 이용하면, 접속 저항이 커진다고 하는 문제가 있다. 이로 인해, 접속 저항에 배려한 설계를 행할 필요가 있다. 또한, 접속 저항을 저감하기 위해서는, 소스 버스 라인(13s)과 게이트 접속 배선(3c)을 산화물 반도체보다도 저항이 낮은 메탈 재료나 화소 전극 재료를 이용하여 접속하는 것이 바람직하다. 단, 메탈 재료나 화소 전극 재료를 이용하면, 최소 가공 치수 등의 제약으로부터 접속부(107)의 치수가 커질 우려가 있다. 따라서, 화소의 개구율이 저하하거나, 액정 패널의 표시 영역의 주연에 위치하는 영역(프레임 영역)의 치수가 증대할 우려가 있는 경우에는, 도 4의 (a)와 같은 구조의 접속부(107)를 이용하는 것이 바람직하다.
도 5의 (b)는 화소 전극 재료(ITO, IZO 등)를 포함하는 도전층(19c)을 이용하여, 소스 버스 라인(13s)과 게이트 접속 배선(3c)을 접속하는 구조의 일례를 나타낸다. 도 5의 (b)에 도시한 접속부(108)에서는, 도전층(19c)은 화소 전극과 동일한 투명 도전막을 패터닝함으로써 형성된다. 이 구조에 의하면, 저저항의 화소 전극 재료를 이용하므로, 도 5의 (a)에 도시한 구조보다도 접속 저항을 저감할 수 있다.
또한, 이 구조에서는, 접속부(108)에 발생하는 단차가, 산화물 반도체층의 두께의 분만큼 종래보다도 커진다. 이로 인해, 스퍼터링법으로 형성되는 도전층(19c)에 의해 접속부(108)에 발생하는 단차(콘택트 홀의 깊이)를 충분히 피복하는 것은 곤란하다. 특히, 접속부(107)에 있어서, 소스 버스 라인(13s)의 단부와 산화물 반도체층(7)의 단부가, 기판(1)의 법선 방향에서 보았을 때에 정합하도록 설계되어 있으면, 포토리소그래피의 중첩, 에칭 시프트 등의 프로세스 변동에 의해, 소스 버스 라인(13s)의 단부로부터 산화물 반도체층(107)의 단부가 내측으로 들어가는 행 형상으로 된다. 이와 같은 형상으로 되면, 접속부(107)의 콘택트 홀의 측벽에서 도전층(19c)이 단선할 우려가 있다. 따라서, 기판(1)의 법선 방향에서 보았을 때, 접속부(108)에서의 소스 버스 라인(13s)의 단부가, 산화물 반도체층(7)의 상면 위에 위치하도록 설계되는 것이 바람직하다. 이에 의해, 테이퍼 형상을 갖는 콘택트 홀이 형성되므로, 필요한 프로세스 마진을 확보하여, 도전층(19c)의 단선에 의한 접속 불량을 억제할 수 있다.
또는, 도 5의 (c)에 도시한 바와 같이, 게이트 접속 배선(3c)과 도전층(19c)을 접속하기 위한 제1 접속부(109a)와, 도전층(19c)과 소스 버스 라인(13s)을 접속하기 위한 제2 접속부(109b)를 구비하고 있어도 된다. 이에 의해, 접속부(109a, 109b)에 필요한 면적은 커지지만, 접속 저항을 증대시키지 않고, 소스 버스 라인(13s)과 게이트 접속 배선(3c)을 보다 확실하게 접속할 수 있다.
(제2 실시 형태)
이하, 본 발명에 따른 반도체 장치의 제2 실시 형태를 설명한다. 본 실시 형태는, 산화물 반도체층(7) 위에 채널 영역(7c)을 보호하기 위한 에치 스톱(9)을 갖고 있다.
도 6은, 본 실시 형태의 반도체 장치(1002)에 있어서의 산화물 반도체 TFT(203)의 단면도이다. 설명의 편의상, 도 1과 마찬가지의 구성 요소에는 동일한 참조 부호를 붙이고, 설명을 생략한다. 또한, 반도체 장치(1002)의 평면도는, 도 1에 도시한 평면도와 마찬가지이기 때문에, 생략한다.
본 실시 형태에 있어서의 산화물 반도체 TFT(203)에서는, 도 6에 도시한 바와 같이, 산화물 반도체층(7)의 상면 중 채널 영역(7c)으로 되는 부분과 접하도록 에치 스톱(9)이 형성되어 있다. 에치 스톱(9)은 산화물 반도체층(7)의 상면 중 적어도 채널 영역(7c)과 접하도록 형성되어 있으면 된다. 소스 및 드레인 전극(13as, 13ad)은, 에치 스톱(9) 및 산화물 반도체층(7)의 위에 배치되어 있다. 소스 버스 라인(도시생략)의 적어도 일부도 산화물 반도체층(7) 위에 배치되어 있다. 산화물 반도체층(7)과 소스 버스 라인, 소스 전극(13as) 및 드레인 전극(13ad)의 사이에는, 저반사층(4s, 4d)이 형성되어 있다. 이 실시 형태에서는, 소스 버스 라인, 소스 전극(13as) 및 드레인 전극(13ad)의 하면 중 에치 스톱(9)과 접하는 영역 이외에는, 저반사층(4s, 4d)과 접촉하고 있다. 저반사층(4s, 4d)의 조성은, 도 2를 참조하면서 전술한 조성과 동일하여도 된다.
본 실시예에서도 전술한 실시 형태와 마찬가지로, 소스 버스 라인, 소스 전극(13as) 및 드레인 전극(13ad)의 하면이 저반사층(4s, 4d)과 접하고 있으므로, 반도체 장치(1002)로 입사한 광이 소스 버스 라인, 소스 전극(13as), 드레인 전극(13ad), 게이트 버스 라인 및 게이트 전극(3a)의 표면에서 반복 반사하여 산화물 반도체층(7)의 채널 영역(7c)으로 입사하는 것을 억제할 수 있다. 또한, 기판(1)의 이면에서 보았을 때, 채널 영역(7c)은 게이트 전극(3a)에 의해 차광되어 있으므로, 기판(1)의 이면측으로부터의 광이 채널 영역(7c)으로 직접 입사하는 것을 억제할 수 있다.
기판(1)의 법선 방향에서 보았을 때, 저반사층(4s)의 채널 영역(7c)측의 단부 E1은, 소스 전극(13as) 중 산화물 반도체층(7)과 접하는 부분의 채널 영역(7c)측의 단부 E2보다도 드레인 전극(14ad)측에 위치하고 있는 것이 바람직하다. 즉, 저반사층(4)의 일부는 에치 스톱(9)의 아래쪽에 배치되어 있는 것이 바람직하다. 마찬가지로, 저반사층(4d)의 채널 영역(7c)측의 단부 E3은, 드레인 전극(13ad) 중 산화물 반도체층(7)과 접하는 부분의 채널 영역(7c)측의 단부 E4보다도 소스 전극(13as)측에 위치하고 있는 것이 바람직하다. 이에 의해, 소스 전극(13as) 및 드레인 전극(13ad) 중 에치 스톱(9)의 측벽과 접하는 부분에서, 광(29)이 반사하는 것을 억제할 수 있다. 따라서, 채널 영역(7c)으로의 광(29)의 입사를 보다 효과적으로 저감할 수 있다. 단부 E1과 단부 E2의 채널 길이 방향에 있어서의 거리 Ds는 예를 들어 0.1㎛ 이상 1.0㎛ 이하이다. 마찬가지로, 단부 E3과 단부 E4의 채널 길이 방향에서의 거리 Dd는 예를 들어 0.1㎛ 이상 1.0㎛ 이하이다.
또한, 산화물 반도체층(7)의 적어도 채널 영역(7c)을 에치 스톱(9)으로 보호하므로, 특히 소스 전극(13as)과 드레인 전극(13ad)을 분리하기 위한 에칭 공정에 있어서, 산화물 반도체층(7)에 대한 프로세스 대미지를 억제할 수 있다. 따라서, 산화물 반도체층(7)의 열화(저저항화)를 보다 효과적으로 억제할 수 있다.
에치 스톱(9)은 절연막이면 되지만, SiO2막 등의 산화물막을 이용하는 것이 바람직하다. 산화물막을 이용하면, 산화물 반도체층(7)에 산소 결손이 발생한 경우에, 산화물막에 포함되는 산소에 의해 산소 결손을 회복하는 것이 가능해지므로, 산화물 반도체층(7)의 산화 결손을 보다 효과적으로 저감할 수 있다.
본 실시 형태의 반도체 장치(1002)에 있어서의 소스·게이트 접속부의 구조는, 도 5의 (a) 내지 (c)를 참조하면서 전술한 구조 중 어느 하나와 마찬가지이어도 된다.
이어서, 본 실시 형태의 반도체 장치(1002)의 제조 방법의 일례를 설명한다.
우선, 도 7의 (a) 내지 (h)는 각각, 기판(1) 위에 산화물 반도체 TFT(203)를 형성하는 방법을 설명하기 위한 공정 단면도이다. 설명의 편의상, 도 6과 마찬가지의 구성 요소에는 동일한 참조 부호를 붙이고, 설명을 생략한다.
우선, 도 7의 (a) 내지 (c)에 도시한 바와 같이, 유리 기판 등의 기판(1)의 위에 게이트 버스 라인, 게이트 전극(3a), 게이트 절연층(5) 및 산화물 반도체층(7)을 형성한다. 이들의 형성 방법 및 재료는, 도 3의 (a) 내지 (c)를 참조하면서 전술한 방법과 마찬가지이어도 된다.
계속해서, 도 7의 (d)에 도시한 바와 같이, 산화물 반도체층(7)의 채널 영역으로 되는 영역 위에 에치 스톱(9)을 형성한다. 여기에서는, 산화물 반도체층(7) 및 게이트 절연막(5)의 위에 CVD법으로 에치 스톱으로 되는 절연막을 퇴적한 후, 포토리소그래피법에 의해 절연막의 패터닝을 행하고, 에치 스톱(9)을 얻는다. 절연막으로서는, 산화실리콘막, 질화실리콘막, 산화질화실리콘막 또는 그들의 적층막을 이용할 수 있다. 절연막의 두께는 예를 들어 30㎚ 이상 300㎚ 이하이다. 에치 스톱(9)을 형성하면, 나중에 행하는 소스 및 드레인 전극을 분리하기 위한 에칭 공정 시에, 산화물 반도체층(7)에 에칭 대미지가 발생하는 것을 억제할 수 있다. 따라서, 에칭 대미지에 기인하는 TFT 특성의 열화를 억제할 수 있다. 단, 에치 스톱(9)을 형성하지 않는 경우(도 3)와 비교하여 공정수가 증가하므로, 생산성은 낮아진다.
계속해서, 도 7의 (e)에 도시한 바와 같이, 에치 스톱(9) 위 및 산화물 반도체층(7) 위에 소스 전극 및 드레인 전극(13as, 13ad)(예를 들어 두께가 30㎚ 이상 150㎚ 이하의 티타늄 단층막)을 형성하고, 산화물 반도체층(7) 위에 소스 버스 라인(도시생략)을 형성한다. 계속해서, 소스 버스 라인, 소스 전극(13as) 및 드레인 전극(13ad) 위에 패시베이션막으로서 제1 층간 절연층(20A)(두께: 100nm 이상 500㎚ 이하)을 형성한다.
소스 버스 라인, 소스 전극(13as) 및 드레인 전극(13ad)은, 산화물 반도체층(7)의 상면과 접하도록 배치된다. 소스 버스 라인, 소스 전극(13as) 및 드레인 전극(13ad)의 형성 방법 및 재료는, 도 3의 (d)를 참조하면서 전술한 방법 및 재료와 동일하여도 된다. 또한, 제1 층간 절연층(20A)의 형성 방법 및 재료는, 도 3의 (e)를 참조하면서 전술한 방법 및 재료와 동일하여도 된다.
계속해서, 대기 분위기 중에서 200 내지 400℃의 온도 영역에서, 2시간의 어닐 처리를 행한다. 이에 의해, 도 7의 (f)에 도시한 바와 같이, 소스 전극(13as)과 산화물 반도체층(7)의 사이에 저반사층(4s)이 형성되고, 드레인 전극(13ad)과 산화물 반도체층(7)의 사이에 저반사층(4d)이 형성된다. 이 후, 제1 층간 절연층(20A)에, 드레인 전극(13ad)의 표면의 일부를 노출하는 개구부(14A)를 형성한다.
계속해서, 도 7의 (g) 및 (h)에 도시한 바와 같이, 제2 층간 절연층(20B)(예를 들어 포지티브형의 감광성 수지막) 및 화소 전극(19)을 형성한다. 이들 재료 및 형성 방법은, 도 3의 (g) 및 도 3의 (h)를 참조하면서 전술한 재료 및 방법과 마찬가지이어도 된다. 이와 같이 하여, 산화물 반도체 TFT(203)를 구비한 반도체 장치(1002)가 제조된다.
본 실시 형태의 반도체 장치의 구성은, 도 6에 도시한 구성에 한정되지 않는다. 예를 들어 도 8에 도시한 반도체 장치(1003)에서는, 소스 전극(13as)은, 에치 스톱(9)에 형성된 개구부 내에서, 저반사층(4s)을 개재하여 산화물 반도체층(7)과 접속되어 있어도 된다. 이와 같은 구성에 의하면, 소스 및 드레인 전극을 분리하기 위한 에칭 공정에 의한 산화물 반도체층(7)으로의 대미지를 보다 저감할 수 있다. 단, 소스 전극(13as)의 하면의 일부에만 저반사층(4s)이 배치되므로, 미광을 억제하는 효과는, 도 6에 도시한 반도체 장치(1002)보다도 작아진다. 또한, 도시는 생략하였지만, 드레인 전극(13ad)도, 에치 스톱(9)에 형성된 개구부 내에서, 저반사층(4d)을 개재하여 산화물 반도체층(7)과 접속되어 있어도 된다.
도 9의 (a) 내지 (c)는 반도체 장치(1003)의 소스·게이트 접속부의 구조를 예시하는 단면도이다. 소스·게이트 접속부에서는, 예를 들어 도 9의 (a)에 도시한 바와 같이, 소스 버스 라인(13s: 소스 배선)과 게이트 접속 배선(3c)을 저반사층(4s) 및 산화물 반도체층(7)을 개재하여 전기적으로 접속해도 된다. 또는, 도 9의 (b)에 도시한 바와 같이, 도전층(19c)을 개재하여 소스 배선(13s)과 게이트 접속 배선(3c)을 접속해도 된다. 이 경우, 접속부에 있어서는, 산화물 반도체층(7)과 소스 배선(13s)의 사이의 에치 스톱(9)이 제거되어 있는 것이 바람직하다. 이에 의해, 소스 배선(13s)의 하면에 저반사층(4s)이 형성되므로, 소스 배선(13s)과 게이트 접속 배선(3c) 사이에서 광이 다중 반사하는 것을 억제할 수 있다. 또한, 도 9의 (c)에 도시한 바와 같이, 도전층(19c)과 게이트 접속 배선(3c)을 접속하는 제1 접속부와, 도전층(19c)과 소스 배선(13s)을 접속하는 제2 접속부를 형성해도 된다. 이 경우, 제2 접속부에 있어서, 산화물 반도체층(7)과 소스 배선(13s)의 사이의 에치 스톱(9)이 제거되어 있는 것이 바람직하다. 이에 의해, 소스 배선(13s)의 하면에 저반사층(4s)이 형성되므로, 소스 배선(13s)과 제1 접속부의 게이트 접속 배선(3c) 사이에서 광이 다중 반사하는 것을 억제할 수 있다.
(제3 실시 형태)
이하, 본 발명에 따른 반도체 장치의 제3 실시 형태를 설명한다. 본 실시 형태의 반도체 장치는, 산화물 반도체 TFT를 구비하면서, 액정 주입 방법으로서 적하법을 이용하여 제조된 액정 표시 장치이다.
액정 표시 장치는, 한 쌍의 기판과, 그들 기판 사이에 형성된 액정층을 구비하고 있다. 적하법에서는, 우선, 한쪽 기판에, 액정층으로 되는 영역을 포위하도록 시일재를 도포하고, 그 내측에 액층 재료를 적하한다. 이 후, 2매의 기판을 접합하여 액정 패널을 형성하고, 액정 패널에 있어서 시일재로 포위된 부분 전체에 액정 재료를 충전한다. 계속해서, 시일재에 자외광(UV광)을 조사하여, 시일재를 경화시킨다.
산화물 반도체 TFT를 구비하는 종래의 액정 표시 장치에서는, 시일재의 경화에 이용하는 UV광이, 2매의 기판 사이에서 반사를 반복하여, 산화물 반도체 TFT의 채널 영역에 입사할 우려가 있다. 채널 영역으로 UV광이 입사하면, 이하에 설명하는 바와 같이, TFT의 특성 열화를 일으키는 요인이 된다. 이로 인해, 종래에는, 시일재의 근방에는 TFT를 배치할 수 없어, 표시 영역 이외의 영역(프레임 영역)의 면적이 증대한다는 문제가 있었다.
도 13은, 산화물 반도체 TFT의 채널 영역에 UV광을 조사하기 전 및 조사한 후의 전압-전류 특성을 나타내는 그래프이다. 특성의 평가에 이용한 산화물 반도체 TFT는, 예를 들어 도 14의 (a)에 도시한 종래의 TFT 구조를 갖는 IGZO-TFT이다. 도 13으로부터 알 수 있는 바와 같이, 산화물 반도체 TFT의 채널 영역에 UV광이 조사되면, 상승 전압 및 임계값 전압이 마이너스측(저전압측)으로 시프트해 가는 경향이 있다. 따라서, 산화물 반도체 TFT를 예를 들어 화소 구동용 TFT로서 이용하는 경우, 화소 전극에 기입된 전위의 유지 특성이 열화되어, 휘도 불균일이나 플리커와 같은 표시 불량을 일으킬 우려가 있다. 따라서, 적하법에서 사용하는 시일재나, 후술하는 진공법에서 이용하는 광경화 수지를 경화시킬 때의 광이 미광으로 되어 산화물 반도체 TFT의 채널 영역에 조사되지 않도록 대책을 세울 필요가 있다.
따라서, 본 실시 형태에서는, 시일재의 근방에 입사한 광의 다중 반사를 저감하기 위해서, 시일재가 도포되는 영역과 표시 영역의 사이에, 광 흡수층(UV 흡수층)으로서 산화물 반도체층을 형성한다. 산화물 반도체층은 UV광을 흡수하기 때문에, UV광이 다중 반사되어 표시 영역 내로 입사하는 것을 억제할 수 있다.
도 10의 (a) 및 (b)는 각각, 본 실시 형태의 액정 표시 장치의 주연부의 일부를 나타낸 평면도 및 확대 단면도이다. 액정 표시 장치(2001)는 액정층(30)과, 액정층(30)의 배면측에 배치된 배면 기판(32)과, 액정층(30)의 관찰자측에 배치된 전방면 기판(34)을 갖고 있다. 또한, 액정 표시 장치(2001)는 기판(32)의 법선 방향에서 보았을 때, 복수의 화소를 포함하는 표시 영역(36)과, 표시 영역(36)을 포위하는 프레임 영역(37)을 갖고 있다. 프레임 영역(37)에는, 액정 재료를 봉입하기 위한 시일부(38)가 형성되어 있다.
표시 영역(36)에 있어서, 배면 기판(32)에는 산화물 반도체 TFT(103)가 형성되어 있다. 산화물 반도체 TFT(103)는, 도 1을 참조하면서 전술한 구성을 갖고 있다. 대신에 도 6을 참조하면서 전술한 구성을 가져도 된다. 또한, 전방면 기판(34)에는, 컬러 필터(도시생략)나 블랙 매트릭스(차광층)(35)가 형성되어 있다.
프레임 영역(37)에 있어서, 배면 기판(32)에는 산화물 반도체층(7e)이 형성되어 있다. 산화물 반도체층(7e)은 산화물 반도체 TFT(103)의 활성층과 동일한 반도체막(두께: 예를 들어 10㎚ 이상 300㎚ 이하)으로 형성되어 있다. 배면 기판(32)의 법선 방향에서 보았을 때, 산화물 반도체층(7e)은 시일부(38)와 표시 영역(36)의 사이에, 표시 영역(36)을 포위하도록 형성되어 있는 것이 바람직하다. 이에 의해, 액정 패널의 주연부로부터 표시 영역(36)으로 입사하는 광의 양을 보다 확실하게 저감할 수 있다. 또한, 산화물 반도체층(7e)은 시일부(38)의 표시 영역(36)측에 배치되어 있으면 되고, 표시 영역(36)을 완전히 포위하지 않고 있어도 된다. 한편, 프레임 영역(37)에 있어서, 전방면 기판(34)에는 블랙 매트릭스(35)가 형성되어 있다. 기판(32)의 법선 방향에서 보았을 때, 시일부(38)는 블랙 매트릭스(35) 및 산화물 반도체층(7e)의 외측에 형성되어 있다.
액정 표시 장치(2001)에서는, 한쪽 기판에 도포된 시일재는, 외부로부터의 UV 조사광에 의해 경화하고, 시일부(38)로 된다. 따라서, 액정 패널의 주연부 전체에, 예를 들어 전방면 기판(34)측으로부터 UV광(39a)이 조사된다. 조사된 UV광의 일부(39b, 39c)는, 액정 패널 내부로 입사하지만, 블랙 매트릭스(35) 또는 산화물 반도체층(7e)에 의해 흡수되어, 표시 영역(36)으로는 입사하지 않는다. 따라서, 액정 표시 장치(2001) 내부에서의 다중 반사에 의해 UV광이 산화물 반도체 TFT(103)의 채널 영역으로 입사하는 것을 억제할 수 있다. 또한, UV광의 다중 반사에 의한 미광이 저감되므로, 산화물 반도체 TFT(103)와 시일부(38)의 간격을 작게 하는 것이 가능해진다. 따라서, 프레임 영역(37)의 면적을 작게 할 수 있다(프레임폭 협소화). 또한, 본 실시 형태에 의하면, 산화물 반도체 TFT(103)의 활성층으로 되는 산화물 반도체층을 형성할 때에, 동일한 반도체막을 이용하여 산화물 반도체층(7e)을 형성할 수 있다. 따라서, 제조 공정수를 증가시키지 않고, 광에 의한 TFT 특성의 저하를 억제할 수 있다.
도 11은, 본 실시 형태의 다른 액정 표시 장치의 주연부의 일부를 나타낸 확대 단면도이다. 설명의 편의상, 도 10과 마찬가지의 구성 요소에는 동일한 참조 부호를 붙이고, 설명을 생략한다.
액정 표시 장치(2002)에서는, 시일부(38)는 그 일부가 블랙 매트릭스(35)와 겹치도록 배치되어 있다. 또한, 배면 기판(34)에는, 산화물 반도체층(7e), 저반사층(4e) 및 금속층(13e)이 이 순서대로 적층된 막(적층막(41))이 형성되어 있다. 기판(32)의 법선 방향에서 보았을 때, 산화물 반도체층(7e), 저반사층(4e) 및 금속층(13e)을 포함하는 적층막(41)은 시일부(38)와 표시 영역(36)의 사이에, 표시 영역(36)을 포위하도록 형성되어 있는 것이 바람직하다. 또한, 이들 층은, 시일부(38)의 표시 영역(36)측에 배치되어 있으면 되고, 표시 영역(36)을 완전히 포위하고 있지 않아도 된다.
본 실시 형태에 있어서의 금속층(13e)은 블랙 매트릭스(35) 중 시일부(38)와 겹치는 부분과 대향하도록 배치되며, 광 반사층(UV 반사층)으로서 기능한다. 또한, 산화물 반도체층(7e)의 일부(33)는 금속층(13e)으로 덮여 있지 않은 것이 바람직하다. 산화물 반도체층(7e) 중 금속층(13e)으로 덮여 있지 않은 부분(33)은 광 흡수층(UV 흡수층)으로서 기능한다.
본 실시예에서도 산화물 반도체층(7e)은 산화물 반도체 TFT(103)의 활성층과 동일한 반도체막으로 형성되어 있다. 또한, 금속층(13e)은 소스 및 드레인 전극과 동일한 금속막으로 형성되어 있다. 저반사층(4e)은 금속층(13e)과 산화물 반도체층(7e)의 사이에 어닐 처리에 의해 형성된 반응층이며, 산화물 반도체 TFT(103)에서의 저반사층(4s, 4d: 도 1)과 동시에 형성된다.
액정 표시 장치(2002)에서는, 한쪽 기판에 도포된 시일재의 일부는, 외부로부터 전방면 기판(34)을 투과한 UV광(39a)에 의해 직접 조사되어 경화하고, 다른 일부는, 외부로부터 전방면 기판(34)을 투과한 후, 금속층(13e)의 표면에서 반사된 광(39b)에 의해 경화한다.
본 실시예에서도 UV광의 일부(39b, 39c)는, 액정 패널 내부로 입사하지만, 블랙 매트릭스(35) 또는 산화물 반도체층(7e)에 의해 흡수되고, 표시 영역(36)으로는 입사하지 않는다. 따라서, 액정 표시 장치(2002) 내부에서의 다중 반사에 의해 UV광이 산화물 반도체 TFT(103)의 채널 영역으로 입사하는 것을 억제할 수 있다.
본 실시 형태에서는, 시일부(38)의 일부를 블랙 매트릭스(35)의 주연부와 겹치도록 배치할 수 있다. 게다가, UV광의 다중 반사에 의한 미광이 저감되므로, 산화물 반도체 TFT(103)와 시일부(38)의 간격을 작게 하는 것이 가능해진다. 따라서, 프레임 영역(37)의 면적을 작게 할 수 있다(프레임폭 협소화).
또한, 산화물 반도체층(7e), 저반사층(4e) 및 금속층(13e)을 포함하는 적층막(41)을 정전기 대책용 보호 배선이나 신호선으로서 이용해도 된다. 이에 의해, 새로운 프레임폭 협소화를 실현할 수 있다.
본 실시 형태에 의하면, 산화물 반도체 TFT(103)를 형성하는 공정과 동일한 공정에 의해, 산화물 반도체층(7e), 저반사층(4e) 및 금속층(13e)을 형성할 수 있다. 따라서, 제조 공정수를 증가시키지 않고, 광에 의한 TFT 특성의 저하를 억제할 수 있다.
도시한 바와 같이, 산화물 반도체층(7e)의 상면의 일부가 금속층(13e)으로부터 노출되어 있으면, 산화물 반도체층(7e) 중 금속층(13e)으로 덮여 있지 않은 부분(33)을 UV 흡수층으로서 기능시킬 수 있으므로, 미광을 더 효과적으로 저감할 수 있다. UV 흡수층으로서 기능하는 부분(33)은 시일부(38) 및 금속층(13e)보다도 표시 영역(36)측에 배치되어 있는 것이 바람직하다. 또한, 적층막(41)의 표시 영역(36)측에, 적층막(41)과는 별개로, 산화물 반도체층 단층을 포함하는 UV 흡수층을 형성해도 된다.
(제4 실시 형태)
이하, 본 발명에 따른 반도체 장치의 제4 실시 형태를 설명한다. 본 실시 형태의 반도체 장치는, 산화물 반도체 TFT를 구비하면서, 액정 주입 방법으로서 진공법을 이용하여 제조된 액정 표시 장치이다.
진공법에서는, 우선, 한쪽 기판에, 액정층으로 되는 영역을 포위하도록, 광경화성의 시일재를 도포한다. 이때, 나중에 액정을 주입하기 위한 간극을 형성해 둔다. 계속해서, 2매의 기판을 접합하고, UV광의 조사에 의해 시일재를 경화시켜서, 주입 전 패널을 얻는다. 이 후, 진공 용기 내에 주입 전 패널을 설치하여 진공화를 행하고, 주입전 패널의 내부를 진공 상태로 한다. 계속해서, 시일재의 간극 부분(주입구)을 액정 재료 내에 담그고, 진공 용기 내를 대기 상태로 한다. 이에 의해, 주입구로부터 액정 재료가 패널 내부에 주입된다. 주입 후, 주입구로부터 액정 재료가 누출되는 것을 방지하기 위해서, UV광 또는 가시광으로 경화하는 광경화 수지(밀봉재)를 이용하여 주입구를 밀봉한다.
산화물 반도체 TFT를 구비하는 종래의 액정 표시 장치에서는, 시일재나 액정 재료의 주입구를 밀봉하는 밀봉재의 경화에 이용하는 UV 등의 광이, 패널 내부에서 반사를 반복하여, 산화물 반도체 TFT의 채널 영역으로 입사할 우려가 있다. 채널 영역에 광이 입사하면, TFT의 특성 열화를 일으키는 요인으로 된다. 이로 인해, 종래에는, 시일재나 밀봉재의 근방에는 TFT를 배치할 수 없어, 프레임 영역의 면적이 증대한다고 하는 문제가 있었다.
이에 반하여, 본 실시 형태에서는, 시일재 및 밀봉재를 부여하는 영역에, 산화물 반도체층, 저반사층 및 금속층을 포함하는 적층막과, 블랙 매트릭스를 형성한다. 이에 의해, 광의 다중 반사를 억제하면서, 프레임 영역을 작게 하는 것이 가능해진다.
도 12의 (a) 및 (b)는 각각, 본 실시 형태의 액정 표시 장치의 주연부의 일부를 나타낸 평면도 및 확대 단면도이다. 설명의 편의상, 도 10 및 도 11과 마찬가지의 구성 요소에는 동일한 참조 부호를 붙이고, 설명을 생략한다.
액정 표시 장치(2003)는 기판(32)의 법선 방향에서 보았을 때, 복수의 화소를 포함하는 표시 영역(36)과, 표시 영역(36)을 포위하는 프레임 영역(37)을 갖고 있다. 프레임 영역(37)에는, 액정층(30)을 포위하는 시일부(38)와, 시일부(38)로 형성된 액정 재료의 주입구를 밀봉하는 밀봉부(40)가 형성되어 있다.
액정 표시 장치(2003)의 배면 기판(34)에는, 산화물 반도체층(7e), 저반사층(4e) 및 금속층(13e)을 포함하는 적층막(41)이 이 순서로 형성되어 있다. 기판(32)의 법선 방향에서 보았을 때, 시일부(38) 및 밀봉부(40)는 그 일부가 블랙 매트릭스(35) 및 적층막(41)과 겹치도록 배치되어 있다. 적층막(41)은 표시 영역(36)을 포위하도록 형성되어 있는 것이 바람직하다. 금속층(13e)은 블랙 매트릭스(35) 중 밀봉부(40)와 겹치는 부분과 대향하도록 배치되며, 광 반사층으로서 기능한다. 또한, 산화물 반도체층(7e)의 상면의 일부는 금속층(13e)으로 덮여 있지 않은 것이 바람직하다. 산화물 반도체층(7e)의 상면 중 금속층(13e)으로 덮여 있지 않은 부분은 광 흡수층으로서 기능한다.
본 실시예에서도 산화물 반도체층(7e)은 산화물 반도체 TFT(103)의 활성층과 동일한 반도체막으로 형성되어 있다. 또한, 금속층(13e)은 소스 및 드레인 전극과 동일한 금속막으로 형성되어 있다. 저반사층(4e)은 금속층(13e)과 산화물 반도체층(7e)의 사이에 어닐 처리에 의해 형성된 반응층이며, 산화물 반도체 TFT(103)에 있어서의 저반사층(4s, 4d: 도 1)과 동시에 형성된다.
액정 표시 장치(2003)에서는, 시일재나 밀봉재의 일부는, 외부로부터 전방면 기판(34)을 투과한 광(39a: 예를 들어 UV)에 의해 직접 조사되어 경화하고, 다른 일부는, 외부로부터 전방면 기판(34)을 투과한 후, 금속층(13e)의 표면에서 반사된 광(39b)에 의해 경화한다.
본 실시예에서도 시일재나 밀봉재를 경화시키기 위한 광의 일부(39b, 39c)는, 패널 내부로 입사하지만, 블랙 매트릭스(35) 또는 산화물 반도체층(7e)에 의해 흡수되어, 표시 영역(36)으로는 입사하지 않는다. 따라서, 액정 표시 장치(2003) 내부에서의 다중 반사에 의해 UV광이 산화물 반도체 TFT(103)의 채널 영역에 입사하는 것을 억제할 수 있다.
또한, 본 실시 형태에 의하면, 밀봉부(40)의 일부를 블랙 매트릭스(35)의 주연부와 겹치도록 배치할 수 있다. 게다가, 미광이 저감되므로, 산화물 반도체 TFT(103)와 시일부(38) 및 밀봉부(40)의 간격을 작게 하는 것이 가능해진다. 따라서, 프레임 영역(37)의 면적을 작게 할 수 있다(프레임폭 협소화).
또한, 산화물 반도체층(7e), 저반사층(4e) 및 금속층(13e)을 포함하는 적층막(41)을 정전기 대책용 보호 배선이나 신호선으로서 이용해도 된다. 이에 의해, 새로운 프레임폭 협소화를 실현할 수 있다.
본 실시 형태에 의하면, 산화물 반도체 TFT(103)를 형성하는 공정과 동일한 공정에 의해, 산화물 반도체층(7e), 저반사층(4e) 및 금속층(13e)을 형성할 수 있다. 따라서, 제조 공정수를 증가시키지 않고, 광에 의한 TFT 특성의 저하를 억제할 수 있다.
전술한 실시 형태와 마찬가지로, 산화물 반도체층(7e)의 상면의 일부(33)가 금속층(13e)으로부터 노출되어 있으면, 그 노출 부분(33)이 광 흡수층으로서 기능하므로, 미광을 더 효과적으로 저감할 수 있다. 광 흡수층으로서 기능하는 부분은, 밀봉부(40) 및 금속층(13e)보다도 표시 영역(36)측에 배치되어 있는 것이 바람직하다. 또한, 적층막(41)의 표시 영역(36)측에, 적층막과는 별개로, 산화물 반도체층 단층을 포함하는 광 흡수층을 형성해도 된다.
또한, 진공법을 이용한 액정 표시 장치에 있어서, 광 반사층을 배치하지 않고, 광 흡수층만을 배치하여도, 미광에 의한 TFT 특성의 저하를 억제할 수 있다. 광 흡수층으로서 산화물 반도체층을 이용할 수 있다. 이 경우, 기판의 법선 방향에서 보았을 때, 시일부 및 밀봉부는, 광 흡수층인 산화물 반도체층 및 블랙 매트릭스의 외측에 배치되는 것이 바람직하다.
본 발명은 액티브 매트릭스 기판 등의 회로 기판, 액정 표시 장치, 유기 일렉트로 루미네선스(EL) 표시 장치 및 무기 일렉트로 루미네선스 표시 장치 등의 표시 장치, 이미지 센서 장치 등의 촬상 장치, 화상 입력 장치나 지문 판독 장치 등의 전자 장치 등의 박막 트랜지스터를 구비한 장치에 널리 적용할 수 있다. 특히, 대형의 액정 표시 장치 등에 알맞게 적용될 수 있다.
1: 기판
3a: 게이트 전극
3c: 게이트 접속 배선
3g: 게이트 버스 라인
4s, 4d, 4e: 저반사층
5: 게이트 절연층
7: 산화물 반도체층(활성층)
7s: 제1 콘택트 영역
7d: 제2 콘택트 영역
7c: 채널 영역
7e: 산화물 반도체층(광 흡수층)
9: 에치 스톱
13as: 소스 전극
13ad: 드레인 전극
13s: 소스 버스 라인
13e: 금속층(광 반사층)
20: 층간 절연층
20A: 제1 층간 절연층(패시베이션막)
20B: 제2 층간 절연층
19: 화소 전극
19c: 도전층
29, 60a, 60b: 광(가시광)
30: 액정층
32: 배면 기판
34: 전방면 기판
36: 표시 영역
37: 프레임 영역
38: 시일부
39a, 39b, 39c: 광(UV광, 가시광)
40: 밀봉부
41: 적층막
103, 203: 산화물 반도체 TFT
107, 108, 109: 소스·게이트 접속부
1001, 1002, 3001, 3002: 반도체 장치
2001, 2002, 2003: 액정 표시 장치

Claims (31)

  1. 기판과, 상기 기판에 지지된 박막 트랜지스터를 구비한 반도체 장치로서,
    상기 박막 트랜지스터는,
    채널 영역과, 상기 채널 영역의 양측에 각각 위치하는 소스 콘택트 영역 및 드레인 콘택트 영역을 갖는 산화물 반도체층과,
    상기 기판과 상기 산화물 반도체층의 사이에, 상기 산화물 반도체층의 적어도 상기 채널 영역과 겹치도록 배치된 게이트 전극과,
    상기 게이트 전극과 상기 산화물 반도체층의 사이에 형성된 게이트 절연층과,
    상기 소스 콘택트 영역과 전기적으로 접속된 소스 전극과,
    상기 드레인 콘택트 영역과 전기적으로 접속된 드레인 전극
    을 포함하고,
    상기 소스 전극은, 소스 버스 라인과 전기적으로 접속되어 있으며,
    상기 소스 전극, 상기 소스 버스 라인 및 상기 드레인 전극은 제1 금속 원소를 포함하고 있으며, 상기 산화물 반도체층은 제2 금속 원소를 포함하고 있고,
    상기 기판의 법선 방향에서 보았을 때, 상기 소스 전극의 적어도 일부, 상기 소스 버스 라인의 적어도 일부 및 상기 드레인 전극의 적어도 일부는, 상기 산화물 반도체층과 겹쳐 있으며,
    상기 소스 전극과 상기 산화물 반도체층의 사이, 상기 소스 버스 라인과 상기 산화물 반도체층의 사이 및, 상기 드레인 전극과 상기 산화물 반도체층의 사이에는, 제1 및 제2 금속 원소를 포함하고, 상기 소스 전극보다도 가시광에 대한 반사율이 낮은 저반사층이 형성되어 있고,
    상기 소스 전극, 상기 소스 버스 라인 및 상기 드레인 전극을 덮는 제1 층간 절연층을 더 구비하고,
    상기 저반사층은, 상기 산화물 반도체층의 위에 상기 소스 전극, 상기 소스 버스 라인 및 상기 드레인 전극을 형성하고, 상기 산화물 반도체층, 상기 소스 전극, 상기 소스 버스 라인 및 상기 드레인 전극을 덮는 상기 제1 층간 절연층을 형성한 후, 200℃ 이상 400℃ 이하의 온도로 어닐 처리를 행함으로써 형성된 층이고,
    상기 제2 금속 원소는 인듐이며, 상기 저반사층은 금속 인듐을 포함하는, 반도체 장치.
  2. 제1항에 있어서,
    상기 저반사층은, 상기 소스 전극, 상기 소스 버스 라인 및 상기 드레인 전극과 상기 산화물 반도체층이 반응하고, 상기 제1 금속 원소의 산화와 상기 제2 금속 원소의 환원이 발생함으로써 형성된 반응층인, 반도체 장치.
  3. 삭제
  4. 제1항 또는 제2항에 있어서,
    상기 소스 전극, 상기 소스 버스 라인 및 상기 드레인 전극의 하면 전체는 상기 저반사층에 접촉하고 있는, 반도체 장치.
  5. 제1항 또는 제2항에 있어서,
    상기 기판의 법선 방향에서 보았을 때, 상기 저반사층은, 상기 소스 전극의 상기 채널 영역측의 단부로부터 상기 드레인 전극측으로 거리 Ds만큼 연장하여 상기 채널 영역의 일부를 가리고 있으면서, 상기 드레인 전극의 상기 채널 영역측의 단부로부터 상기 소스 전극측으로 거리 Dd만큼 연장하여 상기 채널 영역의 일부를 가리고 있고, 거리 Ds 및 거리 Dd의 합은 채널 길이보다도 작은, 반도체 장치.
  6. 제5항에 있어서,
    상기 거리 Ds 및 Dd는 모두 0.1㎛ 이상 1.0㎛ 이하인, 반도체 장치.
  7. 제1항 또는 제2항에 있어서,
    상기 산화물 반도체층의 적어도 상기 채널 영역을 덮는 에치 스톱을 더 구비하는, 반도체 장치.
  8. 제1항 또는 제2항에 있어서,
    상기 기판의 배면측에 설치된 백라이트를 더 구비하는, 반도체 장치.
  9. 제1항 또는 제2항에 있어서,
    상기 산화물 반도체층은 In-Ga-Zn-O계 반도체를 포함하는, 반도체 장치.
  10. 제1항 또는 제2항에 있어서,
    상기 제1 금속 원소는 티타늄이며, 상기 산화물 반도체층은 In-Ga-Zn-O계 반도체를 포함하는, 반도체 장치.
  11. 제1항의 반도체 장치를 구비하는 액정 표시 장치로서,
    상기 기판에 대향하도록 유지된 대향 기판과,
    상기 기판과 상기 대향 기판의 사이에 형성된 액정층과,
    광경화성 수지를 포함하는 시일재로 형성되며, 상기 액정층을 포위하는 시일부
    를 구비하고,
    상기 액정 표시 장치는, 복수의 화소를 갖는 표시 영역과, 상기 표시 영역의 주연에 위치하는 프레임 영역을 갖고, 상기 박막 트랜지스터는 상기 표시 영역에 배치되고, 상기 시일부는 상기 프레임 영역에 배치되어 있으며,
    상기 프레임 영역에서,
    상기 기판에는, 상기 시일부와 상기 표시 영역의 사이에, 상기 시일재를 경화시키기 위한 광을 흡수하는 광 흡수층이 형성되어 있으며,
    상기 대향 기판에는, 상기 시일부와 상기 표시 영역의 사이에 차광층이 형성되어 있고,
    상기 광 흡수층은, 상기 박막 트랜지스터의 상기 산화물 반도체층과 동일한 산화물 반도체막으로 형성된 산화물 반도체층인, 액정 표시 장치.
  12. 제1항의 반도체 장치를 구비하는 액정 표시 장치로서,
    상기 기판에 대향하도록 유지된 대향 기판과,
    상기 기판과 상기 대향 기판의 사이에 형성된 액정층과,
    광경화성 수지를 포함하는 시일재로 형성되며, 상기 액정층을 포위하는 시일부
    를 구비하고,
    상기 액정 표시 장치는, 복수의 화소를 갖는 표시 영역과, 상기 표시 영역의 주연에 위치하는 프레임 영역을 갖고, 상기 박막 트랜지스터는 상기 표시 영역에 배치되고, 상기 시일부는 상기 프레임 영역에 배치되어 있으며,
    상기 프레임 영역에서,
    상기 기판에는, 상기 시일부의 일부와 겹치도록, 상기 시일재를 경화시키기 위한 광을 반사하는 광 반사층이 형성되어 있으며,
    상기 대향 기판에는, 상기 시일부의 일부와 겹치면서, 상기 광 반사층과 대향하도록 차광층이 형성되어 있고,
    상기 광 반사층은 상기 소스 전극과 동일한 금속막으로 형성된 금속층이며, 상기 금속층과 상기 기판의 사이에는, 상기 기판측으로부터, 상기 박막 트랜지스터의 상기 산화물 반도체층과 동일한 산화물 반도체막으로 형성된 광 흡수층과, 상기 제1 및 제2 금속 원소를 포함하고, 상기 광에 대한 반사율이 상기 금속층보다도 낮은 층이 형성되어 있는, 액정 표시 장치.
  13. 제12항에 있어서,
    상기 광 흡수층의 일부는, 상기 시일부와 상기 표시 영역의 사이에 위치하면서, 상기 금속층에 의해 덮여 있지 않은, 액정 표시 장치.
  14. 제11항에 있어서,
    상기 시일부는, 액정 재료를 주입하기 위한 간극을 갖고 있으며,
    광경화성 수지로 형성되며, 상기 간극을 밀봉하기 위한 밀봉부를 더 구비하고,
    상기 광 흡수층은, 상기 밀봉부와 상기 표시 영역의 사이에도 배치되어 있는, 액정 표시 장치.
  15. 제12항 또는 제13항에 있어서,
    상기 시일부는, 액정 재료를 주입하기 위한 간극을 갖고 있으며,
    상기 간극을 밀봉하기 위한 밀봉부를 더 구비하고,
    상기 광 반사층은, 상기 밀봉부의 일부와도 겹치도록 배치되어 있는, 액정 표시 장치.
  16. 삭제
  17. 제11항 또는 제12항에 있어서,
    상기 저반사층은, 상기 소스 전극, 상기 소스 버스 라인 및 상기 드레인 전극과 상기 산화물 반도체층이 반응하고, 상기 제1 금속 원소의 산화와 상기 제2 금속 원소의 환원이 발생함으로써 형성된 반응층인, 액정 표시 장치.
  18. 제11항 또는 제12항에 있어서,
    상기 소스 전극, 상기 소스 버스 라인 및 상기 드레인 전극의 하면 전체는 상기 저반사층에 접촉하고 있는, 액정 표시 장치.
  19. 제11항 또는 제12항에 있어서,
    상기 기판의 법선 방향에서 보았을 때, 상기 저반사층은, 상기 소스 전극의 상기 채널 영역측의 단부로부터 상기 드레인 전극측으로 거리 Ds만큼 연장하여 상기 채널 영역의 일부를 가리고 있으면서, 상기 드레인 전극의 상기 채널 영역측의 단부로부터 상기 소스 전극측으로 거리 Dd만큼 연장하여 상기 채널 영역의 일부를 가리고 있고, 거리 Ds 및 거리 Dd의 합은 채널 길이보다도 작은, 액정 표시 장치.
  20. 제19항에 있어서,
    상기 거리 Ds 및 Dd는 모두 0.1㎛ 이상 1.0㎛ 이하인, 액정 표시 장치.
  21. 제11항 또는 제12항에 있어서,
    상기 산화물 반도체층의 적어도 상기 채널 영역을 덮는 에치 스톱을 더 구비하는, 액정 표시 장치.
  22. 삭제
  23. 제11항 또는 제12항에 있어서,
    상기 기판의 배면측에 설치된 백라이트를 더 구비하는, 액정 표시 장치.
  24. 제11항 또는 제12항에 있어서,
    상기 제1 금속 원소는 티타늄이며, 상기 산화물 반도체층은 In-Ga-Zn-O계 반도체를 포함하는, 액정 표시 장치.
  25. 반도체 장치의 제조 방법으로서,
    (A) 기판 위에 게이트 전극을 형성하는 공정과,
    (B) 상기 게이트 전극을 덮도록 게이트 절연층을 형성하는 공정과,
    (C) 상기 게이트 절연층의 위에 제2 금속 원소를 포함하는 산화물 반도체층을 형성하는 공정과,
    (D) 상기 산화물 반도체층의 위에 제1 금속 원소를 포함하는 금속막을 퇴적하고, 상기 금속막을 패터닝 함으로써, 소스 전극, 상기 소스 전극에 접속된 소스 버스 라인 및 상기 소스 전극과 전기적으로 분리된 드레인 전극을 형성하는 공정과,
    (E) 상기 소스 전극, 상기 소스 버스 라인 및 상기 드레인 전극을 덮도록 제1 층간 절연층을 형성하는 공정과,
    (F) 상기 공정 (E) 후에, 200℃ 이상 400℃ 이하의 온도로 어닐 처리를 행하여, 상기 소스 전극, 상기 소스 버스 라인 및 상기 드레인 전극과 상기 산화물 반도체층의 사이에, 각각, 상기 제1 및 제2 금속 원소를 포함하고 상기 소스 전극보다도 가시광에 대한 반사율이 낮은 저반사층을 형성하는 공정
    을 포함하고,
    상기 제2 금속 원소는 인듐이며, 상기 저반사층은 금속 인듐을 포함하는, 반도체 장치의 제조 방법.
  26. 제25항에 있어서,
    상기 공정 (C)와 상기 공정 (D)의 사이에, 상기 산화물 반도체층 중 채널 영역으로 되는 부분을 가리는 에치 스톱을 형성하는 공정을 더 포함하는, 반도체 장치의 제조 방법.
  27. 반도체 장치의 제조 방법으로서,
    (A) 기판 위에 게이트 전극을 형성하는 공정과,
    (B) 상기 게이트 전극을 덮도록 게이트 절연층을 형성하는 공정과,
    (C) 상기 게이트 절연층 위에 제2 금속 원소를 포함하는 산화물 반도체막 및 제1 금속 원소를 포함하는 금속막을 이 순서로 퇴적하고, 얻어진 적층막의 패터닝을 행함으로써, 산화물 반도체층과, 상기 산화물 반도체층과 동일한 패턴을 갖는 금속층을 얻는 공정과,
    (D) 상기 금속층의 패터닝을 행함으로써, 상기 금속층으로부터 소스 전극, 상기 소스 전극에 접속된 소스 버스 라인 및 상기 소스 전극과 전기적으로 분리된 드레인 전극을 형성하는 공정과,
    (E) 상기 소스 전극, 상기 소스 버스 라인 및 상기 드레인 전극을 덮도록 제1 층간 절연층을 형성하는 공정과,
    (F) 상기 공정 (E) 후에, 200℃ 이상 400℃ 이하의 온도로 어닐 처리를 행하여, 상기 소스 전극, 상기 소스 버스 라인 및 상기 드레인 전극과 상기 산화물 반도체층의 사이에, 각각, 상기 제1 및 제2 금속 원소를 포함하고 상기 소스 전극보다도 가시광에 대한 반사율이 낮은 저반사층을 형성하는 공정
    을 포함하고,
    상기 제2 금속 원소는 인듐이며, 상기 저반사층은 금속 인듐을 포함하는, 반도체 장치의 제조 방법.
  28. 제25항 내지 제27항 중 어느 한 항에 있어서,
    상기 금속막은 티타늄막을 포함하고, 상기 산화물 반도체층은 In-Ga-Zn-O계 반도체를 포함하는, 반도체 장치의 제조 방법.
  29. 제28항에 있어서,
    상기 공정 (F)에서, 상기 어닐 처리의 온도는 350℃ 이상 400℃ 이하인, 반도체 장치의 제조 방법.
  30. 제11항 또는 제12항에 있어서,
    상기 산화물 반도체층은 In-Ga-Zn-O계 반도체를 포함하는, 액정 표시 장치.
  31. 제25항 내지 제27항 중 어느 한 항에 있어서,
    상기 산화물 반도체층은 In-Ga-Zn-O계 반도체를 포함하는, 반도체 장치의 제조 방법.
KR1020137019759A 2010-12-27 2011-12-20 반도체 장치 및 그 제조 방법 KR101630022B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-289440 2010-12-27
JP2010289440 2010-12-27
PCT/JP2011/079547 WO2012090794A1 (ja) 2010-12-27 2011-12-20 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20130133258A KR20130133258A (ko) 2013-12-06
KR101630022B1 true KR101630022B1 (ko) 2016-06-13

Family

ID=46382905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137019759A KR101630022B1 (ko) 2010-12-27 2011-12-20 반도체 장치 및 그 제조 방법

Country Status (7)

Country Link
US (2) US20130271690A1 (ko)
EP (1) EP2660869B1 (ko)
JP (1) JP5284545B2 (ko)
KR (1) KR101630022B1 (ko)
CN (1) CN103283029B (ko)
BR (1) BR112013015761A2 (ko)
WO (1) WO2012090794A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130117558A (ko) * 2012-04-18 2013-10-28 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8981374B2 (en) * 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9812581B2 (en) 2013-03-07 2017-11-07 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
CN103474471B (zh) * 2013-08-29 2016-05-25 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
JPWO2015046204A1 (ja) * 2013-09-27 2017-03-09 三菱電機株式会社 Ｔｆｔアレイ基板
KR102130516B1 (ko) * 2013-11-26 2020-07-06 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조방법
JP6227396B2 (ja) * 2013-12-20 2017-11-08 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
KR102234434B1 (ko) * 2013-12-27 2021-04-02 삼성디스플레이 주식회사 표시패널 및 그 제조방법
TWI686899B (zh) * 2014-05-02 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、觸控感測器、顯示裝置
JP6494184B2 (ja) * 2014-06-12 2019-04-03 三菱電機株式会社 薄膜トランジスタ、アクティブマトリックス基板、薄膜トランジスタの製造方法およびアクティブマトリックス基板の製造方法
CN104049428B (zh) * 2014-06-16 2017-02-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
KR102251840B1 (ko) * 2014-08-14 2021-05-13 엘지디스플레이 주식회사 저반사 패널을 포함하는 유기발광 표시장치
JP2016048706A (ja) * 2014-08-27 2016-04-07 三菱電機株式会社 アレイ基板およびその製造方法
CN104409362A (zh) * 2014-11-13 2015-03-11 京东方科技集团股份有限公司 一种薄膜晶体管和阵列基板的制作方法及相应装置
CN104360557B (zh) 2014-11-26 2017-04-26 京东方科技集团股份有限公司 阵列基板及其制造方法，以及显示装置
CN104752489A (zh) * 2015-04-10 2015-07-01 深圳市华星光电技术有限公司 阵列基板、显示装置及用于制备阵列基板的方法
US10103269B2 (en) * 2015-05-08 2018-10-16 Lg Chem, Ltd. Thin-film transistor substrate having a light reflection reduction layer and display device comprising same
KR102558900B1 (ko) * 2015-10-23 2023-07-25 엘지디스플레이 주식회사 표시장치와 이의 제조방법
CN106463407A (zh) * 2015-12-18 2017-02-22 京东方科技集团股份有限公司 薄膜晶体管，薄膜晶体管阵列基板，显示器件，其制备方法
US20210294138A1 (en) * 2016-09-27 2021-09-23 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
CN206441732U (zh) * 2017-02-22 2017-08-25 京东方科技集团股份有限公司 一种显示屏和显示装置
JP2018170319A (ja) * 2017-03-29 2018-11-01 株式会社Ｊｏｌｅｄ 半導体装置およびその製造方法、並びに表示装置
KR102459046B1 (ko) * 2017-12-21 2022-10-25 엘지디스플레이 주식회사 액정표시장치
JP2019114751A (ja) * 2017-12-26 2019-07-11 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
JP2020004859A (ja) * 2018-06-28 2020-01-09 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
DE102019004521A1 (de) 2018-07-02 2020-01-02 Sharp Kabushiki Kaisha Aktivmatrixsubstrat und verfahren zur herstellung eines aktivmatrixsubstrats
CN110858035B (zh) * 2018-08-24 2022-12-02 夏普株式会社 液晶显示装置
JP2022024203A (ja) * 2018-11-26 2022-02-09 株式会社ジャパンディスプレイ 表示装置
EP3929967A4 (en) 2019-02-21 2022-11-30 Toray Industries, Inc. FIELD EFFECT TRANSISTOR, METHOD FOR ITS MANUFACTURE AND WIRELESS COMMUNICATION DEVICE
KR20210069289A (ko) * 2019-12-03 2021-06-11 엘지디스플레이 주식회사 디스플레이 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056539A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
JP3766563B2 (ja) * 1999-05-17 2006-04-12 株式会社日立製作所 液晶表示装置
JP2001222017A (ja) * 1999-05-24 2001-08-17 Fujitsu Ltd 液晶表示装置及びその製造方法
JP2001083529A (ja) * 1999-09-16 2001-03-30 Hitachi Ltd 液晶表示装置及びその製造方法
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
KR101287767B1 (ko) * 2006-09-22 2013-07-18 엘지디스플레이 주식회사 액정모듈 및 이의 제조방법
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
TWI521292B (zh) * 2007-07-20 2016-02-11 半導體能源研究所股份有限公司 液晶顯示裝置
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
TWI613489B (zh) 2008-12-03 2018-02-01 半導體能源研究所股份有限公司 液晶顯示裝置
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
KR101218090B1 (ko) * 2009-05-27 2013-01-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056539A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Also Published As

Publication number Publication date
WO2012090794A1 (ja) 2012-07-05
US20160097944A1 (en) 2016-04-07
JP5284545B2 (ja) 2013-09-11
EP2660869B1 (en) 2020-10-21
US20130271690A1 (en) 2013-10-17
BR112013015761A2 (pt) 2018-11-06
EP2660869A4 (en) 2017-08-30
US9715145B2 (en) 2017-07-25
CN103283029A (zh) 2013-09-04
EP2660869A1 (en) 2013-11-06
CN103283029B (zh) 2016-03-30
JPWO2012090794A1 (ja) 2014-06-05
KR20130133258A (ko) 2013-12-06

Similar Documents

Publication Publication Date Title
KR101630022B1 (ko) 반도체 장치 및 그 제조 방법
US9880436B2 (en) Liquid crystal display device and manufacturing method thereof
US11348948B2 (en) Manufacturing method of a display device
US20200326571A1 (en) Display device
US10451946B2 (en) Semiconductor device, liquid crystal display device, and semiconductor device manufacturing method
US20180301472A1 (en) Active matrix substrate and method for manufacturing same, display device using active matrix substrate
TWI465979B (zh) 觸控面板
CN108027541B (zh) 薄膜晶体管基板及其制造方法
US9812581B2 (en) Semiconductor device and method for manufacturing same
US8760596B2 (en) Thin film transistor array panel and display device including the same, and manufacturing method thereof
US8698152B2 (en) Display panel and thin film transistor substrate
WO2016104185A1 (ja) 表示装置
US20120242923A1 (en) Thin film transistor substrate, method for manufacturing the same, and display device
US9515118B2 (en) Radiation detecting panel
CN113871545A (zh) 显示装置
US20130264568A1 (en) Semiconductor device, color filter substrate, display device provided with color filter substrate, and method for manufacturing semiconductor device
TW201321874A (zh) 畫素結構及其製造方法
KR101415226B1 (ko) 방사선 검출 패널
US20240196715A1 (en) Display panel and display apparatus
CN114883340A (zh) 有源矩阵基板
KR20080003075A (ko) 액정표시장치 및 그 제조방법
JP2897828B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
KR102163008B1 (ko) 반사형 표시패널용 어레이 기판 및 그 제조방법
KR20090093824A (ko) 전기 광학 장치 및 전기 광학 장치의 제조 방법
JP4462128B2 (ja) 電気光学装置及びその製造方法並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant