CN103283029B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN103283029B
CN103283029B CN201180063087.1A CN201180063087A CN103283029B CN 103283029 B CN103283029 B CN 103283029B CN 201180063087 A CN201180063087 A CN 201180063087A CN 103283029 B CN103283029 B CN 103283029B
Authority
CN
China
Prior art keywords
oxide semiconductor
layer
semiconductor layer
source electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180063087.1A
Other languages
English (en)
Other versions
CN103283029A (zh
Inventor
松木园广志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103283029A publication Critical patent/CN103283029A/zh
Application granted granted Critical
Publication of CN103283029B publication Critical patent/CN103283029B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

半导体装置(1001)包括薄膜晶体管(103)和源极总线(13s)，该薄膜晶体管具有栅极电极(3a)、源极和漏极电极(13as、13ad)、氧化物半导体层(7)，源极电极、源极总线和漏极电极包含第一金属元素，氧化物半导体层包含第二金属元素，从基板的法线方向看时，源极电极的至少一部分、源极总线的至少一部分以及漏极配线的至少一部分，与氧化物半导体层重叠，在源极电极与氧化物半导体层之间、源极总线与氧化物半导体层之间、以及漏极配线与氧化物半导体层之间，形成有包含第一金属元素和第二金属元素且与源极电极相比对可见光的反射率低的低反射层(4s、4d)。

Description

半导体装置及其制造方法
技术领域
本发明涉及使用氧化物半导体形成的半导体装置及其制造方法。
背景技术
液晶显示装置等所使用的有源矩阵基板中，按每个像素具有薄膜晶体管(ThinFilmTransistor，以下称“TFT”)等开关元件。作为这样的开关元件，目前广为使用的是以非晶硅膜作为活性层的TFT(以下称“非晶硅TFT”)或以多晶硅膜为活性层的TFT(以下称“多晶硅TFT”)。
近年来，作为TFT的活性层材料，人们提出了使用氧化物半导体来代替非晶硅或多晶硅。这样的TFT被称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，与非晶硅TFT相比，氧化物半导体TFT能够更高速地工作。另外，与多晶硅膜相比，氧化物半导体膜可通过简单的工艺来形成，所以能够适用于需要大面积的装置。
专利文献1和2中公开了使用氧化物半导体的底栅结构的TFT。专利文献1中公开的TFT，为了提高氧化物半导体层与源、漏极电极之间的接触性，而在它们之间形成了金属氧化物。而专利文献2中提出了这样的方案，即，在具有底栅结构的氧化物半导体TFT作为开关元件的显示装置中，在氧化物半导体TFT的观察者侧设置遮光层(专利文献2，图6)。
现有技术文献
专利文献
专利文献1：日本特开2008-219008号公报
专利文献2：日本特开2010-156960号公报
发明内容
发明要解决的技术问题
专利文献1和2中公开的现有的氧化物半导体TFT中，在氧化物半导体层的基板侧配置有栅极电极。该栅极电极也作为遮光层发挥作用，能够抑制背光入射到氧化物半导体层。另外，专利文献2的氧化物半导体TFT能够抑制来自基板上方的光入射到氧化物半导体层。
不过，根据本申请发明人的调查研究可知，通过专利文献1和2中公开的结构，很难充分抑制光(可见光)对氧化物半导体层的入射。因此，存在因入射光导致TFT特性降低的可能。
专利文献1和2中公开的具备现有的氧化物半导体TFT的半导体装置中，背光中没有被栅极电极反射而入射到半导体装置内的光的一部分，会成为在半导体装置内部反复反射的杂散光，可能会入射到氧化物半导体层的沟道部。若在氧化物半导体层的沟道部被光照射的状态下对栅极电极施加电压，则由于栅极偏压应力(gatebiasstress)的作用，成为导致阈值大幅漂移的主要原因。尤其是，在液晶显示器等使用背光进行图像显示的显示器中使用氧化物半导体TFT时，背光入射到氧化物半导体层导致氧化物半导体TFT的阈值漂移，其结果可能会引起显示器工作不良。另外，以便携式电话中安装的液晶显示器为代表的移动液晶显示器中，当太阳光等外来光入射到氧化物半导体层时，可能会导致产生阈值漂移。
产生阈值漂移的原因可考虑到以下的原因。例如，在使用In-Ga-Zn-O类半导体(以下简称“IGZO”)层作为氧化物半导体层的情况下，IGZO对于可见光并不是完全透明的，尤其是会吸收蓝光等短波长光而形成能级。另外，在氧化物半导体层与栅极绝缘膜的界面上也会吸收可见光而形成能级。当因光照射而形成这样的能级时，氧化物半导体TFT的阈值会发生变动。
本发明是鉴于上述情况而提出的，其目的在于提供一种氧化物半导体TFT，通过抑制可见光入射到氧化物半导体层从而抑制阈值的变动，实现高可靠性。
解决技术问题的技术手段
本发明的半导体装置，其具有基板和由所述基板支承的薄膜晶体管，所述薄膜晶体管包括：氧化物半导体层，其具有沟道区域、和分别位于所述沟道区域的两侧的源极接触区域和漏极接触区域；栅极电极，其在所述基板与所述氧化物半导体层之间以与所述氧化物半导体层的至少沟道区域重叠的方式配置；栅极绝缘层，其形成于所述栅极电极与所述氧化物半导体层之间；源极电极，其与所述源极接触区域电连接；和漏极电极，其与所述漏极接触区域电连接，所述源极电极与源极总线电连接，所述源极电极、所述源极总线和所述漏极电极包含第一金属元素，所述氧化物半导体层包含第二金属元素，从所述基板的法线方向看时，所述源极电极的至少一部分、所述源极总线的至少一分部以及所述漏极电极的至少一部分，与所述氧化物半导体层重叠，在所述源极电极与所述氧化物半导体层之间、所述源极总线与所述氧化物半导体层之间、以及所述漏极电极与所述氧化物半导体层之间，形成有包含第一金属元素和第二金属元素且与所述源极电极相比对可见光的反射率低的低反射层。
优选实施方式中，所述第二金属元素是铟，所述低反射层包含金属铟。
优选实施方式中，所述低反射层是通过所述氧化物半导体层与所述源极电极、所述源极总线以及所述漏极电极反应，发生所述第一金属元素的氧化和所述第二金属元素的还原而形成的反应层。
优选实施方式中，所述源极电极、所述源极总线和所述漏极电极的整个下表面与所述低反射层接触。
优选实施方式中，从所述基板的法线方向看时，所述低反射层从所述源极电极的所述沟道区域侧的端部向所述漏极电极侧延伸距离Ds而覆盖所述沟道区域的一部分，并且从所述漏极电极的所述沟道区域侧的端部向所述源极电极侧延伸距离Dd而覆盖所述沟道区域的一部分，距离Ds和距离Dd之和小于沟道长度。
优选实施方式中，所述距离Ds和Dd均为0.1μm以上1.0μm以下。
优选实施方式中，所述半导体装置还包括覆盖所述氧化物半导体层的至少所述沟道区域的蚀刻阻挡层。
优选实施方式中，所述半导体装置还包括覆盖所述源极电极、所述源极总线和所述漏极电极的第一层间绝缘层，所述低反射层是通过在所述氧化物半导体层之上形成所述源极电极、所述源极总线和所述漏极电极，并形成将它们覆盖的所述第一层间绝缘层之后，在200℃以上400℃以下的温度进行退火处理而形成的层。
优选实施方式中，所述半导体装置还包括设置于所述基板的背面侧的背光源。
优选实施方式中，所述第一金属元素是钛，所述氧化物半导体层包含In-Ga-Zn-O类半导体，所述第二金属元素是铟。
本发明的液晶显示装置，包括上述任一半导体装置，并包括：被保持成与所述基板相对的对置基板；设置在所述基板与所述对置基板之间的液晶层；和由包含光固化树脂的密封材料形成、包围所述液晶层的密封部，所述液晶显示装置具有：具有多个像素的显示区域；和位于所述显示区域的周缘的边框区域，所述薄膜晶体管配置于所述显示区域，所述密封部配置于所述边框区域，在所述边框区域，在所述基板上，在所述密封部与所述显示区域之间形成有光吸收层，该光吸收层吸收用于使密封材料固化的光，在所述对置基板上，在所述密封部与所述显示区域之间形成有遮光层，所述光吸收层是与所述薄膜晶体管的所述氧化物半导体层由相同的氧化物半导体膜形成的氧化物半导体层。
本发明的液晶显示装置，包括上述任一半导体装置，并包括：被保持成与所述基板相对的对置基板；设置在所述基板与所述对置基板之间的液晶层；和由包含光固化树脂的密封材料形成、包围所述液晶层的密封部，所述液晶显示装置具有：具有多个像素的显示区域和位于所述显示区域的周缘的边框区域，所述薄膜晶体管配置于所述显示区域，所述密封部配置于所述边框区域，在所述边框区域，在所述基板上，以与所述密封部的一部分重叠的方式形成有光反射层，该光反射层用于使所述密封材料固化的光反射，在所述对置基板上，以与所述密封部的一部分重叠，并且与所述光反射层相对的方式形成有遮光层，所述光反射层是与所述源极电极由相同的金属膜形成的金属层，在所述金属层与所述基板之间，从所述基板侧起形成有与所述薄膜晶体管的所述氧化物半导体层由相同的氧化物半导体膜形成的光吸收层、和包含所述第一金属元素和第二金属元素且与所述金属层相比对所述光的反射率低的层。
优选实施方式中，所述光吸收层的一部分位于所述密封部与所述显示区域之间，并且不被所述金属层覆盖。
优选实施方式中，所述密封部具有用于注入液晶材料的间隙，所述液晶显示装置还具备由光固化树脂形成、用于封合所述间隙的封合部，在所述封合部与所述显示区域之间也配置有所述光吸收层。
优选实施方式中，所述密封部具有用于注入液晶材料的间隙，所述液晶显示装置还具备用于封合所述间隙的封合部，所述光反射层被配置成还与所述封合部的一部分重叠。
本发明的半导体装置的制造方法，包括：(A)在基板上形成栅极电极的工序；(B)以覆盖所述栅极电极的方式形成栅极绝缘层的工序；(C)在所述栅极绝缘层之上形成氧化物半导体层的工序；(D)在所述氧化物半导体层之上，形成源极电极、与所述源极电极连接的源极总线和与所述源极电极电分离的漏极电极的工序；(E)以覆盖所述源极电极、所述源极总线和所述漏极电极的方式形成第一层间绝缘层的工序；和(F)在200℃以上400℃以下的温度进行退火处理，在所述氧化物半导体层与所述源极电极、所述源极总线以及所述漏极电极之间，分别形成与所述源极电极相比对可见光的反射率低的低反射层。
优选实施方式中，所述制造方法在所述工序(C)和所述工序(D)之间，还包括形成将所述氧化物半导体层中成为沟道区域的部分覆盖的蚀刻阻挡层的工序。
本发明的半导体装置的制造方法，包括以下工序：(A)在基板上形成栅极电极的工序；(B)以覆盖所述栅极电极的方式形成栅极绝缘层的工序；(C)在所述栅极绝缘层之上依次沉积氧化物半导体膜和金属膜，对得到的层叠膜进行图案化，由此获得具有氧化物半导体层和与所述氧化物半导体层具有相同图案的金属层的工序；(D)通过对所述金属层进行图案化，而从所述金属层形成源极电极、与所述源极电极连接的源极总线和与所述源极电极电分离的漏极电极的工序；(E)以覆盖所述源极电极、所述源极总线和所述漏极电极的方式形成第一层间绝缘层的工序；和(F)在200℃以上400℃以下的温度进行退火处理，在所述氧化物半导体层与所述源极电极、所述源极总线以及所述漏极电极之间，分别形成与所述源极电极相比对可见光的反射率低的低反射层。
优选实施方式中，所述金属膜是钛膜，所述氧化物半导体层包含In-Ga-Zn-O类半导体。
优选实施方式中，在所述工序(F)中所述退火处理的温度为350℃以上400℃以下。
发明的效果
根据本发明，在具有氧化物半导体TFT的半导体装置中，能够抑制可见光入射到氧化物半导体层，所以能够抑制因可见光的入射而导致氧化物半导体TFT的阈值发生漂移，能够提高可靠性。
此外，上述半导体装置能够在不造成生产率降低的前提下制造。
附图说明
图1(a)和(b)分别是本发明第一实施方式的半导体装置1001的俯视图和截面图。
图2是表示低反射层的组分的一例的图。
图3(a)～(h)分别是用于说明半导体装置1001的制造方法的一例的工序截面图。
图4(a)～(c)分别是用于说明半导体装置1001的制造方法的另一例的工序截面图。
图5(a)～(c)分别是举例说明半导体装置1001的源极·栅极连接部的结构的截面图。
图6是本发明第二实施方式的半导体装置1002的截面图。
图7(a)～(h)分别是用于说明半导体装置1002的制造方法的一例的工序截面图。
图8是本发明第二实施方式的另一个半导体装置1003的截面图。
图9(a)～(c)分别是举例说明半导体装置1003的源极·栅极连接部的结构的截面图。
图10(a)和(b)分别是第三实施方式的液晶显示装置2001的俯视图和放大截面图。
图11是第三实施方式的另一个液晶显示装置2002的截面图。
图12(a)和(b)分别是第四实施方式的液晶显示装置2003的俯视图和放大截面图。
图13是表示现有的氧化物半导体TFT被UV光照射而引起的特性变化的曲线图。
图14(a)和(b)分别是举例说明现有的氧化物半导体TFT的结构的截面图。
具体实施方式
首先要说明的是，具备氧化物半导体TFT的现有的半导体装置中，在半导体装置内部反复反射的杂散光对TFT造成的影响。
图14(a)是举例说明具备现有的氧化物半导体TFT的半导体装置3001的截面图，其中该氧化物半导体TFT具有底栅结构。图示的TFT结构例如已在专利文献2中公开。
半导体装置3001具有基板42、形成在基板42之上的栅极电极44、覆盖栅极电极44的栅极绝缘膜46、形成在栅极绝缘膜46之上的氧化物半导体层48、源极电极50和漏极电极52。氧化物半导体层48具有沟道区域48c、和配置在沟道区域48c两侧的源极接触区域48s和漏极接触区域48d。沟道区域48c隔着栅极绝缘膜46与栅极电极44重叠。源极接触区域48s与源极电极50接触，漏极接触区域48d与漏极电极52接触。另外，在基板42的背面(与形成有TFT的面相反的一侧的表面)侧设置有背光源，不过此处并未图示。
在半导体装置3001，从背光源出射的光(背光)中，向着氧化物半导体层48沿基板42的法线方向D前进的光60a被栅极电极44反射，不会入射到氧化物半导体层48。不过，背光中没有被栅极电极44反射而入射到半导体装置3001内的光的一部分60b，在源极电极(或源极总线)50、漏极电极(或漏极配线)52和栅极电极(或栅极配线)44等金属的表面反复反射，可能会入射到沟道区域48c。本说明书中，将像光60b那样在半导体装置内部反复反射(多重反射)的光称为“杂散光”。另外，此处以背光为例进行了说明，但对于外来光从基板42侧入射到半导体装置3001内部的情况也是同样的。
另外，专利文献1公开的氧化物半导体TFT3002中，如图14(b)所示，在氧化物半导体层48与源极电极50之间，以及氧化物半导体层48与漏极电极52之间，形成有用于改善接触性的金属氧化物层54、56。不过，这并不会减少光对沟道区域48c的入射。本申请发明人经过调查发现，金属氧化物层54、56对可见光的反射率例如估计为20％左右。因此，即使设置金属氧化物层54、56，也难以充分地抑制杂散光的多重反射。另外，半导体装置3002中，沟道区域48c的一部分不与栅极电极44重叠，所以还存在背光直接入射到沟道区域48c的可能。
另一方面，专利文献2中还提出了在氧化物半导体TFT的观察者侧，即比源极电极和漏极电极靠上方之处配置遮光层的方案，不过此处并未图示。因而，利用遮光层，能够抑制从观察者侧入射到半导体装置中的光进入氧化物半导体层。不过，因为遮光层配置在源极和漏极电极的上方，所以并不能抑制从背面基板中未形成栅极电极的区域透射而入射到半导体装置中的光(图14(a)中的光60b)经反复反射从而入射到氧化物半导体层。
并且，背光等光即使不从氧化物半导体TFT的附近入射，若从半导体装置内的某处入射，也可能会在源极总线等配线的表面上一边反复反射一边前进至氧化物半导体TFT的附近。专利文献1和2中公开的技术方案，并不能抑制这样的光入射到氧化物半导体层。
针对这一点，本申请发明人发现，通过在氧化物半导体层与氧化物半导体TFT的源极电极、漏极电极以及源极总线之间设置对可见光的反射率低的低反射率层，能够减少上述杂散光。另外，发明人还发现，作为低反射率层，通过使用由源极电极和漏极电极中包含的金属与氧化物半导体的氧化还原反应而形成的层，能够在维持接触性的同时实现由杂散光引起的TFT的特性降低，而且不会导致制造工序变得复杂，从而实现本发明。
(第一实施方式)
以下参照附图对本发明的半导体装置的第一实施方式进行说明。本实施方式的半导体装置具有薄膜晶体管(氧化物半导体TFT)，该薄膜晶体管包括由氧化物半导体构成的活性层。另外，本实施方式的半导体装置只要具有氧化物半导体TFT即可，可以广泛包括有源矩阵基板、各种显示装置、电子设备等。
此处，以具有氧化物半导体TFT作为开关元件的TFT基板为例进行说明。本实施方式的TFT基板能够适用于液晶显示装置。
图1(a)和(b)是本实施方式的半导体装置1001的截面图和俯视图。
本实施方式的半导体装置(TFT基板)1001中，具有包括多个像素部101的显示区域100和形成在显示区域以外的区域中的端子配置区域(未图示)。
各像素部101中设置有：沿着像素的列方向延伸的源极总线13s、沿着像素的行方向延伸的栅极总线3g和氧化物半导体TFT103。本实施方式中栅极总线3g包括栅极电极3a。氧化物半导体TFT103配置在源极总线13s与栅极总线3g的交叉点的附近。另外，半导体装置1001还可以具有CS电容。
各源极总线13s延伸至显示区域100的端部，在源极·栅极连接部107，同与栅极电极由同一膜形成的配线(称为“栅极连接配线”)3c电连接。栅极连接配线3c进一步延伸至端子配置区域，在未图示的端子部(源极端子)与外部配线连接。另一方面，栅极总线3g延伸至端子配置区域，在端子部(栅极端子)与外部配线连接，不过此处并未图示。
氧化物半导体TFT103的氧化物半导体层7与源极电极13as和漏极电极13ad分别连接。源极电极13as与对应的源极总线13s连接。漏极电极13ad与像素电极19连接。另外，氧化物半导体层7中形成沟道的区域(沟道区域)7c被配置成与栅极电极3a重叠。
从基板1的法线方向看时，氧化物半导体层7与源极电极13as的至少一部分、漏极电极13ad的至少一部分以及源极总线13s的至少一部分重叠。图示的例子中，氧化物半导体层7具有与源极电极13as、源极总线13s和漏极电极13ad的整体图案重叠的图案。另外，氧化物半导体层7可以分离为多个图案，包括位于源极电极13as和漏极电极13ad之下的图案和位于源极总线13s之下的图案。
接着，参照图1(b)对氧化物半导体TFT103的截面结构进行说明。
图1(b)表示半导体装置1001的氧化物半导体TFT103的沿I-I’线的截面。
氧化物半导体TFT103包括设置在基板1之上的栅极电极3a、覆盖栅极电极3a的栅极绝缘层5和形成在栅极绝缘层5上的氧化物半导体层7。本实施方式中，氧化物半导体层7例如是In-Ga-Zn-O类半导体(IGZO)层。氧化物半导体层7包括沟道区域7c、和分别配置在沟道区域7c两侧的源极接触区域7s和漏极接触区域7d。沟道区域7c隔着栅极绝缘层5与栅极电极3a重叠。氧化物半导体层7的源极接触区域7s之上设置有源极电极13as。在源极接触区域7s与源极电极13as之间形成有低反射层4s，源极电极13as经低反射层4s与源极接触区域7s电连接。低反射层4s也形成在氧化物半导体层7与源极总线13s之间。另外，在氧化物半导体层7的漏极接触区域7d之上设置有漏极电极13ad。在漏极接触区域7d与漏极电极13ad之间形成有低反射层4d，漏极电极13ad经低反射层4d与漏极接触区域7d电连接。
本说明书中，“低反射层4s、4d”指的是这样的层，即，包含源极总线13s、源极电极13as和漏极电极13ad中所含的金属元素(例如钛)和氧化物半导体层7中所含的金属元素(例如铟)，并且对可见光的反射率比源极总线13s、源极电极13as和漏极电极13ad低的层。本实施方式中的低反射层4s、4d是例如由源极总线13s、源极电极13as和漏极电极13ad中所含的金属元素与氧化物半导体层7的氧化物半导体发生氧化还原反应而形成的反应层。
氧化物半导体TFT103被形成在源极电极13as、源极总线13s和漏极电极13ad之上的层间绝缘层20所覆盖。层间绝缘层20的结构和材料并不特别限定。本实施方式中的层间绝缘层20包括第一层间绝缘层(钝化膜)20A和形成在第一层间绝缘层20A之上的第二层间绝缘层20B。
第二层间绝缘层20B之上配置有像素电极19。像素电极19在形成于第一层间绝缘层20A和第二层间绝缘层20B的接触孔内与漏极电极13ad连接。
本实施方式中，栅极电极3a的沟道长度方向上的宽度G，大于源极电极13as的沟道区域7c侧的端部与漏极电极13ad的沟道区域7c侧的端部之间的沟道长度方向上的距离(看上去的沟道长度)L。另外，栅极电极3a被配置成：在从基板1的背面侧观看时，与整个沟道区域7c、源极接触区域7s的一部分以及漏极接触区域7d的一部分重叠，即不设置所谓偏移区域。通过这样的结构，能够有效地抑制从基板1透射的背光直接入射到氧化物半导体层7的沟道区域7c。
本实施方式的半导体装置1001在源极总线13s、源极电极13as和漏极电极13d的基板侧设置有低反射层4s、4d，因此具有以下优点。
如图1(b)所示，入射到半导体装置1001内部的背光或太阳光等光29的一部分，在低反射层4s、4d与栅极电极3a或栅极总线3g之间被多重反射。低反射层4s、4d的反射率比源极电极13as等金属层的反射率小，所以光29的强度在多重反射的期间得到降低。因而，由于多重反射的作用，能够将入射到沟道区域7c的光的量抑制为比现有技术中小。
像这样，根据本实施方式，能够抑制氧化物半导体TFT103因光而劣化，能够提高可靠性。
从基板1的法线方向看时，低反射层4s优选从源极电极13as的沟道区域7c侧的端部向漏极电极13ad侧延伸距离Ds而覆盖沟道区域7c的一部分。同样地，低反射层4d优选从漏极电极13ad的沟道区域7c侧的端部向源极电极13as侧延伸距离Dd而覆盖沟道区域7c的一部分。该情况下，需要控制距离Ds和距离Dd，以使得低反射层4s和4d不会彼此接触。即，距离Ds与Dd之和设定为小于沟道长度L。由此，能够抑制光29在源极电极13as和漏极电极13ad的沟道区域7c侧的侧面反射。因而，能够有效地减少光29入射到沟道区域7c。
低反射层4s的端部与源极电极13as的端部之间的沟道长度方向上的距离Ds优选为例如0.1μm以上1.0μm以下。同样地，低反射层4d的端部与漏极电极13ad的端部之间的沟道长度方向上的距离Dd优选为例如0.1μm以上1.0μm以下。若距离Ds、Dd为0.1μm以上，则能够可靠地减少源极电极13as和漏极电极13ad的沟道区域7c侧的侧面上的光的反射。另一方面，若距离Ds、Dd超过1μm，则可能会无法确保沟道长度(即，反射层4s的沟道区域7c侧的端部与反射层4d的沟道区域7c侧的端部之间的沟道长度方向上的距离)。
低反射层4s优选形成为与源极电极13as的整个下表面接触。由此，能够抑制源极电极13as的下表面上光29的反射，所以能够获得更为显著的效果。根据同样的理由，低反射层4d优选形成为与漏极电极13ad的整个下表面接触。另外，低反射层4s优选形成为与源极总线13s的下表面中的至少位于栅极电极3a和栅极连接配线3c附近的部分接触，由此，能够更有效地抑制入射光的多重反射。为了更加有效地进行抑制，将低反射层4s形成为与源极总线13s的整个下表面接触。
接着，对本实施方式中低反射层4s、4d的组分进行说明。
如后文所述，本实施方式中，在氧化物半导体层7之上，形成成为源极总线13s、源极电极13as和漏极电极13ad的金属膜，并通过进行退火处理而在氧化物半导体层7与金属膜之间形成低反射层4s、4d。此处，作为源极总线13s、源极电极13as和漏极电极13ad的材料(金属材料)使用钛，作为氧化物半导体使用IGZO，将退火温度设定于350℃而形成反射层4s、4d，调查其组分以下进行说明。
图2表示利用俄歇电子能谱法对低反射层4s、4d中钛与铟的结合状态进行分析而得的结果。图2是横轴表示从源极总线(钛层)13s的上表面起的深度，纵轴表示检测强度。
根据分析结果，能够确认低反射层4s、4d中，钛处于氧化物结合态，铟处于金属结合态。这表示，低反射层4s、4d是作为配线材料的钛与作为氧化物半导体的IGZO之间发生了氧化还原反应，由于同时发生了钛的氧化和铟的还原而形成的反应层。该反应所生成的反应层的组分为，例如Ti39％、In7％、Ga6％、Zn1％、O47％。
调查所获得的低反射层对可见光的反射率，例如为16％，可知其是Ti层对可见光的反射率(30％)的大致1/2。低反射层和Ti层对可见光的反射率例如使用分光光度计而测得。此处，使用美能达公司制的分光光度计CM-2002，在包含正反射的模式(SCI模式)下，从氧化物半导体层侧测定低反射层或Ti层下表面的反射率。
另外，专利文献1中，将IGZO层与源极和漏极电极层叠，例如在350℃下进行退火处理，从而在IGZO层与源极电极和漏极电极之间形成金属氧化物层。该金属氧化物层，如后文详述的那样，是在由退火气氛中的氧导致氧化反应的同时形成的，在这一点上与本实施方式的低反射层不同。另外，专利文献1中栅极电极的沟道长度方向的宽度小于沟道区域的沟道长度，所以从基板透射的背光可能会直接入射到氧化物半导体层。而且，在形成TFT的区域(TFT形成区域)内形成岛状的氧化物半导体层，并为了改善氧化物半导体层与电极间的接触性，在氧化物半导体层的源极接触区域和漏极接触区域形成金属氧化物层。因而，该结构中，在TFT形成区域以外的区域中，难以抑制源极总线下表面上光的反射。
接着，参照附图对半导体装置1001的制造方法的一例进行说明。
图3(a)～(h)分别是用于说明在基板1上形成氧化物半导体TFT103的方法的工序截面图。
首先，如图3(a)所示，在基板1上形成栅极电极(厚度：例如Ti/Al/Ti层叠膜330nm)3a和栅极总线(未图示)。作为基板1例如能够使用玻璃基板等透明绝缘性基板。栅极总线和栅极电极3a能够在利用溅射法于基板1上形成栅极配线膜之后，利用光刻法进行栅极配线膜的图案化而形成。此处，作为栅极配线膜，使用从基板1侧起依次具有钛膜、铝膜和钛膜的三层结构的层叠膜。另外，作为栅极配线膜例如也可以使用钛、钼、钽、钨、铜等单层膜或包括它们的层叠膜或者合金膜等。
然后，如图3(b)所示，以覆盖栅极总线和栅极电极3a的方式形成栅极绝缘层5。栅极绝缘层5可按如下方式形成，即，利用CVD法形成绝缘膜，并对利用光刻法对其进行图案化而形成。作为绝缘膜，可以为氧化硅膜、氮化硅膜或氧化氮化硅膜，也可以是它们的层叠膜。此处，使用从基板1侧起依次具有氮化硅膜和氧化硅膜的层叠膜(厚度：375nm)。像这样，若栅极绝缘层5的上表面由氧化硅构成，则即使在形成于其上的氧化物半导体层产生氧缺陷的情况下，也能够从氧化硅填补氧，因此是优选的方式。
接着，如图3(c)所示，在栅极绝缘层5之上形成氧化物半导体层7。具体而言，使用溅射法在栅极绝缘层5上形成例如厚度为10nm以上300nm以下的IGZO膜。之后，利用光刻法对IGZO膜进行图案化，获得氧化物半导体层7。氧化物半导体层7的图案，包括：位于栅极电极3a之上、成为沟道区域的部分；和配置于源极总线、源极电极和漏极电极之下的部分。氧化物半导体层7优选具有配置在之后形成的源极总线、源极电极和漏极电极的整体图案之下的图案。此处，作为氧化物半导体层7，形成了以1∶1∶1的比例含有In(铟)、Ga(镓)和Zn(锌)的In-Ga-Zn-O类半导体层(IGZO层)，但In、Ga和Zn的比例也可以适当选择。
代替IGZO膜，也可以使用其它氧化物半导体膜来形成氧化物半导体层7。例如可以使用Zn-O类半导体(ZnO)膜、In-Zn-O类半导体(IZO)膜、Zn-Ti-O类半导体(ZTO)膜、Cd-Ge-O类半导体膜、Cd-Pb-O类半导体膜等。作为氧化物半导体膜，优选使用非晶氧化物半导体膜。这是因为，其能够在低温下制造并且能实现高迁移率。
接着，如图3(d)所示，在氧化物半导体层7之上形成源极总线(未图示)、源极电极13as和漏极电极13ad(例如厚度为30nm以上150nm以下的钛单层膜)。源极总线、源极电极13as和漏极电极13ad配置在氧化物半导体层7的上表面。氧化物半导体层7之中成为沟道区域的区域7c不被这些配线所覆盖，露出在外。
源极总线、源极电极13as和漏极电极13ad，例如按照如下方式形成，即，利用溅射法沉积金属膜、并对该金属膜利用光刻法进行图案化而形成。作为金属膜，此处使用钛(Ti)膜。作为金属膜也可以使用层叠膜，这样的层叠膜以钛膜作为下层并在其之上具有由铝、钼、钽、钨、铜或它们的合金所构成的膜。这种情况下，作为下层的钛膜的厚度例如为30nm以上150nm以下。若钛膜为30nm以上，则能够在后继工序中形成规定厚度的低反射层，并且将没有与氧化物半导体层反应的钛作为源极总线残留下来。
在作为金属膜使用层叠膜的情况下，层叠膜中与氧化物半导体层7的上表面接触的层(最下层)优选是钛膜。这样能够得到反射率更低的低反射层。另外，代替钛膜使用铝膜、钼膜等，也能够得到抑制反射率的效果。
然后，如图3(e)所示，在源极总线、源极电极13as和漏极电极13ad之上形成第一层间绝缘层(钝化膜)20A。此处，作为第一层间绝缘层20A，利用CVD法形成氧化硅膜、氮化硅膜、氧化氮化硅膜或它们的层叠膜。第一层间绝缘层20A的厚度优选为100nm以上500nm以下。
接着，在大气气氛中于200～400℃的温度区域内进行2小时的退火处理。由此，如图3(f)所示，在源极总线13s、源极电极13as与氧化物半导体层7之间形成低反射层4s、在漏极电极13ad与氧化物半导体层7之间形成低反射层4d。之后，在第一层间绝缘层20A设置使漏极电极13ad的表面的一部分露出的开口部14A。
退火处理中，源极总线13s、源极电极13as和漏极电极13ad中所含的金属(钛)从与氧化物半导体层7的界面处扩散到氧化物半导体层7侧。其结果，扩散的钛与氧化物半导体层7的IGZO之间发生氧化物还原反应，在钛被氧化的同时，IGZO中的铟被还原成金属铟。该反应产生的反应层成为低反射层4s、4d。
这样，低反射层4s、4d包含退火处理中由于与配线材料反应而还原的金属铟。从透明的IGZO侧入射的光在低反射层4s、4d上的反射率，由低反射层4s、4d的折射率n和衰减系数κ决定。在想要通过配置低反射层4s、4d来抑制源极电极13as等金属膜的反射时，例如使低反射层4s、4d的衰减系数κ大于IGZO的κ(κ≈0)，并且小于金属(配线材料)的κ(钛：例如2～3)即可。当如上所述低反射层4s、4d包含金属铟时，能够使其κ大于0并且小于金属的κ，所以表现出防止反射的效果。
在使钛与IGZO反应而形成低反射层4s、4d的情况下，退火处理的温度更加优选为300℃以上400℃以下。进一步优选的是350℃以上400℃以下。这是因为，退火温度越高越能够降低反射率。根据本申请发明人的研究可知，在280℃下进行1小时退火处理而得到的反射层的反射率为25％，在350℃下进行1小时退火处理而得到的反射层的反射率为16％，与退火处理前的反射率(30％)相比得到大幅降低。
另外，专利文献1公开的方法中，由于在源极和漏极配线、氧化物半导体层露出的状态下进行退火处理，所以在这些配线与氧化物半导体层的界面产生的反应层中，因与配线材料的金属发生氧化还原反应而被还原的金属铟(金属结合性的铟)，会在退火气氛中的氧的作用下被再次氧化。当金属铟被氧化时，其金属性结合变成共价结合，成为更加透明的层(即κ≈0)。像这样，专利文献1的方法所形成的反应层中实质上不包含金属铟，其衰减系数κ变得与IGZO的κ大致相等，在与κ较大的金属膜的界面上不能有效防止反射。对于这一点，本实施方式中，在被钝化膜覆盖的状态下进行退火，所以能够防止铟的金属结合性因与退火气氛中的氧反应而恢复成共价结合性。因而，本实施方式的方法所形成的低反射层4s、4d包含金属铟，所以其κ大于IGZO的κ(κ≈0)且小于配线材料的金属的κ，能够表现出较高的防止反射的效果。
本实施方式中，在形成低反射层4s、4d时，钛的一部分不仅在氧化物半导体层7内在厚度方向上扩散，在横向方向(与基板1平行的方向)上也会扩散。因此，低反射层4s的沟道区域7c侧的端部比源极电极13as的沟道区域7c侧的端部向漏极电极13ad侧延伸距离Ds。同样地，低反射层4d的沟道区域7c侧的端部比漏极电极13ad的沟道区域7c侧的端部向源极电极13as侧延伸距离Dd。如上所述，距离Ds、Dd优选为0.1μm以上1.0μm以下。距离Ds、Dd可通过调整退火条件(退火温度和时间)来进行控制。
接着，如图3(g)所示，在第一层间绝缘层20A之上，例如使用正型感光树脂膜形成第二层间绝缘层20B(厚度：例如为2μm)。第二层间绝缘层的20B优选为由有机材料构成的层。之后，在第二层间绝缘层20B设置使漏极电极13ad的表面的一部分露出的开口部14B。
接着，如图3(h)所示，形成像素电极19。此处，在第二层间绝缘层20B之上和开口部14B内，例如利用溅射法沉积导电膜。作为导电膜，例如可以使用ITO(铟锡氧化物)膜(厚度：50～200nm)、IZO膜或ZnO膜(氧化锌膜)等透明导电膜。接着，利用光刻法对导电膜进行图案化而得到像素电极19。像素电极19被配置成在开口部14B内与漏极电极13ad电连接。由此，制成具有氧化物半导体TFT103的半导体装置1001。
本实施方式的氧化物半导体TFT103的形成方法并不限于上述方法。例如参照图4(a)～(c)在下文中说明的那样，成为氧化物半导体层的氧化物半导体膜(IGZO膜)与成为源极总线、源极电极和漏极电极的金属膜(例如钛膜)能够同时图案化。
首先使用与参照图3(a)和(b)说明的上述方法同样的方法，在基板1之上形成栅极总线、栅极电极3a和栅极绝缘层5。
接着，如图4(a)所示，在栅极绝缘层5之上，依次沉积氧化物半导体膜7’和金属膜13’。金属膜13’可以是钛膜也可以是层叠膜，这样的层叠膜在钛膜之上具有由钼、钽、钨、铜或它们的合金所构成的膜。
然后，如图4(b)所示，利用光刻法对氧化物半导体膜7’和金属膜13’同时进行图案化。由此，得到由氧化物半导体层7和金属层13构成的层叠膜。
接着，如图4(c)所示，通过使用了半曝光技术的光刻法，将金属层13中位于氧化物半导体层7的沟道区域7c上的部分除去。由此，使沟道区域7c露出，并使金属层13分离为漏极电极13ad与源极总线(未图示)以及源极电极13as。
之后，使用与参照图3(e)～(h)说明的上述方法同样的方法，获得氧化物半导体TFT103。
接着，对本实施方式的半导体装置1001中连接部107的结构进行说明。图5(a)～(c)分别是举例说明连接部107的结构的截面图，表示了沿图1所示的II-II’线的截面。
图5(a)所示的结构中，与栅极电极3a由相同的导电膜形成的栅极连接配线3c，在设置于栅极绝缘层5的接触孔内经氧化物半导体层7和低反射层4s与源极总线13s连接。
本实施方式中，由于氧化物半导体层7配置于源极总线13s的整个下表面，所以如图5(a)所示，源极总线13s与栅极连接配线3c之间存在氧化物半导体层7和低反射层4s。
氧化物半导体层7的电阻高于金属材料，所以若使用图5(a)这样的连接部107，存在连接电阻增大的问题。因此，需要考虑到连接电阻而进行设计。另外，为了降低连接电阻，优选使用电阻比氧化物半导体低的金属材料或像素电极材料来连接源极总线13s和栅极连接配线3c。不过，若使用金属材料或像素电极材料，则由于最小加工尺寸等受到制约，连接部107的尺寸可能会变大。因而，在像素的开口率可能降低，液晶面板的位于显示区域的周缘的区域(边框区域)的尺寸可能会增大的情况下，优选使用图4(a)那样结构的连接部107。
图5(b)表示使用由像素电极材料(ITO、IZO等)构成的导电层19c来连接源极总线13s和栅极连接配线3c的结构之一例。图5(b)所示的连接部108中，导电层19c与像素电极由同一透明导电膜图案化而形成。通过这样的结构，能够使用低电阻的像素电极材料，所以能够使连接电阻低于图5(a)所示的结构。
该结构中，连接部108中产生的阶差比以往大出氧化物半导体层的厚度。因此，难以由利用溅射法形成的导电层19c来充分覆盖连接部108中产生的阶差(接触孔的深度)。尤其是，在连接部107中，若源极总线13s的端部与氧化物半导体层7的端部被设计成从基板1的法线方向看时对齐，则光刻中的重合、蚀刻中的偏移等工艺上的偏差，会导致形成为氧化物半导体层107的端部相比源极总线13s的端部更靠内侧的悬空(hanging)形状。当形成这样的形状时，在连接部107的接触孔的侧壁，导电层19c可能会断线。因而，优选设计成：从基板1的法线方向上看时，连接部108中源极总线13s的端部位于氧化物半导体层7的上表面之上。由此，形成了具有锥形形状的接触孔，所以能够确保必要的工艺余量，能够抑制因导电层19c断线导致连接不良。
或者，如图5(c)所示，也可以具备：用于将栅极连接配线3c与导电层19c连接的第一连接部109a；和用于将导电层19c与源极总线13s连接的第二连接部109b。由此，连接部109a、109b所需要的面积虽然增大，但能够更可靠地连接源极总线13s与栅极连接配线3c，而不会增大连接电阻。
(第二实施方式)
以下对本发明的半导体装置的第二实施方式进行说明。本实施方式中，在氧化物半导体层7上具有用于保护沟道区域7c的蚀刻阻挡层9。
图6是本实施方式的半导体装置1002中氧化物半导体TFT203的截面图。为简单起见，对与图1中同样的结构要素标注同一标记省略其说明。另外，半导体装置1002的俯视图与图1所示的俯视图相同，故省略。
本实施方式的氧化物半导体TFT203中，如图6所示，以与氧化物半导体层7的上表面中成为沟道区域7c的部分接触的方式，形成有蚀刻阻挡层9。蚀刻阻挡层9只要形成为与氧化物半导体层7的上表面中的至少沟道区域7c接触即可。源极和漏极电极13as、13ad配置在蚀刻阻挡层9和氧化物半导体层7之上。源极总线(未图示)的至少一部分也配置在氧化物半导体层7之上。氧化物半导体层7与源极总线、源极电极13as和漏极电极13ad之间，形成有低反射层4s、4d。该实施方式中，源极总线、源极电极13as和漏极电极13ad的下表面之中与蚀刻阻挡层9接触的区域以外的区域，与低反射层4s、4d接触。低反射层4s、4d的组分可以与参照图2说明的上述组分相同。
本实施方式也与上述实施方式同样地，源极总线、源极电极13as和漏极电极13ad的下表面与低反射层4s、4d接触，所以能够抑制入射到半导体装置1002的光在源极总线、源极电极13as、漏极电极13ad、栅极总线和栅极电极3a的表面上反复反射而入射到氧化物半导体层7的沟道区域7c。另外，从基板1的背面看时，沟道区域7c被栅极电极3a遮光，所以能够抑制来自基板1的背面侧的光直接入射到沟道区域7c。
从基板1的法线方向观察时，低反射层4s的沟道区域7c侧的端部E1优选比源极电极13as中与氧化物半导体层7接触的部分的沟道区域7c侧的端部E2更位于漏极电极14ad侧。即，低反射层4的一部分优选配置于蚀刻阻挡层9的下方。同样地，低反射层4d的沟道区域7c侧的端部E3优选比漏极电极13ad中与氧化物半导体层7接触的部分的沟道区域7c侧的端部E4更位于源极电极13as侧。由此，能够抑制光29在源极电极13as和漏极电极13ad中与蚀刻阻挡层9的侧壁接触的部分反射。因而，能够有效地减少光29入射到沟道区域7c。端部E1与端部E2之间的沟道长度方向上的距离Ds为例如0.1μm以上1.0μm以下。同样地，端部E3与端部E4之间的沟道长度方向上的距离Dd为例如0.1μm以上1.0μm以下。
另外，用蚀刻阻挡层9来保护氧化物半导体层7的至少沟道区域7c，所以尤其是在用于将源极电极13as与漏极电极13ad分离的蚀刻工序中，能够抑制对氧化物半导体层7的工艺损伤。因而，能够有效地抑制氧化物半导体层7劣化(低电阻化)。
蚀刻阻挡层9只要是绝缘膜即可，优选使用SiO2膜等氧化物膜。当使用氧化物膜时，在氧化物半导体层7中产生氧缺陷的情况下，能够利用氧化物膜中所含的氧来恢复氧缺陷，所以能够有效地降低氧化物半导体层7的氧缺陷。
本实施方式的半导体装置1002中的源极·栅极连接部的结构，可以与参照图5(a)～(c)说明的上述任一结构相同。
接着，对本实施方式的半导体装置1002的制造方法的一例进行说明。
首先，图7(a)～(h)分别是用于说明在基板1上形成氧化物半导体TFT203的方法的工序截面图。为简单起见，对与图6中同样的结构要素标注同一标记省略其说明。
首先，如图7(a)～(c)所示，在玻璃基板等基板1之上，形成栅极总线、栅极电极3a、栅极绝缘层5和氧化物半导体层7。它们的形成方法和材料，可以与参照图3(a)～(c)说明的上述方法相同。
接着，如图7(d)所示，在氧化物半导体层7的成为沟道区域的区域上形成蚀刻阻挡层9。此处，在氧化物半导体层7和栅极绝缘膜5之上，通过CVD法沉积作为蚀刻阻挡层的绝缘膜之后，利用光刻法进行绝缘膜的图案化，得到蚀刻阻挡层9。作为绝缘膜，能够使用氧化硅膜、氮化硅膜、氧化氮化硅膜或它们的层叠膜。绝缘膜的厚度例如为30nm以上300nm以下。通过形成蚀刻阻挡层9，能够抑制在之后进行的用于分离源极电极和漏极电极的蚀刻工序之中，氧化物半导体层7上产生工艺损伤。因而，能够抑制因蚀刻损伤而导致TFT特性劣化。不过，在与不形成蚀刻阻挡层9的情况下(图3)，工序数增多，生产率降低。
接着，如图7(e)所示，在蚀刻阻挡层9上和氧化物半导体层7上形成源极电极和漏极电极(例如厚度为30nm以上150nm以下的钛单层膜)13as、13ad，在氧化物半导体层7上形成源极总线(未图示)。然后，在源极总线、源极电极13as和漏极电极13ad之上，作为钝化膜而形成第一层间绝缘层(厚度：100nm以上500nm以下)20A。
源极总线、源极电极13as和漏极电极13ad配置成与氧化物半导体层7的上表面接触。源极总线、源极电极13as和漏极电极13ad的形成方法和材料，可以与参照图3(d)说明的上述方法和材料相同。另外，第一层间绝缘层20A的形成方法和材料，可以与参照图3(e)说明的上述方法和材料相同。
接着，在大气气氛中于200～400℃的温度区域内进行2小时的退火处理。由此，如图7(f)所示，在源极电极13as与氧化物半导体层7之间形成低反射层4s，在漏极电极13ad与氧化物半导体层7之间形成低反射层4d。之后，在第一层间绝缘层20A设置使漏极电极13ad的表面的一部分露出的开口部14A。
接着，如图7(g)和(h)所示，形成第二层间绝缘层20B(例如为正型感光树脂膜)和像素电极19。它们的材料的形成方法，可以与参照图3(g)和图3(h)说明的上述材料和方法相同。由此，制成具有氧化物半导体TFT203的半导体装置1002。
本实施方式的半导体装置的结构并不限于图6所示的结构。例如，图8所示的半导体装置1003中，源极电极13as在形成于蚀刻阻挡层9的开口部内经低反射层4s与氧化物半导体层7连接。通过采用这样的结构，能够进一步减少用于分离源极电极和漏极电极的蚀刻工序中对氧化物半导体层7的损伤。不过，由于低反射层4s仅配置在源极电极13as的下表面的一部分，所以抑制杂散光的效果小于图6所示的半导体装置1002。另外漏极电极13ad也可以在形成于蚀刻阻挡层9的开口部内经低反射层4d与氧化物半导体层7连接，不过此处并未图示。
图9(a)～(c)是举例说明半导体装置1003的源极·栅极连接部的结构的截面图。源极·栅极连接部中，例如图9(a)所示，源极总线(源极配线)13s经低反射层4s和氧化物半导体层7与栅极连接配线3c电连接。或者，也可以如图9(b)所示，通过导电层19c将源极配线13s与栅极连接配线3c连接。该情况下，在连接部中优选除去氧化物半导体层7与源极配线13s之间的蚀刻阻挡层9。由此，在源极配线13s的下表面形成了低反射层4s，所以能够抑制光在源极配线13s与栅极连接配线3c之间多重反射。进一步地，如图9(c)所示，也可以形成：将导电层19c与栅极连接配线3c连接的第一连接部；和将导电层19c与源极配线13s连接的第二连接部。该情况下，在第二连接部中优选除去氧化物半导体层7与源极配线13s之间的蚀刻阻挡层9。由此，在源极配线13s的下表面形成了低反射层4s，所以能够抑制光在源极配线13s与第一连接部的栅极连接配线3c之间多重反射。
(第三实施方式)
以下对本发明的半导体装置的第三实施方式进行说明。本实施方式的半导体装置是具有氧化物半导体TFT，并且作为液晶注入方法使用滴下法制造的液晶显示装置。
液晶显示装置具有一对基板和设置于这一对基板之间的液晶层。滴下法中，以包围成为液晶层的区域的方式，在一个基板上涂敷密封材料，并将液晶材料滴下到其内侧。之后，将2片基板贴合而形成液晶面板，将液晶面板中被密封材料包围的部分整体填充液晶材料。接着，对密封材料照射紫外光(UV光)使密封材料固化。
在具有氧化物半导体TFT的现有的液晶显示装置中，密封材料的固化中使用的UV光在2片基板之间反复反射，可能会入射到氧化物半导体TFT的沟道区域。当UV光射入沟道区域时，如下文说明的那样，是导致TFT特性劣化的主要原因。因此，现有技术中不能将TFT配置在密封材料的附近，存在显示区域以外的区域(边框区域)面积增大的问题。
图13是对氧化物半导体TFT的沟道区域照射UV光前与照射后的电压-电流特性的曲线图。特性评价中使用的氧化物半导体TFT例如是具有图14(a)所示的现有的TFT结构的IGZO-TFT。根据图13可知，当对氧化物半导体TFT的沟道区域照射了UV光时，上升电压和阈值电压存在向负侧(低电压侧)漂移的趋势。因而，在将氧化物半导体TFT例如作为像素驱动用TFT使用的情况下，写入到像素电极的电位的保持特性劣化，可能会引起亮度不均或闪烁等显示不良。因而，需要采取对策，使得在使滴下法中使用的密封材料或后述的真空法中使用的光固化树脂固化时的光，不会成为杂散光而照射到氧化物半导体TFT的沟道区域。
因此，本实施方式中为了减少入射到密封材料附近的光的多重反射，在涂敷了密封材料的区域与显示区域之间，作为光吸收层(UV吸收层)形成氧化物半导体层。因此氧化物半导体层吸收UV光，所以能够抑制UV光反射多重反射而入射到显示区域内。
图10(a)和(b)分别是表示本实施方式的液晶显示装置的周缘部的一部分的俯视图和放大截面图。液晶显示装置2001包括液晶层30、配置在液晶层30的背面侧的背面基板32和配置在液晶层30的观察者侧的正面基板34。另外，从基板32的法线方向看时，液晶显示装置2001具有包括多个像素的显示区域36和包围显示区域36的边框区域37。在边框区域37形成有用于封入液晶材料的密封部38。
在显示区域36，背面基板32上设置有氧化物半导体TFT103。氧化物半导体TFT103具有参照图1说明的上述结构。取而代之，也可以具有参照图6说明的上述结构。另外，正面基板34上形成有彩色滤光片(未图示)和黑矩阵(遮光层)35。
在边框区域37，背面基板32上形成有氧化物半导体层7e。氧化物半导体层7e与氧化物半导体TFT103的活性层由同一半导体膜(厚度：例如10nm以上300nm以下)形成。从背面基板32的法线方向看时，氧化物半导体层7e优选形成为在密封部38与显示区域36之间包围显示区域36。由此，能够更可靠地降低从液晶面板的周缘部入射到显示区域36的光量。另外，氧化物半导体层7e只要配置在密封部38的显示区域36侧即可，也可以不将显示区域36完全包围。另一方面，在边框区域37，正面基板34上形成有黑矩阵35。从基板32的法线方向看时，密封部38形成在黑矩阵35和氧化物半导体层7e的外侧。
液晶显示装置2001中，涂敷在一个基板上的密封材料通过来自外部的UV照射光而固化，成为密封部38。因而，对于液晶面板的整个周缘部，例如从正面基板34侧照射UV光39a。所照射的UV光的一部分39b、39c入射到液晶面板内部，但会被黑矩阵35或氧化物半导体层7e吸收，不会入射到显示区域36。因而，能够抑制因在液晶显示装置2001内部多重反射而导致UV光入射到氧化物半导体TFT103的沟道区域。另外，由于因UV光多重反射而引起的杂散光减少，所以能够减小氧化物半导体TFT103与密封部38之间的间隔。因而，能够减小边框区域37的面积(窄边框化)。另外，根据本实施方式，能够在形成作为氧化物半导体TFT103的活性层的氧化物半导体层时，使用同一半导体膜来形成氧化物半导体层7e。因而，无需增加制造工序数，就能够抑制因光而导致的TFT特性降低。
图11是表示本实施方式的另一液晶显示装置的周缘部的一部分的放大截面图。为简单起见，对与图10中同样的结构要素标注同一标记省略其说明。
液晶显示装置2002中，密封部38以其一部分与黑矩阵35重叠的方式配置。另外，在背面基板34，形成有依次层叠了氧化物半导体层7e、低反射层4e和金属层13e而得的膜(层叠膜)41。从基板32的法线方向看时，由氧化物半导体层7e、低反射层4e和金属层13e构成的层叠膜41，优选形成为在密封部38与显示区域36之间包围显示区域36。另外，这些层只要配置在密封部38的显示区域36侧即可，也可以不将显示区域36完全包围。
本实施方式中的金属层13e，以与黑矩阵35中与密封部38重叠的部分相对的方式配置，作为光反射层(UV反射层)发挥作用。另外，氧化物半导体层7e的一部分33优选不被金属层13e覆盖。氧化物半导体层7e中不被金属层13e覆盖的部分33作为光吸收层(UV吸收层)发挥作用。
本实施方式中，氧化物半导体层7e与氧化物半导体TFT103的活性层也由同一半导体膜形成。另外，金属层13e与源极电极和漏极电极由同一金属膜形成。低反射层4e是在金属层13e与氧化物半导体层7e之间通过退火处理而形成的反应层，与氧化物半导体TFT103的低反射层4s、4d(图1)同时形成。
液晶显示装置2002中，涂敷在一个基板上的密封材料的一部分，通过从外部透过正面基板34的UV光39a直接照射而固化，剩余的一部分通过从外部透过正面基板34后于金属层13e的表面反射的光39b而固化。
本实施方式中也是同样地，UV光的一部分39b、39c入射到液晶面板内部，但会被黑矩阵35或氧化物半导体层7e吸收，不会入射到显示区域36。因而，能够抑制因在液晶显示装置2002内部多重反射而导致UV光入射到氧化物半导体TFT103的沟道区域。
本实施方式中，密封部38以其一部分与黑矩阵35的周缘部重叠的方式配置。而且，由于因UV光多重反射而引起的杂散光减少，所以能够减小氧化物半导体TFT103与密封部38之间的间隔。因而，能够减小边框区域37的面积(窄边框化)。
另外，由氧化物半导体层7e、低反射层4e和金属层13e构成的层叠膜41，也可以作为应对静电用的保护配线或信号线使用。由此，能够实现进一步的窄边框化。
根据本实施方式，能够使形成氧化物半导体层7e、低反射层4e和金属层13e的工序，与形成氧化物半导体TFT103的工程为同一工序。因而，无需增加制造工序数，就能够抑制因光而导致的TFT特性降低。
如图所示，当氧化物半导体层7e的上表面的一部分从金属层13e露出时，氧化物半导体层7e中不被金属层13e覆盖的部分33能够作为UV吸收层发挥作用，所以能够更有效地降低杂散光。作为UV吸收层发挥作用的部分33，优选配置成比密封部38和金属层13e靠显示区域36侧。另外，在层叠膜41的显示区域36侧，也可以形成与层叠膜41不同的、由氧化物半导体层单层构成的UV吸收层。
(第四实施方式)
以下对本发明的半导体装置的第四实施方式进行说明。本实施方式的半导体装置是具有氧化物半导体TFT，并且作为液晶注入方法使用真空法制造的液晶显示装置。
真空法中，首先，以包围成为液晶层的区域的方式，在一个基板上涂敷光固化性的密封材料。此时，预先设置用于之后注入液晶的间隙。接着，将2片基板贴合，通过照射UV光而使密封材料固化，得到注入前面板。然后，将注入前面板设置于真空容器内抽真空，使注入前面板的内部成为真空状态。接着，将密封材料的间隙部分(注入口)浸入液晶材料内，使真空容器成为大气状态。由此，液晶材料从注入口被注入到面板内部。在注入之后，为了防止液晶材料从注入口漏出，使用会在UV光或可见光的作用下固化的光固化树脂(封合材料)将注入口封合。
在具有氧化物半导体TFT的现有的液晶显示装置中，将密封材料或液晶材料的注入口封合的封合材料的固化中使用的UV光等光在面板内部反复反射，可能会入射到氧化物半导体TFT的沟道区域。当光入射沟道区域时，成为导致TFT特性劣化的主要原因。因此，现有技术中不能将TFT配置在密封材料或封合材料的附近，存在边框区域面积增大的问题。
为此，本实施方式中，在使用密封材料和封合材料的区域上，形成黑矩阵和由氧化物半导体层、低反射层和金属层构成的层叠膜。由此，能够抑制光的多重反射，并且减小边框区域。
图12(a)和(b)分别是表示本实施方式的液晶显示装置的周缘部的一部分的俯视图和放大截面图。为简单起见，对与图10和图11中同样的结构要素标注同一标记省略其说明。
从基板32的法线方向看时，液晶显示装置2003具有包括多个像素的显示区域36和包围显示区域36的边框区域37。边框区域37中，形成有包围液晶层30的密封部38，和将由密封部38所形成的液晶材料的注入口封合的封合部40。
在液晶显示装置2003的背面基板34，形成有依次层叠了由氧化物半导体层7e、低反射层4e和金属13e构成的层叠膜41。从基板32的法线方向看时，密封部38和封合部40配置成其一部分与黑矩阵35和层叠膜41重叠。层叠膜41优选形成为将显示区域36包围。金属层13e以与黑矩阵35中与封合部40重叠的部分相对的方式配置，作为光反射层发挥作用。另外，氧化物半导体层7e的上表面的一部分优选不被金属层13e覆盖。氧化物半导体层7e的上表面中不被金属层13e覆盖的部分作为光吸收层收发挥作用。
本实施方式中，氧化物半导体层7e与氧化物半导体TFT103的活性层也由同一半导体膜形成。另外，金属层13e与源极和漏极电极由同一金属膜形成。低反射层4e是在金属层13e与氧化物半导体层7e之间通过退火处理而形成的反应层，与氧化物半导体TFT103的低反射层4s、4d(图1)同时形成。
液晶显示装置2003中，密封材料和封合材料的一部分，通过从外部透过正面基板34的光(例如UV光)39a直接照射而固化，剩余的一部分通过从外部透过正面基板34后于金属层13e的表面反射的光39b而固化。
本实施方式中也是同样地，用于使密封材料或封合材料固化的光的一部分39b、39c入射到面板内部，但会被黑矩阵35或氧化物半导体层7e吸收，不会入射到显示区域36。因而，能够抑制因在液晶显示装置2003内部多重反射而导致UV光入射到氧化物半导体TFT103的沟道区域。
另外，根据本实施方式，能够将封合部40的一部分配置成与黑矩阵35的周缘部重叠。而且，由于杂散光被降低，所以能够减小氧化物半导体TFT103与密封部38和封合部40的间隔。因而，能够减小边框区域37的面积(窄边框化)。
另外，由氧化物半导体层7e、低反射层4e和金属层13e构成的层叠膜41，也可以作为应对静电用的保护配线或信号线使用。由此，能够实现进一步的窄边框化。
根据本实施方式，能够使形成氧化物半导体层7e、低反射层4e和金属层13e的工序，与形成氧化物半导体TFT103的工程为同一工序。因而，无需增加制造工序数，就能够抑制因光而导致的TFT特性降低。
与上述实施方式同样地，当氧化物半导体层7e的上表面的一部分33从金属层13e露出时，该露出部件33作为光吸收层发挥作用，所以能够更有效地降低杂散光。作为光吸收层发挥作用的部分，优选配置成比封合部40和金属层13e靠显示区域36侧。另外，在层叠膜41的显示区域36侧，也可以形成与层叠膜不同的、由氧化物半导体层单层构成的光吸收层。
此外，在使用真空法的液晶显示装置中，即使不配置光反射层仅配置光吸收层，也能够抑制因杂散光导致TFT特性降低。作为光吸收层能够使用氧化物半导体层。该情况下，从基板的法线方向看时，密封部和封合部优选配置于作为光吸收层的氧化物半导体层和黑矩阵的外侧。
工业可利用性
本发明能够广泛应用于具有薄膜晶体管的装置，例如有源矩阵基板等电路基板，液晶显示装置、有机电致发光(EL)显示装置和无机电致发光显示装置等显示装置，图像传感器装置等摄像装置，图像输入装置或指纹读取装置等电子装置。尤其是，可适用于大型的液晶显示装置等。
附图标记说明
1基板
3a栅极电极
3c栅极连接配线
3g栅极总线
4s、4d、4e低反射层
5栅极绝缘层
7氧化物半导体层(活性层)
7s第一接触区域
7d第二接触区域
7c沟道区域
7e氧化物半导体层(光吸收层)
9蚀刻阻挡层
13as源极电极
13ad漏极电极
13s源极总线
13e金属层(光反射层)
20层间绝缘层
20A第一层间绝缘层(钝化膜)
20B第二层间绝缘层
19像素电极
19c导电层
29、60a、60b光(可见光)
30液晶层
32背面基板
34正面基板
36显示区域
37边框区域
38密封部
39a、39b、39c光(UV光、可见光)
40封合部
41层叠膜
103、203氧化物半导体TFT
107、108、109源极·栅极连接部
1001、1002、3001、3002半导体装置
2001、2002、2003液晶显示装置

Claims (21)

1.一种半导体装置，其具有基板和由所述基板支承的薄膜晶体管，所述半导体装置的特征在于：
所述薄膜晶体管包括：
氧化物半导体层，其具有沟道区域、和分别位于所述沟道区域的两侧的源极接触区域和漏极接触区域；
栅极电极，其在所述基板与所述氧化物半导体层之间以与所述氧化物半导体层的至少沟道区域重叠的方式配置；
栅极绝缘层，其形成于所述栅极电极与所述氧化物半导体层之间；
源极电极，其与所述源极接触区域电连接；和
漏极电极，其与所述漏极接触区域电连接，
所述源极电极与源极总线电连接，
所述源极电极、所述源极总线和所述漏极电极包含第一金属元素，所述氧化物半导体层包含第二金属元素，
从所述基板的法线方向看时，所述源极电极的至少一部分、所述源极总线的至少一部分以及所述漏极电极的至少一部分，与所述氧化物半导体层重叠，
在所述源极电极与所述氧化物半导体层之间、所述源极总线与所述氧化物半导体层之间、以及所述漏极电极与所述氧化物半导体层之间，形成有包含第一金属元素和第二金属元素且与所述源极电极相比对可见光的反射率低的低反射层，
从所述基板的法线方向看时，所述低反射层从所述源极电极的所述沟道区域侧的端部向所述漏极电极侧延伸距离Ds而覆盖所述沟道区域的一部分，并且从所述漏极电极的所述沟道区域侧的端部向所述源极电极侧延伸距离Dd而覆盖所述沟道区域的一部分，距离Ds和距离Dd之和小于沟道长度。
2.如权利要求1所述的半导体装置，其特征在于：
所述第二金属元素是铟，所述低反射层包含金属铟。
3.如权利要求1或2所述的半导体装置，其特征在于：
所述低反射层是通过所述氧化物半导体层与所述源极电极、所述源极总线以及所述漏极电极反应，发生所述第一金属元素的氧化和所述第二金属元素的还原而形成的反应层。
4.如权利要求1或2所述的半导体装置，其特征在于：
所述源极电极、所述源极总线和所述漏极电极的整个下表面与所述低反射层接触。
5.如权利要求1所述的半导体装置，其特征在于：
所述距离Ds和Dd均为0.1μm以上1.0μm以下。
6.如权利要求1或2所述的半导体装置，其特征在于：
还包括覆盖所述氧化物半导体层的至少所述沟道区域的蚀刻阻挡层。
7.如权利要求1或2所述的半导体装置，其特征在于：
还包括覆盖所述源极电极、所述源极总线和所述漏极电极的第一层间绝缘层，
所述低反射层是通过在所述氧化物半导体层之上形成所述源极电极、所述源极总线和所述漏极电极，并形成将它们覆盖的所述第一层间绝缘层之后，在200℃以上400℃以下的温度进行退火处理而形成的层。
8.如权利要求1或2所述的半导体装置，其特征在于：
还包括设置于所述基板的背面侧的背光源。
9.如权利要求1或2所述的半导体装置，其特征在于：
所述第一金属元素是钛，所述氧化物半导体层包含In-Ga-Zn-O类半导体，所述第二金属元素是铟。
10.一种液晶显示装置，其包括权利要求1至9中任一项所述的半导体装置，所述液晶显示装置特征在于，包括：
被保持成与所述基板相对的对置基板；
设置在所述基板与所述对置基板之间的液晶层；和
由包含光固化树脂的密封材料形成、包围所述液晶层的密封部，
所述液晶显示装置具有：具有多个像素的显示区域；和位于所述显示区域的周缘的边框区域，所述薄膜晶体管配置于所述显示区域，所述密封部配置于所述边框区域，
在所述边框区域，
在所述基板上，在所述密封部与所述显示区域之间形成有光吸收层，该光吸收层吸收用于使所述密封材料固化的光，
在所述对置基板上，在所述密封部与所述显示区域之间形成有遮光层，
所述光吸收层是与所述薄膜晶体管的所述氧化物半导体层由相同的氧化物半导体膜形成的氧化物半导体层。
11.如权利要求10所述的液晶显示装置，其特征在于：
所述密封部具有用于注入液晶材料的间隙，
所述液晶显示装置还具备由光固化树脂形成、用于封合所述间隙的封合部，
在所述封合部与所述显示区域之间也配置有所述光吸收层。
12.一种液晶显示装置，其包括权利要求1至9中任一项所述的半导体装置，所述液晶显示装置的特征在于，包括：
被保持成与所述基板相对的对置基板；
设置在所述基板与所述对置基板之间的液晶层；和
由包含光固化树脂的密封材料形成、包围所述液晶层的密封部，
所述液晶显示装置具有：具有多个像素的显示区域；和位于所述显示区域的周缘的边框区域，所述薄膜晶体管配置于所述显示区域，所述密封部配置于所述边框区域，
在所述边框区域，
在所述基板上，以与所述密封部的一部分重叠的方式形成有光反射层，该光反射层反射用于使所述密封材料固化的光，
在所述对置基板上，以与所述密封部的一部分重叠，并且与所述光反射层相对的方式形成有遮光层，
所述光反射层是与所述源极电极由相同的金属膜形成的金属层，在所述金属层与所述基板之间，从所述基板侧起形成有与所述薄膜晶体管的所述氧化物半导体层由相同的氧化物半导体膜形成的光吸收层、和包含所述第一金属元素和第二金属元素且与所述金属层相比对所述光的反射率低的层。
13.如权利要求12所述的液晶显示装置，其特征在于：
所述光吸收层的一部分位于所述密封部与所述显示区域之间，并且不被所述金属层覆盖。
14.如权利要求12或13所述的液晶显示装置，其特征在于：
所述密封部具有用于注入液晶材料的间隙，
所述液晶显示装置还具备用于封合所述间隙的封合部，
所述光反射层被配置成还与所述封合部的一部分重叠。
15.一种半导体装置的制造方法，其特征在于，包括：
(A)在基板上形成栅极电极的工序；
(B)以覆盖所述栅极电极的方式形成栅极绝缘层的工序；
(C)在所述栅极绝缘层之上形成氧化物半导体层的工序；
(D)在所述氧化物半导体层之上，形成源极电极、与所述源极电极连接的源极总线和与所述源极电极电分离的漏极电极的工序；
(E)以覆盖所述源极电极、所述源极总线和所述漏极电极的方式形成第一层间绝缘层的工序；和
(F)在200℃以上400℃以下的温度进行退火处理，在所述氧化物半导体层与所述源极电极、所述源极总线以及所述漏极电极之间，分别形成与所述源极电极相比对可见光的反射率低的低反射层，
所述氧化物半导体层具有沟道区域、和分别位于所述沟道区域的两侧的源极接触区域和漏极接触区域，
从所述基板的法线方向看时，所述低反射层从所述源极电极的所述沟道区域侧的端部向所述漏极电极侧延伸距离Ds而覆盖所述沟道区域的一部分，并且从所述漏极电极的所述沟道区域侧的端部向所述源极电极侧延伸距离Dd而覆盖所述沟道区域的一部分，距离Ds和距离Dd之和小于沟道长度。
16.如权利要求15所述的半导体装置的制造方法，其特征在于：
在所述工序(C)和所述工序(D)之间，还包括形成将所述氧化物半导体层中成为沟道区域的部分覆盖的蚀刻阻挡层的工序。
17.如权利要求15或16所述的半导体装置的制造方法，其特征在于：
所述氧化物半导体层包含In-Ga-Zn-O类半导体。
18.如权利要求17所述的半导体装置的制造方法，其特征在于：
在所述工序(F)中，所述退火处理的温度为350℃以上400℃以下。
19.一种半导体装置的制造方法，其特征在于，包括：
(A)在基板上形成栅极电极的工序；
(B)以覆盖所述栅极电极的方式形成栅极绝缘层的工序；
(C)在所述栅极绝缘层之上依次沉积氧化物半导体膜和金属膜，对得到的层叠膜进行图案化，由此获得氧化物半导体层和与所述氧化物半导体层具有相同图案的金属层的工序；
(D)通过进行所述金属层的图案化，从所述金属层形成源极电极、与所述源极电极连接的源极总线和与所述源极电极电分离的漏极电极的工序；
(E)以覆盖所述源极电极、所述源极总线和所述漏极电极的方式形成第一层间绝缘层的工序；和
(F)在200℃以上400℃以下的温度进行退火处理，在所述氧化物半导体层与所述源极电极、所述源极总线以及所述漏极电极之间，分别形成与所述源极电极相比对可见光的反射率低的低反射层，
所述氧化物半导体层具有沟道区域、和分别位于所述沟道区域的两侧的源极接触区域和漏极接触区域，
从所述基板的法线方向看时，所述低反射层从所述源极电极的所述沟道区域侧的端部向所述漏极电极侧延伸距离Ds而覆盖所述沟道区域的一部分，并且从所述漏极电极的所述沟道区域侧的端部向所述源极电极侧延伸距离Dd而覆盖所述沟道区域的一部分，距离Ds和距离Dd之和小于沟道长度。
20.如权利要求19所述的半导体装置的制造方法，其特征在于：
所述金属膜是钛膜，所述氧化物半导体层包含In-Ga-Zn-O类半导体。
21.如权利要求20所述的半导体装置的制造方法，其特征在于：
在所述工序(F)中，所述退火处理的温度为350℃以上400℃以下。
CN201180063087.1A 2010-12-27 2011-12-20 半导体装置及其制造方法 Active CN103283029B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-289440 2010-12-27
JP2010289440 2010-12-27
PCT/JP2011/079547 WO2012090794A1 (ja) 2010-12-27 2011-12-20 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN103283029A CN103283029A (zh) 2013-09-04
CN103283029B true CN103283029B (zh) 2016-03-30

Family

ID=46382905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180063087.1A Active CN103283029B (zh) 2010-12-27 2011-12-20 半导体装置及其制造方法

Country Status (7)

Country Link
US (2) US20130271690A1 (zh)
EP (1) EP2660869B1 (zh)
JP (1) JP5284545B2 (zh)
KR (1) KR101630022B1 (zh)
CN (1) CN103283029B (zh)
BR (1) BR112013015761A2 (zh)
WO (1) WO2012090794A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130117558A (ko) * 2012-04-18 2013-10-28 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8981374B2 (en) * 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105027296B (zh) 2013-03-07 2018-11-06 夏普株式会社 半导体装置及其制造方法
CN103474471B (zh) * 2013-08-29 2016-05-25 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
JPWO2015046204A1 (ja) * 2013-09-27 2017-03-09 三菱電機株式会社 Ｔｆｔアレイ基板
KR102130516B1 (ko) * 2013-11-26 2020-07-06 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조방법
JP6227396B2 (ja) * 2013-12-20 2017-11-08 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
KR102234434B1 (ko) * 2013-12-27 2021-04-02 삼성디스플레이 주식회사 표시패널 및 그 제조방법
TWI686899B (zh) * 2014-05-02 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、觸控感測器、顯示裝置
JP6494184B2 (ja) * 2014-06-12 2019-04-03 三菱電機株式会社 薄膜トランジスタ、アクティブマトリックス基板、薄膜トランジスタの製造方法およびアクティブマトリックス基板の製造方法
CN104049428B (zh) * 2014-06-16 2017-02-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
KR102251840B1 (ko) * 2014-08-14 2021-05-13 엘지디스플레이 주식회사 저반사 패널을 포함하는 유기발광 표시장치
JP2016048706A (ja) * 2014-08-27 2016-04-07 三菱電機株式会社 アレイ基板およびその製造方法
CN104409362A (zh) * 2014-11-13 2015-03-11 京东方科技集团股份有限公司 一种薄膜晶体管和阵列基板的制作方法及相应装置
CN104360557B (zh) * 2014-11-26 2017-04-26 京东方科技集团股份有限公司 阵列基板及其制造方法，以及显示装置
CN104752489A (zh) * 2015-04-10 2015-07-01 深圳市华星光电技术有限公司 阵列基板、显示装置及用于制备阵列基板的方法
KR102030227B1 (ko) * 2015-05-08 2019-10-08 주식회사 엘지화학 박막트랜지스터 기판 및 이를 포함하는 디스플레이 장치
KR102558900B1 (ko) 2015-10-23 2023-07-25 엘지디스플레이 주식회사 표시장치와 이의 제조방법
WO2017101109A1 (en) * 2015-12-18 2017-06-22 Boe Technology Group Co., Ltd. Thin film transistor, array substrate, and display apparatus, and their fabrication methods
CN109791892A (zh) * 2016-09-27 2019-05-21 夏普株式会社 有源矩阵基板及其制造方法
CN206441732U (zh) * 2017-02-22 2017-08-25 京东方科技集团股份有限公司 一种显示屏和显示装置
JP2018170319A (ja) * 2017-03-29 2018-11-01 株式会社Ｊｏｌｅｄ 半導体装置およびその製造方法、並びに表示装置
KR102459046B1 (ko) * 2017-12-21 2022-10-25 엘지디스플레이 주식회사 액정표시장치
JP2019114751A (ja) * 2017-12-26 2019-07-11 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
JP2020004859A (ja) * 2018-06-28 2020-01-09 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
DE102019004521A1 (de) * 2018-07-02 2020-01-02 Sharp Kabushiki Kaisha Aktivmatrixsubstrat und verfahren zur herstellung eines aktivmatrixsubstrats
CN110858035B (zh) * 2018-08-24 2022-12-02 夏普株式会社 液晶显示装置
JP2022024203A (ja) 2018-11-26 2022-02-09 株式会社ジャパンディスプレイ 表示装置
EP3929967A4 (en) * 2019-02-21 2022-11-30 Toray Industries, Inc. FIELD EFFECT TRANSISTOR, METHOD FOR ITS MANUFACTURE AND WIRELESS COMMUNICATION DEVICE
KR20210069289A (ko) 2019-12-03 2021-06-11 엘지디스플레이 주식회사 디스플레이 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
JP3766563B2 (ja) * 1999-05-17 2006-04-12 株式会社日立製作所 液晶表示装置
JP2001222017A (ja) * 1999-05-24 2001-08-17 Fujitsu Ltd 液晶表示装置及びその製造方法
JP2001083529A (ja) * 1999-09-16 2001-03-30 Hitachi Ltd 液晶表示装置及びその製造方法
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
KR101287767B1 (ko) * 2006-09-22 2013-07-18 엘지디스플레이 주식회사 액정모듈 및 이의 제조방법
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
TWI464510B (zh) * 2007-07-20 2014-12-11 Semiconductor Energy Lab 液晶顯示裝置
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
TWI711182B (zh) * 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP2010156960A (ja) 2008-12-03 2010-07-15 Semiconductor Energy Lab Co Ltd 液晶表示装置
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
KR101218090B1 (ko) * 2009-05-27 2013-01-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
EP2660869A4 (en) 2017-08-30
JP5284545B2 (ja) 2013-09-11
BR112013015761A2 (pt) 2018-11-06
KR101630022B1 (ko) 2016-06-13
US9715145B2 (en) 2017-07-25
US20160097944A1 (en) 2016-04-07
JPWO2012090794A1 (ja) 2014-06-05
EP2660869A1 (en) 2013-11-06
WO2012090794A1 (ja) 2012-07-05
US20130271690A1 (en) 2013-10-17
KR20130133258A (ko) 2013-12-06
EP2660869B1 (en) 2020-10-21
CN103283029A (zh) 2013-09-04

Similar Documents

Publication Publication Date Title
CN103283029B (zh) 半导体装置及其制造方法
JP6990272B2 (ja) 半導体装置
CN101794819B (zh) 薄膜晶体管、其制备方法和包括它的平板显示装置
TWI629796B (zh) Semiconductor device, display device, and the like
US20200326571A1 (en) Display device
US20180341138A1 (en) Semiconductor device, liquid crystal display device, and semiconductor device manufacturing method
US20200350341A1 (en) Display device and production method therefor
CN101626036A (zh) 薄膜晶体管及其制造方法和包括该晶体管的平板显示装置
CN103270601A (zh) 半导体装置和显示装置
CN103299429A (zh) 有源矩阵基板及其制造方法以及显示面板
CN101097948A (zh) 透明导电膜、半导体器件以及有源矩阵型显示装置
CN100517729C (zh) 薄膜晶体管衬底及其制造方法
US20110198606A1 (en) Thin film transistor and display device
US10483286B2 (en) Array substrate, liquid crystal display, thin film transistor, and manufacturing method of array substrate
WO2016104185A1 (ja) 表示装置
KR20120063809A (ko) 박막 트랜지스터 표시판
CN105280649B (zh) 阵列基板、显示装置及阵列基板的制备方法
US20170184893A1 (en) Semiconductor apparatus, method of manufacturing same, and liquid crystal display apparatus
TW200405102A (en) Opto-electronic apparatus and manufacturing method of semiconductor apparatus
CN106057830A (zh) 一种阵列基板、显示面板及阵列基板制备方法
TW201336088A (zh) 薄膜電晶體基板之製造方法及藉由該方法所製造之薄膜電晶體基板
CN201438464U (zh) 一种顶栅结构薄膜晶体管
KR101331901B1 (ko) 액정표시장치 및 그 제조방법
KR20060086176A (ko) 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치및 그 제조 방법
JP2897828B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant