CN104049428B - 一种阵列基板及其制作方法和显示装置 - Google Patents

一种阵列基板及其制作方法和显示装置 Download PDF

Info

Publication number
CN104049428B
CN104049428B CN201410267069.0A CN201410267069A CN104049428B CN 104049428 B CN104049428 B CN 104049428B CN 201410267069 A CN201410267069 A CN 201410267069A CN 104049428 B CN104049428 B CN 104049428B
Authority
CN
China
Prior art keywords
signal line
common signal
active layer
common
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410267069.0A
Other languages
English (en)
Other versions
CN104049428A (zh
Inventor
张家祥
郭建
姜晓辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410267069.0A priority Critical patent/CN104049428B/zh
Publication of CN104049428A publication Critical patent/CN104049428A/zh
Priority to US14/499,486 priority patent/US20150362810A1/en
Application granted granted Critical
Publication of CN104049428B publication Critical patent/CN104049428B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G02F1/13793—Blue phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种阵列基板，包括衬底基板以及设置在衬底基板上方的公共信号线，公共信号线包括不连续的第一公共信号线和第二公共信号线，第一公共信号线和第二公共信号线之间设置有第一有源层，形成第一开关晶体管，第二公共信号线与公共电极相连；第一有源层的上方依次设置有栅极和第二有源层，第二有源层的上方还设置有源极信号线和漏极信号线，形成第二开关晶体管，漏极信号线与像素电极相连。数据信号线通过第二开关晶体管向像素电极提供像素电压，公共信号线通过第一开关晶体管向公共电极提供公共电压，通过栅极实现单个亚像素的像素电压和公共电压同时输入，提供满足用户需求的驱动电压，弥补现有技术驱动电压受限的缺陷。

Description

一种阵列基板及其制作方法和显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制作方法和显示装置。
背景技术
近年来，消费者对于显示器的解析度、对比度、视角和反应时间要求越来越高，特别是对高PPI(Pixels Per Inch，每英寸像素点的数目)的要求也越来越高。为了适应消费大众的需求，显示器相关业者纷纷投入到具有快速应答特性的蓝相液晶显示器的开发。蓝相液晶分子具有较高的介电常数，需要较大的驱动电压来实现有效驱动。
目前的阵列基板是通过驱动芯片将像素电压输送给像素电极，公共电极上的公共电压设定为预定电压，像素电压与预设电压之间的差值形成显示介质(一般是液晶作为介质)的驱动电压。但是由于一般情况下公共电压为定值，为了驱动电压能实现正负交替，最大的驱动电压仅为驱动芯片传输最大电压差的一半。例如，公共电压为0V，像素电压在+5V和-5V之间进行切换实现正负交替，驱动芯片传输的最大电压差是+5V和-5V之间的差值，即10V，公共电压与像素电压的正直或负值之间的差值为驱动电压。无论像素电压是+5V还是-5V，像素电压与公共电压之间的差值均是5V，可见，其最大的驱动电压仅仅为驱动芯片传输的最大电压差的一半。
根据上述可知，现有阵列基板上由于公共电压是预设的定值，最大的驱动电压仅为像素电极上最大电压差的一半，提供的驱动电压有限。对于某些液晶显示器，例如蓝相液晶分子，需要大电压来进行驱动的情况，为液晶偏转提供的驱动电压受限，不能满足需求。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是如何为阵列基板提供较大驱动电压实现有效驱动，弥补现有驱动电压不足的缺点。
(二)技术方案
为解决上述技术问题，本发明提供了一种阵列基板，包括衬底基板以及设置在衬底基板上方的公共信号线，所述公共信号线包括不连续的第一公共信号线和第二公共信号线，所述第一公共信号线和第二公共信号线之间的第一区域以及第一公共信号线和第二公共信号线的上方设置有第一有源层，所述第二公共信号线与公共电极相连；
所述第一有源层的上方依次设置有栅极和第二有源层，所述第二有源层的上方还设置有源极信号线和漏极信号线，所述漏极信号线与像素电极相连。
进一步地，所述第一有源层的上方、所述栅极的下方还设置有第一绝缘层。
进一步地，所述栅极的上方、所述第二有源层的下方还设置有第二绝缘层，且所述第一绝缘层和所述第二绝缘层对应第二公共信号线的位置设置有第一过孔，所述第二公共信号线通过所述第一过孔与所述公共电极相连。
进一步地，所述第二有源层的上方、所述源极信号线和所述漏极信号线的下方设置有刻蚀阻挡层，且所述刻蚀阻挡层覆盖部分所述第二有源层。
进一步地，所述源极信号线和所述漏极信号线的上方还设置有第三绝缘层，所述第三绝缘层对应所述漏极信号线的位置还设置有第二过孔，所述漏极信号线通过所述第二过孔与所述像素电极相连。
进一步地，所述公共电极为板状或条状，所述像素电极为条状。
进一步地，所述第一有源层和第二有源层均为氧化物半导体图层。
为解决上述技术问题，本发明还提供了一种阵列基板的制作方法，包括：
在衬底基板上形成公共信号线，其中所述公共信号线包括不连续的第一公共信号线和第二公共信号线；
在所述第一公共信号线和所述第二公共信号线之间形成第一有源层，用于连接所述第一公共信号线和所述第二公共信号线；
在所述第一有源层的上方依次形成第一绝缘层、栅极和第二绝缘层；
在所述栅极的上方形成第二有源层；
在第二有源层的上方形成刻蚀阻挡层；
在第一绝缘层和第二绝缘层对应第二公共信号线的位置形成第一过孔；
形成公共电极，并通过所述第一过孔与所述第二公共信号线相连；
在所述刻蚀阻挡层的上方形成源极信号线和漏极信号线。
进一步地，形成源极信号线和漏极信号线之后还包括：
在源极信号线和漏极信号线的上方形成第三绝缘层，并在第三绝缘层对应漏极信号线的位置形成第二过孔；
形成像素电极，并通过第二过孔与所述漏极信号线相连。
为解决上述技术问题，本发明还提供了一种显示装置，包括彩膜基板、阵列基板以及填充在彩膜基板和阵列基板之间的液晶层，其中所述阵列基板上为以上所述的阵列基板。
(三)有益效果
本发明实施例提供的一种阵列基板，包括衬底基板以及设置在衬底基板上方的公共信号线，公共信号线包括不连续的第一公共信号线和第二公共信号线，第一公共信号线和第二公共信号线之间设置有第一有源层，形成第一开关晶体管，第二公共信号线与公共电极相连；第一有源层的上方依次设置有栅极和第二有源层，第二有源层的上方还设置有源极信号线和漏极信号线，形成第二开关晶体管，漏极信号线与像素电极相连。数据信号线通过第二开关晶体管与像素电极连接，提供像素电压，公共信号线通过第一开关晶体管与公共电极连接，提供公共电压，可根据使用需求对公共信号线提供的公共电压进行调节，进而能够得到较大的像素电压与公共电压的压差，在不改变芯片的基础上实现比现有阵列基板更大的驱动电压，实现大电压驱动。由于公共信号线和数据信号线共用一条栅极，在不增加开口率的情况下可以通过栅极实现单个亚像素的像素电压和公共电压同时输入，提供满足用户需求的驱动电压，弥补现有技术驱动电压受限的缺陷。同时本发明还提供了上述阵列基板的制作方法以及包括上述阵列基板的显示装置。
附图说明
图1是本发明实施例一中提供的一种阵列基板的平面示意图；
图2是本发明实施例一中阵列基板沿A-A’的剖面示意图；
图3是本发明实施例一中阵列基板沿B-B’的剖面示意图；
图4是本发明实施例二中提供的一种阵列基板的制作方法的步骤流程图；
图5是本发明实施例二中经过第一次构图工艺后沿A-A’的剖面示意图；
图6是本发明实施例二中经过第一次构图工艺后沿B-B’的剖面示意图；
图7是本发明实施例二中经过第二次构图工艺后沿A-A’的剖面示意图；
图8是本发明实施例二中经过第二次构图工艺后沿B-B’的剖面示意图；
图9是本发明实施例二中经过第三次构图工艺后沿A-A’的剖面示意图；
图10是本发明实施例二中经过第三次构图工艺后沿B-B’的剖面示意图；
图11是本发明实施例二中经过第四次构图工艺后沿A-A’的剖面示意图；
图12是本发明实施例二中经过第四次构图工艺后沿B-B’的剖面示意图；
图13是本发明实施例二中经过第五次构图工艺后沿A-A’的剖面示意图；
图14是本发明实施例二中经过第五次构图工艺后沿B-B’的剖面示意图；
图15是本发明实施例二中经过第六次构图工艺后沿B-B’的剖面示意图；
图16是本发明实施例二中经过第七次构图工艺后沿B-B’的剖面示意图；
图17是本发明实施例二中经过第八次构图工艺后沿A-A’的剖面示意图；
图18是本发明实施例二中经过第九次构图工艺后沿A-A’的剖面示意图；
图19是本发明实施例二中经过第九次构图工艺后沿B-B’的剖面示意图。
以上图中编号代表的含义如下：
1、衬底基板，2、公共信号线，21、第一公共信号线，22、第二公共信号线，3、第一有源层，4、第一绝缘层，5、栅极，6、第二绝缘层，7、数据信号线，71、源极信号线，72、漏极信号线，8、第二有源层，9、刻蚀阻挡层，10、第三绝缘层，11、公共电极，12、像素电极，13、第一过孔，14、第二过孔。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例一
本发明实施例一提供了一种阵列基板，如图1-3所示，其中图1为实施例一中阵列基板的平面示意图，图2和图3分别图1的阵列基板沿A-A’的剖面示意图和沿B-B’的剖面示意图。该阵列基板包括衬底基板1(图1中未示出)以及设置在衬底基板上方的公共信号线2，公共信号线2包括不连续的第一公共信号线21和第二公共信号线22，第一公共信号线21和第二公共信号线22之间设置有第一有源层3，形成第一开关晶体管，第二公共信号线22与公共电极11相连。
第一有源层3的上方依次设置有栅极5和第二有源层8，第二有源层8的上方还设置有源极信号线71和漏极信号线72，形成第二开关晶体管，漏极信号线72与像素电极12相连。
另外，图1中还包括第二过孔14，漏极信号线72通过第二过孔14与像素电极12连接。
对图1中阵列基板沿A-A’的剖面示意图如图2所示，沿B-B’的剖面示意图如图3所示。参见图2和图3可知，阵列基板中除了包括上述的衬底基板1、第一公共信号线21、第二公共信号线22、第一有源层3、栅极5、源极信号线71、漏极信号线72、第二有源层8、公共电极11、像素电极12、第一过孔13以及第二过孔14之外，还包括第一绝缘层4、第二绝缘层6、刻蚀阻挡层9和第三绝缘层10。
具体的，第一有源层3的上方、栅极5的下方还设置有第一绝缘层4。需要说明的是，本实施例中的第一有源层为氧化物有源层，通过第一公共信号线与第二公共信号线之间的氧化物有源层可以形成第一开关晶体管。由于第二公共信号线22还通过第一过孔13与公共电极11相连，因此在第一开关晶体管打开的时候能够通过第二公共信号线22向公共电极11提供公共电压。
具体的，栅极5的上方、第二有源层8的下方还设置有第二绝缘层6，且第一绝缘层4和第二绝缘层6对应第二公共信号线22的位置设置有第一过孔13，第二公共信号线22通过第一过孔13与公共电极11相连。
具体的，源极信号线71和漏极信号线72的下方设置有刻蚀阻挡层9，且刻蚀阻挡层9覆盖部分第二有源层8，从而在刻蚀阻挡层9的边缘实现源极信号线71、漏极信号线72与第二有源层8的电连接。参见图2，源极信号线71和漏极信号线72虽然同层制作，但是两者之间并不相连，因此在刻蚀阻挡层上方制作源漏金属层之后对源漏金属层进行刻蚀。在对源漏金属层进行刻蚀的过程中，刻蚀阻挡层可以对其下方的第二有源层8进行保护，防止其被刻蚀破坏。
具体的，公共电极11的上方以及源极信号线71和漏极信号线72的上方还设置有第三绝缘层10，第三绝缘层10对应漏极信号线72的位置还设置有第二过孔14，漏极信号线72通过第二过孔14与像素电极12相连。本实施例中的阵列基板应用在ADS型面板中，公共电极11为板状或条状，像素电极12为条状。参见图1中，像素电极12在像素区域呈条状均匀分布。但是公共电极在像素区域之外时(参见图2)与漏极信号线连接的公共电极呈板状结构，图2中的条状像素电极位于像素区域。
还需要说明的是，本实施例中的第一有源层3和第二有源层8层均为氧化物有源层，利用氧化物有源层作为第一公共信号线与第二公共信号线之间的开关形成第一开关晶体管，通过对有源层的控制实现不相连的第一公共信号线与第二公共信号线之间电连接的导通和关闭；同理利用氧化物有源层作为源极信号线与漏极信号线之间的开关形成第二开关晶体管，也可以通过对有源层的控制实现不相连的源极信号线与漏极信号线之间电连接的导通和关闭。除此之外，第一有源层和第二有源层还可以是硅化物有源层，但是需要在靠近第一公共信号线、第二公共信号线、源极信号线以及漏极信号线的位置进行离子掺杂，才能实现有源层对第一公共信号线与第二公共信号线之间的电连接以及源极信号线与漏极信号线之间的电连接的导通和关闭。其中掺杂离子的类型和数目需要根据具体要求进行设计，此处不再赘述。
上述阵列基板的工作原理如下：
当栅极5施加开启电压时，栅极5下方的第一有源层3处于电流导通状态，第一公共信号线21和第二公共信号线22之间导通，由于第二公共信号线22通过第一过孔13与公共电极11相连，开始由第二公共信号线22向公共电极11提供公共电压。
在栅极5施加开启电压时的同时，栅极5上方的第二有源层8也处于电流导通状态，源极信号线71和漏极信号线72之间也导通，还由于数据信号线与源极信号线71相连，漏极信号线72与像素电极12通过第二过孔14相连，所以在第二有源层导通的状态下数据信号线可以向像素电极12提供像素电压。当栅极5加入闭合电压时，第一有源层3和第二有源层8同时关闭，公共电压与像素电压的电压值得到保持。
采用本实施例中的设计方式可以避免现有公共电压为设定的定值造成的驱动电压受限的问题，根据需求改变公共电压的数值，在不改变像素电压(即驱动芯片规格)的情况下实现大电压驱动。例如，像素电压仍然是+5V和-5V，但是公共电压不再是固定的0V，当像素电压为+5V时，提供的公共电压为-5V，这样得到的电压差就是10V，从而可以实现电压差为10V的大驱动电压，为而不是5V的电压，所以驱动电压不再受到固定的公共电压的限制。
综上所述，本实施例提供的阵列基板中数据信号线通过第二开关晶体管与像素电极连接，提供像素电压，公共信号线通过第一开关晶体管与公共电极连接，提供公共电压，可根据使用需求对公共信号线提供的公共电压进行调节，进而能够得到较大的像素电压与公共电压的压差，在不改变芯片的基础上实现比现有阵列基板更大的驱动电压，实现大电压驱动。由于公共信号线和数据信号线共用一条栅极，在不增加开口率的情况下可以通过栅极实现单个亚像素的像素电压和公共电压同时输入，提供满足用户需求的驱动电压，弥补现有技术驱动电压受限的缺陷。
实施例二
本发明实施例二中还提供了一种阵列基板的制作方法，步骤流程如图4所示，具体包括：
步骤S1、通过第一次构图工艺，在衬底基板1上形成公共信号线2，其中的公共信号线2包括不连续的第一公共信号线21和第二公共信号线22，沿A-A’和B-B’的剖面示意图分别如图5和图6所示。
步骤S2、通过第二次构图工艺在第一公共信号线21和第二公共信号线22之间形成第一有源层3，用于连接第一公共信号线21和第二公共信号线22。沿A-A’和B-B’的剖面示意图分别如图7和图8所示。
步骤S3、沉积金属层并通过第三次构图工艺在第一有源层3的上方形成栅极5，沿A-A’和B-B’的剖面示意图分别如图9和图10所示。
在步骤S2第二次构图工艺得到第一有源层3之后，进行步骤S3沉积金属层形成栅极5之前还包括：在第一有源层3上方沉积一层绝缘层，形成第一绝缘层4。
第三次构图工艺得到栅极5之后，进行步骤S4形成第二有源层之前还包括：在栅极5上方也沉积一层绝缘层，形成第二绝缘层6。
步骤S4、通过第四次构图工艺形成第二有源层8，沿A-A’和B-B’的剖面示意图分别如图11和图12所示。
步骤S5、通过第五次构图工艺在第二有源层8的上方形成刻蚀阻挡层9，用于防止对源漏金属层进行刻蚀过程中第二有源层8被破坏，沿A-A’和B-B’的剖面示意图分别如图13和图14所示。
步骤S6、通过第六次构图工艺在第一绝缘层4和第二绝缘层6对应第二公共信号线22的位置形成第一过孔13，以便露出第二公共信号线22，经过该步骤A-A’的剖面示意较图13无变化，沿B-B’的剖面示意图如图15所示。
步骤S7、通过第七次构图工艺形成公共电极11，并通过第一过孔13与第二公共信号线22相连，经过该步骤A-A’的剖面示意较图13仍无变化，沿B-B’的剖面示意图如图16所示。
步骤S8、通过第八次构图工艺在刻蚀阻挡层9的上方形成源极信号线71和漏极信号线72。具体的，首先在刻蚀阻挡层9上方沉积一层源漏金属层，利用预设的掩膜板进行刻蚀，将刻蚀阻挡层上方的部分刻蚀掉，即形成相互独立的源极信号线和漏极信号线。经过该步骤沿A-A’的剖面示意图如图17所示，沿B-B’的剖面示意较图16无变化。
进一步地，步骤S8第八次构图工艺形成源极信号线71和漏极信号线72的同时还包括：形成与源极信号线71同层的数据信号线7(参见图1，图2和图3中未示出)，且数据信号7与源极信号线71相连。
进一步地，步骤S8第八次构图工艺之后还包括：
步骤S9、在源极信号线71和漏极信号线72的上方再沉积一层绝缘层形成第三绝缘层10，并通过第九次构图工艺在第三绝缘层10对应漏极信号线72的位置形成第二过孔14，沿A-A’和B-B’的剖面示意图分别如图18和图19所示。
步骤S10、通过第十次构图工艺在第三绝缘层10上方形成像素电极12，并通过第二过孔12与漏极信号线72相连，经过该步骤沿A-A’的剖面示意图如图2所示，沿B-B’的剖面示意如图3所示，较图19增加了像素电极12。
需要说明的是，本实施中第一有源层3和第二有源层8均为氧化物半导体图层。如果第一有源层3和第二有源层8为硅化物半导体图层，还需要在靠近两端的位置进行适量的离子掺杂，如果第一有源层3和第二有源层8为氧化物半导体图层，则不需要进行离子掺杂。
通过上述工艺步骤得到的阵列基板沿A-A’和B-B’的剖面示意图分别如图2和3所示。其中数据信号线通过第二开关晶体管与像素电极相连，提供像素电压，公共信号线(具体是第二公共信号线)通过第一开关晶体管与公共电极相连，提供公共电压，可以实现大驱动电压进行驱动。另外，数据信号线和公共信号线共用一条栅极，在不增加开口率情况下，通过一个扫描信号实现单个亚像素的像素电压和公用电压的同时输入，根据需求提供驱动电压。
实施例三
本发明实施例三还提供了一种显示装置，包括彩膜基板、阵列基板以及填充在彩膜基板和阵列基板之间的液晶层，其中阵列基板为实施例一中所述的阵列基板。
本实施例中的显示装置可以为：OLED面板、电视、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (8)

1.一种阵列基板，包括衬底基板以及设置在衬底基板上方的公共信号线，其特征在于，所述公共信号线包括第一公共信号线和第二公共信号线，所述第一公共信号线和第二公共信号线不连续，所述第一公共信号线和第二公共信号线之间设置有第一有源层，所述第一公共信号线、所述第二公共信号线和所述第一有源层形成第一开关晶体管，所述第二公共信号线与公共电极相连；
所述第一有源层的上方设置有栅极和第二有源层，所述第二有源层的上方还设置有源极信号线和漏极信号线，所述漏极信号线与像素电极相连；
所述第一有源层的上方、所述栅极的下方还设置有第一绝缘层；
所述栅极的上方、所述第二有源层的下方还设置有第二绝缘层，且所述第一绝缘层和所述第二绝缘层对应第二公共信号线的位置设置有第一过孔，所述第二公共信号线通过所述第一过孔与所述公共电极相连。
2.如权利要求1所述的阵列基板，其特征在于，所述第二有源层的上方、所述源极信号线和所述漏极信号线的下方设置有刻蚀阻挡层，且所述刻蚀阻挡层覆盖部分所述第二有源层。
3.如权利要求1所述的阵列基板，其特征在于，所述源极信号线和所述漏极信号线的上方还设置有第三绝缘层，所述第三绝缘层对应所述漏极信号线的位置还设置有第二过孔，所述漏极信号线通过所述第二过孔与所述像素电极相连。
4.如权利要求3所述的阵列基板，其特征在于，所述公共电极为板状或条状，所述像素电极为条状。
5.如权利要求1所述的阵列基板，其特征在于，所述第一有源层和第二有源层均为氧化物半导体图层。
6.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上形成公共信号线，其中所述公共信号线包括第一公共信号线和第二公共信号线，所述第一公共信号线和第二公共信号线不连续；
在所述第一公共信号线和所述第二公共信号线之间形成第一有源层，用于连接所述第一公共信号线和所述第二公共信号线；
所述第一公共信号线、所述第二公共信号线和所述第一有源层形成第一开关晶体管；
在所述第一有源层的上方依次形成第一绝缘层、栅极和第二绝缘层；
在所述栅极的上方形成第二有源层；
在第二有源层的上方形成刻蚀阻挡层；
在第一绝缘层和第二绝缘层对应第二公共信号线的位置形成第一过孔；
形成公共电极，并通过所述第一过孔与所述第二公共信号线相连；
在所述刻蚀阻挡层的上方形成源极信号线和漏极信号线。
7.如权利要求6所述的阵列基板的制作方法，其特征在于，形成源极信号线和漏极信号线之后还包括：
在源极信号线和漏极信号线的上方形成第三绝缘层，并在第三绝缘层对应漏极信号线的位置形成第二过孔；
形成像素电极，并通过第二过孔与所述漏极信号线相连。
8.一种显示装置，包括彩膜基板、阵列基板以及填充在彩膜基板和阵列基板之间的液晶层，其特征在于，所述阵列基板为权利要求1至5中任一项所述的阵列基板。
CN201410267069.0A 2014-06-16 2014-06-16 一种阵列基板及其制作方法和显示装置 Expired - Fee Related CN104049428B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410267069.0A CN104049428B (zh) 2014-06-16 2014-06-16 一种阵列基板及其制作方法和显示装置
US14/499,486 US20150362810A1 (en) 2014-06-16 2014-09-29 Array substrate and manufacturing method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410267069.0A CN104049428B (zh) 2014-06-16 2014-06-16 一种阵列基板及其制作方法和显示装置

Publications (2)

Publication Number Publication Date
CN104049428A CN104049428A (zh) 2014-09-17
CN104049428B true CN104049428B (zh) 2017-02-22

Family

ID=51502484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410267069.0A Expired - Fee Related CN104049428B (zh) 2014-06-16 2014-06-16 一种阵列基板及其制作方法和显示装置

Country Status (2)

Country Link
US (1) US20150362810A1 (zh)
CN (1) CN104049428B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105244354B (zh) * 2015-09-15 2018-07-06 武汉华星光电技术有限公司 薄膜晶体管阵列基板
US20170294454A1 (en) * 2015-10-29 2017-10-12 Boe Technology Group Co., Ltd Array substrate and fabricating method thereof, display panel, and display apparatus
CN111627350B (zh) * 2020-06-23 2022-06-10 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396083A (en) * 1992-06-30 1995-03-07 Goldstar Co., Ltd. Thin film transistor and method of making the same
CN1885140A (zh) * 2005-06-24 2006-12-27 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101398574A (zh) * 2007-09-28 2009-04-01 上海天马微电子有限公司 液晶显示面板以及使用该液晶显示面板的液晶显示器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58115850A (ja) * 1981-12-28 1983-07-09 Seiko Epson Corp アクテイブマトリツクスパネル
KR101630022B1 (ko) * 2010-12-27 2016-06-13 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396083A (en) * 1992-06-30 1995-03-07 Goldstar Co., Ltd. Thin film transistor and method of making the same
CN1885140A (zh) * 2005-06-24 2006-12-27 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101398574A (zh) * 2007-09-28 2009-04-01 上海天马微电子有限公司 液晶显示面板以及使用该液晶显示面板的液晶显示器

Also Published As

Publication number Publication date
US20150362810A1 (en) 2015-12-17
CN104049428A (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
CN103941507B (zh) 一种阵列基板、显示面板及显示装置
CN105159001B (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN106158882B (zh) 一种显示装置、显示面板、阵列基板及其制作方法
CN103477441B (zh) 薄膜晶体管、显示面板和薄膜晶体管的制造方法
CN104966721B (zh) 一种阵列基板及其制备方法、显示面板和显示装置
CN107221536A (zh) 阵列基板、异形显示器及显示装置
CN108428705A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN104571715A (zh) 阵列基板及其制作方法和驱动方法、显示装置
CN107039465A (zh) 一种阵列基板及制备方法、显示面板和显示装置
CN103872142A (zh) 像素结构及其制作方法
CN106502474B (zh) 一种阵列基板及显示面板
CN104280970B (zh) 阵列基板及液晶显示面板
CN106908980A (zh) 阵列基板、触控显示面板及显示装置
CN103811499A (zh) 薄膜晶体管阵列面板及其制造方法
CN106200162A (zh) 一种阵列基板、显示面板及显示装置
CN107015410A (zh) 一种阵列基板、显示面板和显示装置
CN105319792B (zh) 阵列基板及液晶显示面板
CN102981333B (zh) 阵列基板及其制造方法和显示装置
CN107561800A (zh) 一种阵列基板、显示面板和显示装置
CN109313371A (zh) 显示装置及其制造方法
CN106019679A (zh) 阵列基板及制作方法、显示面板及显示装置
CN104091831A (zh) 一种薄膜晶体管、阵列基板和显示装置
CN104049428B (zh) 一种阵列基板及其制作方法和显示装置
CN106020544B (zh) 一种触控显示面板及其制作方法、触控显示装置
CN104317123A (zh) 像素结构及其制造方法、阵列基板、显示面板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170222

CF01 Termination of patent right due to non-payment of annual fee