JPS58115850A - アクテイブマトリツクスパネル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は薄膜トランジスタを用い九アクティブマトリッ
クスパネルに関する。

近年、絶縁基板上に薄膜トランジスタを形成する研究が
活発に行なわれている。その目的の１つには、安価な絶
縁基板を用いた薄形ディスプレイの実現が挙げられる。

すなわち、上に薄膜トランジスタをマトリックス状に形
成し、そのスイッチング特性を応用して液晶等による薄
形ディスプレイを目指すものである。このようにして構
成されたアクティブマトリックスパネルは非常に安価に
製作できる可能性がある。

薄膜トランジスタをアクティブマトリックスパネルに応
用した場合の液晶表示装置は、一般に、上側のガラス基
板と、下側の薄膜トランジスタ基板と、その間に封入さ
れた液晶とから構成されておシ、前記薄膜トランジスタ
基板上にマトリックス状に配置された液晶駆動素子を外
部選択回路によシ選択し、前記液晶駆動素子に接続され
た液晶駆動電極に電圧を印加することによシ、任意の文
字、図形、あるいは画像の表示を行なうものである。前
記薄膜トランジスタ基板の一般的な回路図を第１図に示
す０ 第１図（ａ）は薄膜トランジスタ基板上の液晶駆動素子
のマトリックス状配置図である０図中の１で囲まれた領
域が表示領域であシ、その中に液晶駆動素子２がマトリ
ックス状に配置されている。

３は液晶駆動素子２へのデータ信号ライン（ソース線）
であり、４は液晶駆動素子２へのタイミング信号ライン
（ゲート線）である０液晶駆動素子２の回路図を第１図
（ｂ）に示す。５は薄膜トランジスタであシ、データの
スイッチングを行なう。

６はコンデンサであシ、データ信号の保持用として用い
られる。７は液晶パネルであｆｉ、７−１は各液晶駆動
素子に対応して形成された液晶駆動電極であり、７−２
は上側ガラスパネルである０以上の説明かられかるよう
に、液晶駆動素子内の薄膜トランジスタは、液晶に印加
する電圧のデータをスイッチングするために用いられ、
このとき薄膜トランジスタに要求される特性は大きく次
の２種類に分類される。

（１）　薄膜トランジスタをＯＮ状態にした時、コンデ
ンサを充電させる丸めに充分な電流を流すことができる
こと。

（２）　薄膜トランジスタをＯＦＦ状態にした時、極力
、電流が流れないこと。

（１）はコンデンサへのデータの書き込み特性に関する
ものである。液晶の表示はコンデンサの電位によシ決定
されるため、短時間にデータを完壁に書き込むことがで
きるように、薄膜トラ・ンジスタは充分大きい電流を流
すことができなくてはならない。このときの電流（以下
、ＯＮ電流という。）は、コンデンサの容量と、書き込
み時間とから定ｔｂ、そのＯＮ電流をクリアできるよう
に薄膜トランジスタを製造しなくてはならない。

（２）は、コンデンサに書き込まれたデータの保持特性
に関するものである。一般に、書き込まれたデータは書
き込み時間よ如もはるかに長い時間保持されなくてはな
らない。コンデンサの静電容量は、通常１ｐＦ程度の小
さい値であるため、薄膜トランジスタがＯＦＦ状態のと
きの電流（以下、ＯＦＦ電流という。）がわずかでも流
れると、ドレインの電位（すなわちコンデンサの電位）
は急激にソースの電位に近づき、書き込まれたデータは
正しく保持されなくなってしまう。したがって、薄膜ト
ランジスタのＯＦＦ電流は極力小さくする必要がある。

以上、液晶駆動素子内の薄膜トランジスタに要求される
特性について述べたが、以下では、各ゲート線あるいは
各ソース線に信号を供給し、各液晶駆動素子を駆動する
ための周辺回路（以下、駆動回路という。）も薄膜トラ
ンジスタで構成した場合、その薄膜トランジスタに要求
される特性について述べる。

通常、アクティブマトリックスパネルのゲート線および
ソース線は、それぞれ２００本程直重合計４００本程直
重設けられ、それぞれの線に必要な信号を外部から供給
しなくてはなら表い。このために外部回路を設けると、
アクティブマトリックスパネルのゲート線およびソース
線と外部回路との間の約４００本の端子を接続する必要
が生じる。したがって、駆動回路はパネル上に液晶駆動
素子と同時に形成することが望ましい。これにより、ア
クティブマトリックスパネルから外部へ取シ出す端子数
は約１０木根度に激減させることが可能となる。こめ場
合のアクティブマトリックスパネルの構成を第２図に示
す。８は第１図（ＩＬ）の１に対応する表示領域であシ
、その中に液晶駆動素子がマトリックス状に配置されて
いる。９はソース線、１０はゲート線である。ソース線
９への信号はデータ線１１からスイッチ１２を介して供
給される。スイッチ１２の開閉はシフトレジスタ群よ構
成るソース側駆動回路１５により行なわれる。ゲート線
１０へのタイミング信号は、同じくシフトレジスタ群よ
構成るゲート側駆動回路１４から直接供給される。ソー
ス側駆動回路は通常高速で動作させる必要がある。例え
ば、テレビ信号を再生する場合には４ＭＨ！程度の周波
数で動作させる。このためソース側駆動回路を構成する
薄膜トランジスタは大きなＯＮ電流を有していなくては
ならない。ＯＦＦ電流は回路が誤動作しない程度に多く
ても問題ない。一方、ゲート側駆動回路は高速で動作す
る必要はないが、数１もの長いゲート線を駆動するため
、やはル大きなＯＮ電流が必要となる。（ＩＦＦ電流は
大きい問題とは洩らない。したがって周辺駆動回路を構
成する薄膜トランジスタはソース側もゲート側も、ＯＦ
Ｆ電流が多くてもほとんど問題にならないが、ＯＮ電流
は極力多くなる特性がを求される０ 以上の説明かられかるように、液晶駆動素子内の薄膜ト
ランジスタと駆動回路内の薄膜トランジスタに要求され
る特性は異なっている０これらの特性を満足させるため
に従来ではトランジスタサイズを変えることで対応して
いた。すなわち、薄膜トランジスタのチャネル幅Ｗとチ
ャネル長りとの比Ｗ／Ｌを、液晶駆動素子内の薄膜トラ
ンジスタでは小さく、駆動回路内の薄膜トランジスタで
は大きくすることによシ、それぞれに要求される特性を
満たそうとしていた。しかし、この方法では、駆動回路
内のトランジスタサイズが極端に大きくなってしまうと
いう欠点を有している。このため、パネル内で駆動回路
の占める面積比率が非常に大きくカシ、パネル内の製造
歩留りが大幅に低下すると共に、コストも上昇する。ま
た、よシ精密な表示を行なうために、液晶駆動票子のサ
イズを小さくすると、おのずからソース線間およびゲー
ト線間の間隔も小さくなり、ますます駆動回路を小型化
する必要性が高まり、従来の方法の欠点がクローズアッ
プされる。

本発明はこのよう表欠点を除去するものであり、その目
的とするところは、要求された特性を保持したまま駆動
回路の面積を減少せしめたアクティブマトリックスパネ
ルを実現することにある。すなわち本発明は、液晶駆動
素子内の薄膜トランジスタのゲート電極は半導体薄膜の
土偶もしくは下側の一方のみに形成され、かつ、駆動回
路に用いられる薄膜トランジスタのゲート電極は半導体
薄膜の上側および下側の両方に形成されたことを特徴と
するアクティブマトリックスパネルを提供するものであ
る。以下、図を参照して本発明を詳しく説明する。

第３図は半導体薄膜の上側にのみゲート電極を設けた薄
膜トランジスタ（以下、シングルゲート薄膜トランジス
タという。）の断面構造の１例である０１５はガラス等
の絶縁基板、１６は半導体薄膜、１７はソース領域、１
８はドレイン領域、１９はゲート絶縁膜、２０はゲート
電極、２１は層間絶縁膜、２２はソース電極、２５はド
レイン電極でおる。このような構造の薄膜トランジスタ
は、ＯＮ電流はそれ＃１ど大きくできないが、０ＦＦｔ
流を小さくすることができる。本出願人が行なった実験
によれば、トランジスタサイズをＬ−１０μｍ、　Ｗｍ
　Ｉ　Ｑ　＃ｍの小型にしても、数μＡ程度の０Ｎｆｉ
流は比較的容易に得ることができる。これは液晶駆動素
子内のスイッチングトランジスタとして用いる場合、デ
ータの書き込み電流として充分な値である。また、この
ときのＯＦＦ電流は１０ＰＡ程ｆＫすることが可能でア
シ、データの保持特性を確保する上でも充分低いＯＦ’
　Ｆ電流が得られる。したがって、液晶駆動素子内のス
イッチングトランジスタとしてはこのシングルゲート薄
膜トランジスタが最適といえる。なお、第５図ではゲー
ト電極が半導体薄膜の上側に形成された場合の構造につ
いて示したがゲート電極が半導体薄膜の下側に形成され
た場合の構造でも、上述の内容は同様である。

第４図は半導体薄膜の上側および下側の両方にゲート電
極を設けた薄膜トランジスタ（以下、ダブルゲート薄膜
トランジスタという。）の断面構造の１例である。２４
はガラス勢の絶縁基板、２５は第１ゲート電極、２６は
第１絶縁膜、２７は半導体薄膜、２８はソース領域、２
９はドレイン領域、３０は第２のゲート絶縁膜、５１は
第２のゲート電極、３２は眉間絶縁膜、５５はソース電
極、５４はドレイン電極である。このようなダブルゲー
ト薄膜トランジスタでは、シングルゲー）薄Ｊｉ［トラ
ンジスタに比べて、ＯＦＦ電流、ＯＮ電流ともに増加す
ることができる。これは、キャリアを誘起して形成され
るチャネルが、半導体薄膜の上層および下層の双方に形
成される丸めであシ、単純には、ＯＮ電流、ＯＦＦ電流
ともに１シングルゲート薄膜トランジスタの約２倍の値
が得られる。

本発明は、このダブルゲート薄膜トランジスタを駆動回
路に用いるものである。ダブルゲート薄膜トランジスタ
はシングルゲート薄膜トランジスタの約２倍のＯＮ電流
を有しているから、トランジスタサイズを半分にするこ
とができる。また、ＯＦＦ電流も２倍流れやすくなるが
、トランジスタサイズを半分にできるため、実質的なＯ
ＦＦ電流の増加はほとんどない。すなわち、半分のトラ
ンジスタサイズで、従来とほとんど同等の特性を得るこ
とができる。この結果、周辺駆動回路の占める面積を従
来の約半分に減少させることが可能となる。

最後に、液晶駆動素子内の薄膜トランジスタにダブルゲ
ート薄膜トランジスタを用いず、あえてシングルゲート
薄膜トランジスタを用いる理由について述べる。液晶駆
動素子内の薄膜トランジスタにダブルゲート薄膜トラン
ジスタを採用すれば、トランジスタサイズを半分にした
上で、シングルゲート薄膜トランジスタと同等の特性を
得ることができるはずであるが、実際には、バターニン
グ技術の制限からトランジスタサイズを半分にすること
はできない。すなわちアクティブマトリックパネルのよ
うな大面積基板における最小パターン寸法は通常１０μ
ｍ程度といわれているが、液晶駆動素子に用いられるト
ランジスタは、Ｗ−１０μｍのシングルゲート薄膜トラ
ンジスタで既に充分な特性が得られておシ、あえてダブ
ルゲート薄膜トランジスタを採用してＷ−Ｓμｍとする
ことは無意味である。つまシ、パターニング技術の限界
からＷは１０μｍ以上に制限されているため、同勢の特
性を維持するためにはＬを２倍にしなくてはならない。

このため、むしろトランジスタの占める面積が増大する
結果罠なってしまう。したがって、液晶駆動素子内の薄
膜トランジスタにダブルゲート薄膜トランジスタを採用
することは意味がなく、シングルゲート薄膜トランジス
タを用いなくてはならない。

以上述べたように、本発明は、液晶駆動素子内に１よ７
ングルゲート薄膜トランジスタを、また周辺駆動回路に
はダブルゲート薄膜トランジスタを設けることによシ、
特性を悪化させることなく、周辺駆動回路の占める面積
比率を約半分に減少せしめるという優れ九効果を有する
ものである。

【図面の簡単な説明】

第１図は薄膜トランジスタをアクティブマトリックスパ
ネルに応用した場合の一般的な回路図である。第２図は
周辺駆動回路をアクティブマトリックスパネルに内蔵し
た場合の全体の構成図である。第３図はシングルゲート
薄膜トランジスタの断面構成の１例である。第４図はダ
ブルゲート薄膜トランジスタの断面構成の１例である。 以　　上 出願人　株式会社諏訪精工金 代理人弁理士　最　上　　　務 （ＩＬ） （ｂ） 第１図 第２図 ／ｒ 第３図 第４図

Claims (1)

【特許請求の範囲】
1. 複数本のゲート線および前記ゲート線と直交する複数本
   のソース線を備え、前記ゲート線と前記ソース線との各
   交点に半導体薄膜を用いた薄膜トランジスタを有すると
   ともに、前記各ゲート線あるいは前記各ソース線の少な
   くとも一方の側の駆動回路を薄膜トランジスタによシ構
   成したアクティブマトリックスパネルにおいて、前記ゲ
   ート線と前記ソース線との各交点に位置する薄膜トラン
   ジスタのゲート電極は前記半導体薄膜の上側もしくは下
   側の一方のみに形成され、かつ、前記駆動回路に用いら
   れる薄膜トランジスタのゲート電極線前記半導体薄膜の
   上側および下側の両方に形成されたことを特徴とするア
   クティブ！ドックスパネル０