KR0144233B1 - 액티브 매트릭스 방식의 액정 표시 장치 및 그의 제조 방법 - Google Patents

액티브 매트릭스 방식의 액정 표시 장치 및 그의 제조 방법

Info

Publication number
KR0144233B1
KR0144233B1 KR1019950018032A KR19950018032A KR0144233B1 KR 0144233 B1 KR0144233 B1 KR 0144233B1 KR 1019950018032 A KR1019950018032 A KR 1019950018032A KR 19950018032 A KR19950018032 A KR 19950018032A KR 0144233 B1 KR0144233 B1 KR 0144233B1
Authority
KR
South Korea
Prior art keywords
capacitor
electrode
forming
liquid crystal
gate
Prior art date
Application number
KR1019950018032A
Other languages
English (en)
Other versions
KR970002398A (ko
Inventor
이종호
Original Assignee
김주용
현대전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자주식회사 filed Critical 김주용
Priority to KR1019950018032A priority Critical patent/KR0144233B1/ko
Publication of KR970002398A publication Critical patent/KR970002398A/ko
Application granted granted Critical
Publication of KR0144233B1 publication Critical patent/KR0144233B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 액티브 매크릭스 방식의 액정 표시 장치 및 그 제조 방법에 관한 것으로 보다 구체적으로는 복수의 맥트릭스 배치시 각 화소와 접속된 스위칭 소자를 효율적으로 설계하여 작동시키는 액티브 맥트릭스 방식의 액정 표시 장치 및 그 제조 방법에 관한 것으로, 본 발명에 따른 액정 표시 장치는 화소의 드레인 전압의 쉬프트됨을 방지하기 위하여 형성된 용량 캐패시터를 병렬로 형성함과 동시에 용량 캐패시터의 면적을 감소시킴으로써 전하 충전 용량을 확보하고, 화소 전극의 개구율을 향상시킬 수 있다.

Description

액티브 맥트릭스 방식의 액정 표시 장치 및 그의 제조 방법
제1도 (a)는 종래의 액정 표시 장치에 용량 전극을 형성한 평면도 (b)는 제1도(a)의 A-A'에 따라 취해진 액정 표시 장치의 단면도 (c)은 제1도 (a)를 개략적으로 나타낸 액정 표시 장치의 회로도
제2도는 (a)는 종래의 축적 용량 전극을 형성한 평면도 (b)는 제2도(a)의 A-A'에 따라 취해진 액정 표시 장치의 단면도
(c)는 제2도(a)를 개략적으로 나타낸 액정 표시 장치의 회로도
제3도 (a)는 본 발명의 일실시예에 따른 액정 표시 장치에 대한 평면도
(b)는 제3도(a)를 B-B'에 따라 취해진 액정 표시 장치의 단면도
(c)는 제3도(a)를 개략적으로 나타낸 액정 표시 장치의 회로도
제4도 (a)는 본 발명의 [실시예2]에 따른 축적 용량 전극을 구비한 액정 표시 장치에 대한 평면도
(b)는 제4도(a)를 B-B'에 따라 취해진 액정 표시 장치의 단면도
(c)는 제4도 (a)를 개략적으로 나타낸 회로도
* 도면의 주요 부분에 대한 부호의 설명
1 : 유리 기판 2 : 게이트 전극 배선
2',10 : 제 1 용량 전극 3 : 제 1 게이트 절연막
4 : 제 2 게이트 절연막 5 : 화소 전극
6 : 제 2 용량 전극 7 : 콘택
8 : 데이타 전극 배선 9 : 박막 트랜지스터
본 발명은 액티브 매트릭스 방식의 액정 표시 장치 및 그 제조 방법에 관한 것으로, 보다 구체적으로는 복수의 매크릭스 배치시 각 화소와 접속된 스위칭 소자를 효율적으로 설계하여 대용량 확보 및 화소 전극의 개구율을 증대시킬 수 있는 액티브 맥트릭스 방식의 액정 표시 및 그의 제조 방법에 관한 것이다.
종래의 고정밀 대형의 액정 표시 장치는 비정질 실리콘을 반도체층으로 이용한 박막 트랜지스터(이하 TFT라 칭함)를 스위칭 소자로 하여 이른바, 액티브 매트릭스 방식의 액정 표시 장치가 제안되고, 실용화되었다.
이러한 액티브 매트릭스 방식의 액정 표시 장치는 데이타 배선을 통하여 인가된 전압을 일정 시간후 전압이 인가될때까지 드레인 전위를 유지하여야 하지만, 일반적으로 액정의 저항과 유전율로부터 결정되는 시정수의 패널(pannel)에 기입된 사이클이 60Hz일 때, 유지 시간이 1/60 s = 16.7 ms 이하이므로, 액정에 발생하는 소크전류(soak current)에 의하여 드레인 전위가 일정 시간 후, 전압이 인가되기까지 드레인 전위를 유지하기 어렵게 되었다. 이때, 초기 인가된 드레인 전위에서 쉬프트(shift)된 만큼을 △Vp라 한다. 따라서, 이러한 액티브 매트릭스 방식의 액정 표시 장치에는 데이타 배선을 통하여 인가되는 전압을 다음에 인가될 때의 시간까지 일정하게 유지하기 위하여 액정 캐패시터(상하부 기판의 화소 전극과 액정으로 이루어진 캐패시터)와 용량 캐패시터를 병렬로 형성하는 방법이 제안되었는데, 이러한 방법에는 부가 용량 전극 방식(storage on gate)과 축적 용량 전극 방식(storage on common)이 있다.
여기서, 종래의 부가 용량 전극 방식의 액정 표시 장치와 축적 용량전극 방식의 액정 표시 장치 및 그의 제조방법에 관하여 첨부한 도면을 참고로 하여 보다 자세하게 설명하기로 한다.
첨부한 도면 제1도는 종래에 제안된 부가 용량 전극 방식으로 게이트 배선에서 인출된 용량 전극을 형성하여 병렬 구조의 캐패시터를 형성하는 액정 표시 장치에 대하여 나타낸 도면으로,(a)는 부가 용량 전극을 갖는 액티브 매트릭스 방식의 액정 표시 장치의 평면도이고, (b)는 상기 (a)의 A-A'에 따라 취해진 단면도이고, (c)는 상기 (a)를 개략적으로 나타낸 회로도이다.
또한, 제2도는 종래에 제안된 부가 용량 전극 방식으로 게이트 전극 배선과 별도로 형성된 용량 전극을 형성하여 병렬 구조의 캐패시터를 형성하는 액정 표시 장치에 대하여 나타낸 도면으로, (a)는 축적 용량 전극을 갖는 액티브 매트릭스 방식이 액정 표시 장치의 평면도이고, (b)는 상기(a)의 A-A'에 따라 취해진 단면도이고, (c)는 상기 (a)를 개략적으로 나타낸 회로도이다.
먼저, 부가 용량 전극 방식의 액정 표시 장치에 대하여 설명하면, 평면상으로는 제1도(a)에 도시된 바와 같이, 게이트 전극 배선(2)과 데이타 배선(8)과의 교차점에 박막 트랜지스터(9)가 설계되고, 상하부 기판의 화소 전극과 액정과의 액정 캐패시터와의 별렬 구조의 캐패시터를 형성하기 위하여, 게이트 전극 배선(2)의 일정 부분이 돌출되어 용량 전극(2')을 형성하게 되고, 이는 그 상부의 화소 전극(5)과 캐패시터를 형성하게 되어 상기 액정 캐패시터와 병렬로 연결된 용량 캐패시터를 형성한다.
단면을 통하여 좀 더 자세히 살펴보면, 제1도(b)에 도시된 바와 같이, 투명 유리 가판(1)상에 게이트 전극 배선에서 인출된 용량 전구(2' : 본 도면상에는 상기 제1도(a)를 A-A'의 면으로 절개하였으므로 게이트 전극 배선에서 소정 부분 인출된 용량 전극(2')만이 도시되어진다.)을 형성하고, 그 상부에 절연의 효과를 증대시키기 위해 이중의 게이트 절연막 즉, 제1게이트 절연막(3)과 제2게이트 절연막(4)을 차례로 적층한 다음, 그 상부에 화소 전극(5)을 형성하여 용량 캐패시터를 형성한다.
이러한 구성으로 이루어진 액정 표시 장치는 제1(c)에서와 같이, 게이트 전극 배선(2)과 데이타 전극 배선(8)의 교차점에 박막 트랜지스터(9)가 구비되고, 이를 보다 구체적으로 설명하면, 게이트 전극 배선(2)에 연결된 상기 트랜지스터의 게이트 전극과 데이타 전극 배선(8)과 연결된 상기 트랜지스터의 소오스 전극, 그리고 상기 트랜지스터의 드레인 전극과 연결된 상하부 기판의 화소 전극과 액정으로 구성된 액정 캐패시터(CLC) 및 화소 전극과 용량 전극으로 구성된 용량 캐패시터(CST)가 병렬로 연결되어 있다.
또한, 축적 용량 전극을 갖는 액티브 매트릭스 방식의 액정 표시 장치에 대하여 살펴보면, 평면상으로는 제2도(a)에서와 같이, 통상의 유리 기판상에 게이트 전극 배선(2)과는 동일 선상에 위치하되 별도로 형성된 용량 저극(10)이 위치하고, 상기 용량 전극(10)은 그 상부의 화소 전극(5)과 캐패시터를 형성하게 되어 상기 액정 캐패시터와 병렬도 연결된 용량 캐패시터를 형성된다.
이를 단면을 통하여 살펴보면, 상기 부가 용량 방식과 동일하게, (b)에 도시된 바와 같이, 유리 기판(1)상에 용량 전극(10)이 형성되어 있고, 이때 상기 용량 전극은 게이트 전극 배선과 동시에 형성되지만, 별도로 화소전극 위치의 소정 영역게 형성되고, 본 도명은 용량 전극의 부분만을 절개하여 나타내져 있으므로 용량 전극(10)만 도시될 뿐, 게이트 전극 배선은 도시되어 있지 않다. 그후, 상기 용량 전극(10) 상부에 제1게이트 절연막(3)과 제2 게이트 절연막(4)이 차례로 형성되어 있고, 그 상부에 화소 전극(5)이 형성되어 용량 캐패시터를 형성된다.
이러한 구성으로 이루어진 액정 표시 장치는 제2도 (c)에서와 같이, 게이트 전극 배선(2)과 데이타 전극 배선(8)의 교차점에 박막 트랜지스터(9)가 구비되고, 이를 보다 구체적으로 설명하면, 게이트 전극 배선에 연결된 상기 트랜지스터의 게이트 전극과 데이타 전극 배선(8)과 연결된 상기 트랜지스터의 소오스 전극, 그리고 상기 트랜지스터의 드레인 전극과 연결된 상하부 기판의 화소 전극과 액정으로 구성된 액정 캐패시터(CLC) 및 화소 전극과 용량 전극으로 구성된 용량 캐패시터(CST)가 병렬로 연결되어 있다.
그러나 종래의 액티브 맥트릭스 장치은 일정시간 동안 드레인 전위를 유지시키기 위하여 용량 전극을 형성하여 대용량을 확보하려 하였지만, 상기대용량을 확보하기 위하여 용량 전극의 면적을 증가시키게 되었고, 이는 화소 전극의 소정 부분에 위치하여 화소 전극의 일정 부분을 차지하게 되므로써, 액정 표시 장치의 개구율을 저하시키게 되고, 대용량을 확보하고자 하는 노력에 부응하지 못하는 문제점이 존재하였다.
따라서 본 발명의 목적은 제조 공정이 용이하고 드레인 전위의 쉬프트됨을 방지하는 동시에, 용량 전극과 화소 전극면과의 오버랩(overlap)되는 영역을 감소시킴으로써, 개구율을 향상시킬 수 있는 액티브 매트릭스 방식의 액정 표시 장치 및 그 제조 방법을 제공하는데 있다.
상기한 본 발명의 목적을 달성하기 위한 액티브 맥트릭스 방식이 액정 표시 장치에 있어서, 게이트 전극 배선과 데이타 배선의 교차점에 설계되는 스위칭 소자인 박막 트랜지스터, 상기 박막 트랜지스터의 드레인 전극과 접속된 하부의 화소 전극부와 그 하부에 구비된 용량 전극부와 그 사이의 게이트 절연막으로 이루어지는 용량 캐패시터 및 상기 용량 캐패시터와 병렬 구조로 연결되어 있으며 상기 하부 기판의 화소 전극부와 그와 대행하는 상부 기판의 화소 전극부와, 그 사이의 액정으로 이루어진 액정 캐패시터를 포함하는 액티브 맥트릭스 방식의 액정 표시 장치에 있어서, 상기 하부의 화소 전극부와 용량 전극부로 이루어지는 용량 캐패시터를 두 개의 병렬 캐패시터로 구성하는 것을 특징으로 한다.
또한, 상기 두 개의 병렬 캐패시터를 형성하기 위한 [실시예1]에서의 액티브 매트릭스 방식의 액정 표시 장치의 제조 방법은 유리 기판상에 병렬의 요량 캐패시터를 형성하기 위한 용량 전극을 형성하는 단계; 상기 용량 전극 상부에 제1게이트 절연막을 형성하는 단계; 상기 제1게이트 절연막 상부에 게이트 전극 배선과 상기 게이트 전극 배선에서 인출된 용량 전극을 형성하는 단계; 상기 전체 구조 상부에 제2게이트 절연막을 형성하는 단계; 상기 유리 기판 상단의 용량 전극만이 노출되도록 콘택홀을 형성하는 단계 및 전체 구조 상부에 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한 본 발명의[실시예2]에 따른 제조 방법은 유리 기판상에 게이트 전극 배선과 동일 선상이 되도록 하되 상기 게이트 전극 배선과는 별도의 위치에 용량 전극을 형성하는 단계; 상기 용량 전극 상부에 제1게이트 절연막을 형성하는 단계; 상기 제1게이트 절연막 상부에 병렬의 용량 캐패시터를 형성하기 위한 용량 전극을 형성하는 단계; 상기 전체 구조 상부에 제2게이트 절연막을 형성하는 단계; 상기 유리 기판 상부의 용량 전극만이 노출되도록 콘택홀을 형성하는 단계; 및 전체 구조 상부에 화소 전극을 형성하는 단계를 포함한는 것을 특징으로 한다.
이하, 첨부한 도면에 의거하여 본 발명을 구체적으로 설명하기로 한다.
[실시예1]
첨부한 도면 제3도(a)는 본 발명의 일실시예에 따른 부가 용량전극을 구비한 액정 표시 장치에 대한 평면도이고, 제3도(b)는 제3도(a)를 B-B'에 따라 취해진 액정 표시 장치의 단면도이고, 제3도(c)는 제3도(a)를 개략적으로 나타낸 회로도이다.
먼저, 제3도(a)에서 나타낸 바와 같이, 돌출부를 구비한 게이트 전극 배선(2)과 데이타 전극 배선(6)과의 교차점에 박막 트랜지스터(9)가 위치하고, 상기 그 밖의 영역에는 화소 전극(5)이 형성된다. 상기 화소 전극(5)의 일정 부분에는 게이트 전극 배선(2)에서 인출된 제1용량 전그(2')과 병렬 구조의 캐패시터를 형성하기 위한 제 2용량 전극(6)이 겹쳐서 형성되어 있다. 이때 상기 화소 전극(5)과 겹쳐진 용량 전극의 면적은 종래에 비하여 좁은 것을 도면을 통하여 알 수 있다. 이는 전극 면적을 감소 시키더라도 병렬 구조의 캐패시터를 구비함으로써 감소된 캐패시터의 용량을 보상할 수 있다.
이를 단면을 통하여 보다 구체적으로 살펴보면, 본 실시예에서는 종래의 제1용량 전극(2')이 형성되기 전에 제2용량 전극(6)을 먼저 형성함으써, 병렬 구조의 용량 캐패시터를 형성하고자 한다. 따라서, 제3도(b)에 도시된 바와 같이, 투명 유리 기판(1) 상부의 소정 영역에 제2용량 전극(6)을 형성하고, 그 상부에 제1게이트 절연막(3)을 형성된다.
그후, 상기 제1게이트 절연막(3) 상부에 제1게이트 전극 배선에서 소정 부분 돌출된 제1용량 전극(2')을 형성하고, 다시 제2게이트 절연막(4)을 형성된다. 그후, 제1용량 전극(2')과 제2용량 전극(6)이 오버 랩 되지않고, 하부에 제2용량 전극(6)만이 노출되도록 콘택홀을 형성한 다음, ITO(induim tin oxide) 전극 물질로 된 화소 전극(5)을 증착시켜 콘택(7)을 이룬다. 이렇게 형성된 액정 표시 장치는 제3도(c)에 나타낸 회로도와 같이, 게이트 전극 배선과 데이타 전극 배선의 교차부에 위치하는 박막 트랜지스터와, 상하부 기판의 화소 전극과 그사이의 액정으로 구성되는 액정 캐패시터(CLC)와 제1용량 전그과 제1용량 전극으로 구성된 제1용량 캐패시터(CST1) 및 상기 하부 기판의 화소 전극과 제2용량 전극으로 구성된 제2용량 캐패시터(CST2)를 병렬 구조로 형성함으써 캐패시터의 전하 충전 용량은 증가되고, 반면에 화소 전극의 적은 면적을 차지하므로 본 발명의 소기의 효과를 얻을 수 있다.
[실시예2]
첨부한 도면 제4도 (a)는 본 발명의[실시예2]에 따른 축적 용량전극을 구비한 액티브 매트릭스 방식의 액정 표시 장치에 대한 평면도이고, (b)는 (a)를 B-B'에 따라 취해진 단면도이고, (c)는 (a)를 개략적으로 나타낸 회로도이다.
먼저, 제4도(a)에서 나타낸 바와 같이, 게이트 전극 배선(2)과 데이타 전극 배선(8)의 교차점에 박막 트랜지스터(9)가 구성되고, 그 밖의 영역에는 화소 전극(5)가 형성된다. 상기 화소 전극(5)의 일정 부분에는 게이트 전극 배선(2)과 별도로 형성된 제1용량 전극(10)과 병렬의 용량 전극을 형성하기 위한 제2용량 전극(6)이 겹쳐서 형성되어 있다. 이때 상기 화소 전극(5)과 겹쳐진 용량 전극(10)의 면적은 종래에 비하여 좁은 것을 도면을 통하여 알 수 있다. 이는 전극 면적을 감소시키더라도 병렬 구조의 캐패시터를 구비함으로써 감소된 캐패시터의 용량을 보상할 수 있다.
본 실시예는 종래의 축적 용량 전극과 화소 전극 사이에 제2용량 전극을 개재하여 병렬 구조의 용량 캐패시터를 형성한는 방법으로 제4도 (b)에 도시된 바와 같이, 투명 유리 기판(1) 상부에 게이트 전극 배선(미도시)과 별도로 형성된 제1용량 전극(10)을 형성하고, 그 상부에 제1게이트 절연막(3)을 증착시킨다. 그후, 상기 제2용량 전극(6)을 형성하는 이유는 적은 `면적에 큰 용량을 확보하기 위한 수단으로써 이와 같은 형태로 형성하면 병렬 구조의 캐패시터를 얻을수 있고, 이후에 형성될 화소전극면에도 적은 면적을 차지하게 되므로 개구율을 개선시킬 수 있다. 그후, 상기 제2용량 전극(6) 상부에 제2게이트 절연막(4)을 형성하고, 제1용량 전극(10)과 제 2용량 전극(6)이 겹쳐지지 않고, 하부에 제1용량 전극(10)만이 노출되도록 콘택홀을 형성한 다음, ITO 전극 물질로 된화소 전극(5)을 증착시켜 콘택(7)을 이룬다. 이렇게 형서된 액정 표시 장치는 제4도(c)에 나타낸 회로도와 같이, 게이트 전극 배선(2)과 데이타 전극 배선(8)의 교차점에 구성되는 스위칭 소자로서의 박막 트랜지스터(9)와, 액정을 절연체로 하여 상하부 기판의 화소 전극으로 이루어진 액정 캐패시터(CLC)와 제1용량 전극과 제2용량 전극으로 구성된 제1용량 캐패시터(CST1) 및 상기 하부 기판의 화소 전극과 제2용량 전극으로 구성된 제2용량 캐패시터(CST2)를 병렬 구조로 형성함으로써 캐패시터의 전하 충전 용량은 증가되고, 반면에 화소 전극의 적은 면적을 차지하므로 본 발명의 소기의 효과를 얻을 수 있다.
이상에서 자세히 설명한 바와 같이, 본 말명에 따른 액정 표시 장치는 화소의 드레인 전압의 쉬프트됨을 방지하기 형성된 용량 캐패시터를 병렬로 형성함과 동시에 용량 캐패시터의 면적을 감소시킴으로써 전하충전 용량을 확보하고, 화소 전극의 개구율을 향상시킬 수 있다.

Claims (6)

  1. 게이트 전극 배선과 데이타 전극 배선의 교차점에 설계되는 스위칭 소자인 박막 트랜지스트, 상기 박막 트랜지스터의 드레인 전극과 접속된 하부의 화소 전극부와 그 하부에 구비된 용량 전극부와 그 사이의 게이트 절연막으로 이루어지는 용량 캐패시터 및 상기 용량 캐패시터와 병렬 구조의 연결되어 있므며 상기 하부 기판의 화소 전극부와 그와 대향하는 상부 기판의 공통 전극부와, 그 사이의 액정으로 이루어진 액정 캐패시터를 포함하는 액티브 매트릭스 방식의 액정 표시 장치에 있어서, 상기 하부의 화소 전극부와 용량 전극부로 이루어지는 용량 캐패시터를 두 개의 병렬 캐패시터로 구성하는 것을 특징으로 하는 액티브 매트릭스 방식의 액정 표시 장치
  2. 제1항에 있어서, 상기 용량 전극부는 상기 게이트 전극 배선의 소정 부분이 돌출되어 이루어지는 것을 특징으로 하는 액티브 맥트릭스 방식의 액정 표시 장치.
  3. 제1항에 있어서. 상기 용량 전극부는 게이트 전극 배선과 동일 평면상에서 형성되어지되, 각각 게이트 전극 배선과는 독립적인 위치에 형성되는 것을 특징으로 하는 액티브 맥트릭스 방식의 액정 표시 장치.
  4. 유리 기판상에 병렬의 용량 캐패시터를 형성하기 위한 제1용량 전극을 형성하는 단계; 상기 용량 전극 상부에 제1게이트 절연막을 형성하는 단계' 상기 제1게이트 절연막 상부에 게이트 전극 배선과 상기 게이트 전극 배선에서 인출된 제2용량 전극을 형성하는 단계; 상기 전체 구조 상부에 제2게이트 절연막을 형성한는 단계; 상기 제2용량 전극과 제1용량 전극중 제1용량 전극만의 소정 부분이 노출되도록 식각하여 콘택홀을 형성하는 단계; 및 전체 구조 상부에 화소 전극 물질을 형성하고 소정 부분 식각하여 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액티브 매트릭스 방식의 액정표시 장치의 제조방법.
  5. 유리 기판상에 게이트 전극 배선과 동일 선상이 되도록 하되 상기 게이트 전극 배선과는 별도의 위치에 용량 전극을 형성하는 단계; 상기 용량 전극 상부에 제1게이트 절연막을 형성하는 단계; 상기 제1게이트 절연막 상부에 병렬의 용량 캐패시터를 형성하기 위한 용량 전극을 형성하는 단계; 상기 전체 구조 상부에 제2게이트 절연막을 형성하는 단계; 상기 유리 기판 상부의 용량 전극만이 노출되도록 콘택홀을 형성하는 단계 및 전체 구조 상부에 화소 전극 물질을 형성하고 소정 부분 식각하여 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액티브 맥트릭스 방식의 액정 표시 장치의 제조 방법.
  6. 제5항에 있어서 상기 화소 전극 물질은 ITO인 것을 특징으로 하는 액티브 매트릭스 방식의 액정 표시 장치의 제조방법.
KR1019950018032A 1995-06-29 1995-06-29 액티브 매트릭스 방식의 액정 표시 장치 및 그의 제조 방법 KR0144233B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950018032A KR0144233B1 (ko) 1995-06-29 1995-06-29 액티브 매트릭스 방식의 액정 표시 장치 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018032A KR0144233B1 (ko) 1995-06-29 1995-06-29 액티브 매트릭스 방식의 액정 표시 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR970002398A KR970002398A (ko) 1997-01-24
KR0144233B1 true KR0144233B1 (ko) 1998-07-15

Family

ID=19418673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018032A KR0144233B1 (ko) 1995-06-29 1995-06-29 액티브 매트릭스 방식의 액정 표시 장치 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR0144233B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483385B1 (ko) * 1997-09-09 2005-08-31 삼성전자주식회사 유기절연막을염색하여형성한블랙매트릭스를갖는박막트랜지스터기판및그제조방법
JP3844913B2 (ja) * 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置
KR100461467B1 (ko) * 2002-03-13 2004-12-13 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자

Also Published As

Publication number Publication date
KR970002398A (ko) 1997-01-24

Similar Documents

Publication Publication Date Title
US5982460A (en) Electro-optical display
JP3708637B2 (ja) 液晶表示装置
US5159477A (en) Active matrix display device having additional capacitors connected to switching elements and additional capacitor common line
KR100247628B1 (ko) 액정 표시 소자 및 그 제조방법
EP0329887B1 (en) Liquid crystal display device
GB2307087A (en) Liquid crystal displays
US20070024770A1 (en) Liquid crystal display device and method of fabricating the same
JP3226836B2 (ja) 液晶表示装置及びその製造方法
JP2682997B2 (ja) 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法
US5686976A (en) Liquid crystal display with storage capacitors for holding electric charges
KR100333179B1 (ko) 박막트랜지스터액정표시소자및그의제조방법
EP0468711B1 (en) Matrix-addressed type display device
JP2735070B2 (ja) アクティブマトリクス液晶表示パネル
US6900871B1 (en) Thin film transistor substrate of liquid crystal display and method of manufacture
US5677547A (en) Thin film transistor and display device including same
JP2896067B2 (ja) 液晶表示装置
KR0144233B1 (ko) 액티브 매트릭스 방식의 액정 표시 장치 및 그의 제조 방법
JP3286843B2 (ja) 液晶パネル
US6046063A (en) Method of manufacturing liquid crystal display
KR100493380B1 (ko) 액정표시장치의 제조방법
JPH0656461B2 (ja) マトリックスアレー
US6018377A (en) Storage capacitor with dielectric layer comprising particular materials
JPS62296123A (ja) アクテイブマトリツクス型液晶表示装置
KR100488923B1 (ko) 액정표시소자
JP2947299B2 (ja) マトリックス型表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130315

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 17

EXPY Expiration of term