JPH0656461B2 - マトリックスアレー - Google Patents

マトリックスアレー

Info

Publication number
JPH0656461B2
JPH0656461B2 JP57075814A JP7581482A JPH0656461B2 JP H0656461 B2 JPH0656461 B2 JP H0656461B2 JP 57075814 A JP57075814 A JP 57075814A JP 7581482 A JP7581482 A JP 7581482A JP H0656461 B2 JPH0656461 B2 JP H0656461B2
Authority
JP
Japan
Prior art keywords
insulating film
matrix array
line
gate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57075814A
Other languages
English (en)
Other versions
JPS58192090A (ja
Inventor
寿源 小平
弘之 大島
敏彦 真野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP57075814A priority Critical patent/JPH0656461B2/ja
Priority to FR8307125A priority patent/FR2530868B1/fr
Priority to DE19833315669 priority patent/DE3315669A1/de
Priority to GB8311878A priority patent/GB2122419B/en
Priority to FR8313382A priority patent/FR2532116B1/fr
Publication of JPS58192090A publication Critical patent/JPS58192090A/ja
Priority to SG39888A priority patent/SG39888G/en
Priority to HK70189A priority patent/HK70189A/xx
Priority to US08/014,053 priority patent/US5365079A/en
Priority to US08/259,354 priority patent/US6037608A/en
Priority to US08/237,521 priority patent/US5474942A/en
Publication of JPH0656461B2 publication Critical patent/JPH0656461B2/ja
Priority to US08/406,419 priority patent/US5650637A/en
Priority to US08/408,979 priority patent/US5552615A/en
Priority to US08/445,030 priority patent/US5573959A/en
Priority to US08/461,933 priority patent/US5677547A/en
Priority to US08/859,494 priority patent/US6316790B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】 本発明はＭＯＳ電界効果型トランジスターを用いたマト
リックスアレーに関するものであって、特にマトリック
スアレーの欠陥の修正を容易にする為の構成方法に関す
るものである。
マトリックスアレーを用いた大面積表示装置の開発が最
近非常に活発に進められており、小型情報機器、ハンデ
ィタイプのテレビ等広範囲にわたる応用が期待されてい
る。平面型の大容量の表示装置としては、スイッチング
素子をマトリックスアレー状に配列したものが最も有望
視されている。
第１図は非線型スイッチング素子をマトリックスアレー
状に配列したアクティブマトリックスアレー基板の構成
の１例を示した配置図である。図中１で囲まれた領域が
表示領域であり、その中に非線型素子２がマトリックス
状に配置されている。３は非線型素子２へのデータ信号
ライン（ソースライン）であり、４は非線型素子２への
タイミング信号ライン（ゲートライン）である。第１図
の様にマトリックスアレー基板を構成した場合発生し易
そ欠陥として、各ライン及び非線型素子のパターニング
時に発生するパターン不良の他に、ソースラインとゲー
トラインの交点における絶縁不良，非線型素子２の絶縁
不良が挙げられる。この内のパターン不良は、工程の改
善、無塵化の撤底等により相当低レベルまで欠陥数を下
げる事が可能であるのに対し、絶縁不良については絶縁
層の質の改善、厚みの増加等により初期的に欠陥数を低
下させる事は可能であっても、静電気等によりマトリッ
クスアレー完成以降にしばしばライン間の絶縁不良欠陥
が発生する。この静電気による欠陥は、第１図を見てわ
かる様に、ソースライン又はゲートラインが、パネルの
表示領域外で静電気を受け、そのラインと直交するライ
ンとの交点の絶縁不良となり、結果として、データ信号
がゲートラインに漏れたり、タイミング信号がソースラ
インに漏れ、絶縁不良個所を含むライン上の画素すべて
の表示が不良となってしまい、いわゆるライン欠陥とな
って、表示特性を著しくそこねる。この様な絶縁不良が
発生した場合の修正方法は、当該絶縁不良個所前後でソ
ースライン又はゲートラインを切断する事による以外に
なく、この様な修正方法ではソースライン又はゲートラ
インが断線してしまい、この断線したラインと接続した
画素はすべて非点燈の欠陥として残りライン欠陥を除去
出来ない。マトリックスアレーを単結晶シリコン基板上
に構成する場合は、静電気保護用のダイオード，抵抗を
シリコン基板内に作り込むことにより、マトリックスア
レーを静電気より保護する事も可能であるが、ガラス板
上にマトリックスアレーを構成した場合、静電気の保護
回路を設け難く、従って前記の様な絶縁不良が多量に発
生し易く、マトリックスアレーの量産は困難である。
第２図は、非線型素子にＭＯＳ型電界効果トランジスタ
ーを用いたマトリックスアレーの例を示したものであ
り、マトリックスアレー液晶表示装置の１画素の等価回
路を示したものである。５はＭＯＳ型電界効果トランジ
スターでありデータ信号のスイッチングを行なう。６は
コンデンサーでありデータ信号の保持用として用いられ
る。７は液晶パネルであり、７−１は液晶駆動素子に対
応して形成された液晶駆動電極であり、７−２は上側ガ
ラスパネルである。第２図の例におけるマトリックスア
レーの具体例を示したものが第３図の(a)，(b)であり、
(a)が平面図、(b)は(a)内の一点鎖線イーロに従って切
断した断面図である。これはガラス基板１５の上に薄膜
トランジスターを作る事によりマトリックスアレーを構
成した例であって、多結晶シリコン８の表面を熱酸化し
てゲート絶縁膜１３とし、次に第２層目の多結晶シリコ
ンを形成し、パターニングする事により、ゲートライン
及びトランジスターのゲート電極９と、電荷蓄積用コン
デンサーの一方の電極１２を同時に構成する。さらに、
第２層目の多結晶シリコン９及び１２に不純物を拡散す
ると同時に第一層目の多結晶シリコン８のゲート電極９
におおわれていない領域にも不純物を拡散し、トランジ
スターのソース・ドレインを形成する。次に層間絶縁膜
１４を全面に形成した後トランジスターのソース・ドレ
イン領域にコンタクト穴を開ける。最後にソースライン
１０及び画素駆動電極１１を形成して、マトリックスア
レーは完成する。この場合層間絶縁膜１４はゲートライ
ン９と、ソースライン１０を絶縁しているのみならず、
電極１１及び１２によって成る電荷蓄積用コンデンサー
の絶縁膜をもかねている為に出来る限り薄くしなけれ
ば、このコンデンサーの容量は十分な値がとれない。例
えば一画素の大きさを１ミリメートル四方とした場合コ
ンデンサーの大きさは画面の明るさから２００ミクロン
平方程度までであり、絶縁膜がシリコン酸化で厚さを５
０００オングストロームの場合コンデンサー容量は約2.
5ピコファラドしか得られない。これに対し、画素液晶
の容量は液晶厚みを１０ミクロンとすると約９ピコファ
ラド有る。コンデンサーの容量は、少なくとも液晶の容
量程度を有しなければ存在価値が無く、理想的には２〜
３倍必要である。従ってこの為には、層間絶縁膜の膜厚
を１／５〜１／１０程度に薄くするか、又は面積を５〜
１０倍にしなければならない。面積は前記の様にパネル
の明るさから前記の大きさ以上は無理であり、層間絶縁
膜を薄くする方法しか無く、この場合のシリコン酸化膜
では１０００オングストローム以下の膜厚でなければな
らない、又比誘電率の大きいシリコン窒化膜を用いた場
合でも誘電率は高々シリコン酸化膜の２倍でしかないの
で膜厚も１０００〜２０００オングストローム程度に薄
くしなければならない。一方トランジスターのゲート絶
縁膜１３について考えると、この厚さは通常薄い場合で
あっても１０００〜２０００オングストロームあり、場
合によってはトランジスターの耐圧から５０００オング
ストローム又はそれ以上必要な時もある。ここで層間絶
縁膜とトランジスターのゲート絶縁膜の耐圧を比べる
と、ゲート絶縁膜はシリコンの熱酸化膜であるので、層
間絶縁膜の様な気相成長法に依ったシリコン酸化膜に比
べ、耐圧は同一膜厚の場合約２倍有り、前記のごとく層
間絶縁膜とゲート絶縁膜の膜厚を１０００〜２０００オ
ングストロームとした場合必ず層間絶縁膜の方が耐圧が
低くなってしまい、従ってゲートライン又はソースライ
ンに静電気が入った場合の破壊個所は必ずソースライン
とゲートラインが交差した場合は、第３図からわかる様
に、コンデンサー容量が少なくなってしまいコンデンサ
ーを入れた効果が無くなってしまう。
本発明は以上の点に鑑みてなされたものであり、ゲート
ラインとソースラインの交差部での耐圧を高くして、静
電気破壊によって生じた欠陥を修正してもライン状の欠
陥とならず、又コンデンサーの容量も十分な値をとれる
様にしたものである。
以下本発明を図面によって詳細に説明する。
第４図は本発明を実施した１例を示したものであり、
(a)は第３図(b)の断面図と同じ位置での断面図であり、
(b)は、ソースライン１０とゲートライン９の交差点近
傍のみを示す平面図である。第４図の各部材番号は第３
図同様であり、製造方法もゲートライン９及びコンデン
サー電極１２の形成及び不純物の拡散までは第３図の例
と同一である。層間絶縁膜はまず第一層目のシリコン酸
化膜１４−１を基板全面に形成した後、第二層目のシリ
コン酸化膜を基板全面に形成し、フォトエッチング技術
により第４図の１４−２の様にゲートライン９とソース
ライン１０の交差領域以外の第二層目のシリコン酸化膜
をエッチング除去する。次は第３図の例と同様にトラン
ジスターのソース・ドレイン領域の第１層目のシリコン
酸化膜にコンタクトホールを開け、ソースライン１０を
形成して完成する。第一層目のシリコン酸化膜１４−１
の厚きはコンデンサー容量を確保する為に１０００オン
グストローム以下であり、第二層目のシリコン酸化膜の
膜厚は、ゲートラインとソースライン間の耐圧を考慮し
て５０００オングストローム以上が良い。これによりコ
ンデンサーの容量を十分とれて、ゲートラインとソース
ラインの交差点での耐圧をトランジスターのゲート耐圧
より高くする事が可能である。
第４図の例では、基板全面に形成する層間絶縁膜１４−
１を最初に形成した後、ソースラインとゲートラインの
交差領域にのみ設ける層間絶縁膜１４−２を形成した
が、この順序は逆であっても良く、特に両絶縁膜をシリ
コン酸化膜の様に同一物質で形成する場合１４−２の方
が厚い為にエッチングが行ない易い。又、第４図の様に
絶縁膜１４−１を最初に形成する場合これをシリコン窒
化膜で形成し、絶縁膜１４−２をシリコン酸化膜で形成
すれば図の様なパターニングに際し、エッチングの選択
性が有り、より良好である。
第５図は本発明の他の実施例を示したものであって(a)
が平面図、(b)は(a)内の一点鎖線ハーニに従って切断し
た断面図である。製造工程は第４図の例と同一であり、
シリコン薄膜８の表面に熱酸化膜１３を成長させ、その
上へ２層目のシリコン薄膜９及び１２を形成パターニン
グする。さらにこの２層目のシリコン薄膜９及び１２
と、シリコン薄膜８の内シリコン薄膜９におおわれてい
ない領域へ不純物の拡散を行なう。この後まず第一層目
の展開絶縁膜１４−２をエッチング除去し、コンデンサ
ーの一方の電極として用いるシリコン薄膜１２の表面上
の層間絶縁膜は１４−１の第一層目のみとする。次にト
ランジスターのソース・ドレイン領域上の層間絶縁膜に
コンタクト穴を開け、ソースライン１０及び画素駆動電
極１１を形成してアレーは完成する。第４図の例の場合
と同様に層間絶縁膜１４−１の膜厚を１０００オングス
トローム程度、又層間絶縁膜１４−２の膜厚を５０００
オングストローム以上とすれば、やはり、ソースライン
とゲートラインの交差部での両ライン間の耐圧をトラン
ジスターのゲート耐圧より高くする事が出来、しかも、
画素内コンデンサーの容量も十分な値とする事が可能で
ある。第５図の場合、厚い層間絶縁膜がトランジスター
をもおおうので、素子の保護に役立ち、信頼性も高くな
る、又厚い層間絶縁膜１４−２は第５図内の破線１６で
示した様に、コンデンサー電極よりはずす必要はなく、
コンデンサー電極の周辺をおおっても良いが、出来るだ
け層間膜１４−２をエッチング除去する面積が大きい程
コンデンサー容量は大きくとれる。尚２つの層間絶縁膜
１４−１及び１４−２の材料はシリコン酸化膜が一般的
であるが、シリコン窒化膜、アルミナ等でも良く、又２
層の形成順序は第４図の例同様にどちらを先に形成して
も良いことはいうまでもない。又、第５図の実施例で
は、画素駆動電極のデッドスペースが小さくなりコント
ラストの向上になる。この様にゲートライン９はトラン
ジスター８を画素駆動電極１１でおおう事は絶縁膜が１
４の１のみの場合も可能であるが、さらに厚い絶縁膜１
４−２の存在によつてシヨート等の欠陥が減少し有効で
ある。
以上の如く、本発明のマトリックスアレーは、複数のゲ
ート線と、該複数のゲート線と絶縁膜を介して直交して
なる複数のソース線と、該複数のゲート線と該複数のソ
ース線の交点に設けられた薄膜トランジスターと、該薄
膜トランジスターに接続された電荷保持用コンデンサー
とよりなるマトリックスアレーにおいて、前記電荷保持
用コンデンサーは２つの電極間に第１の絶縁層を挾持し
てなり、前記ゲート線と前記ソース線の交差領域の前記
絶縁膜は、前記第１の絶縁層と、第２の絶縁層とからな
り、かつ前記絶縁膜は少なくとも前記電荷保持用コンデ
ンサーの第１の絶縁層より厚いことを特徴とするから、
以下のような効果を有する。
Ａ）静電気がマトリックスアレーに入った場合は、ゲー
ト線とソース線の交差領域の絶縁層より薄い電荷保持用
コンデンサーの絶縁層もしくは薄膜トランジスター上の
絶縁層が先に絶縁破壊されるため、ゲート線とソース線
の交差部では短絡しない。従って、静電気による影響は
一画素の点欠陥で済み、ライン欠陥が引き起こされるこ
とはない。
Ｂ）更に、ゲート線とソース線の交差領域の絶縁膜は二
層の絶縁層を重ね合わせて構成されるから、一方の絶縁
層にピンホールが存在しても、他方の絶縁層でも同一箇
所にピンホールができる可能性は極めて低い。従って、
ライン間の短絡欠陥をもほぼ完全に防止することができ
る。
Ｃ）電荷保持用コンデンサーがあるから、マトリックス
アレーのデータ信号の保持特性が向上する。
本発明の応用は、上記実施例で示した様にコンデンサー
電極を独立して設けたマトリックスアレーに限らず、隣
接画素のゲートラインを当該画素のコンデンサー電極と
共用するタイプのマトリックスアレーにも適用可能であ
る。
【図面の簡単な説明】
第１図はマトリックスアレーの構成例を示した配置図、
第２図は表示体に液晶を用いたマトリックスアレー表示
装置の例を等価回路を示した配線図であり、第３図
(a)，(b)は第２図の例の具体例を示す平面図及び断面図
である。 第４図(a)，(b)は本発明を実施した例を示した平面図及
び断面図であり、又第５図(a)，(b)は本発明の他の実施
例を示した平面図及び断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 真野 敏彦 長野県諏訪市大和３丁目３番５号 株式会 社諏訪精工舎内 (56)参考文献 特開 昭58−125087（ＪＰ，Ａ) 特開 昭54−152894（ＪＰ，Ａ) 特開 昭58−190042（ＪＰ，Ａ)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】複数のゲート線と、該複数のゲート線と絶
    縁膜を介して直交してなる複数のソース線と、該複数の
    ゲート線と該複数のソース線の交点に設けられた薄膜ト
    ランジスターと、該薄膜トランジスターに接続された電
    荷保持用コンデンサーとよりなるマトリックスアレーに
    おいて、 前記電荷保持用コンデンサーは２つの電極間に第１の絶
    縁層を挾持してなり、 前記ゲート線と前記ソース線の交差領域の前記絶縁膜
    は、前記第１の絶縁層と、第２の絶縁層とからなり、か
    つ前記絶縁膜は少なくとも前記電荷保持用コンデンサー
    の第１の絶縁層より厚いことを特徴とするマトリックス
    アレー。
JP57075814A 1982-04-30 1982-05-06 マトリックスアレー Expired - Lifetime JPH0656461B2 (ja)

Priority Applications (15)

Application Number Priority Date Filing Date Title
JP57075814A JPH0656461B2 (ja) 1982-05-06 1982-05-06 マトリックスアレー
FR8307125A FR2530868B1 (fr) 1982-04-30 1983-04-29 Transistor a couche mince et dispositif d'affichage a cristaux liquides utilisant ce transistor
DE19833315669 DE3315669A1 (de) 1982-05-06 1983-04-29 Fluessigkristall-anzeigevorrichtung
GB8311878A GB2122419B (en) 1982-04-30 1983-04-29 A thin film transistor and an active matrix liquid crystal display device
FR8313382A FR2532116B1 (fr) 1982-04-30 1983-08-17 Transistor a couche mince et dispositif d'affichage a cristaux liquides utilisant ce transistor
SG39888A SG39888G (en) 1982-04-30 1988-06-20 An active matrix liquid crystal display device
HK70189A HK70189A (en) 1982-04-30 1989-08-31 An active matrix liquid crystal display device
US08/014,053 US5365079A (en) 1982-04-30 1993-02-05 Thin film transistor and display device including same
US08/237,521 US5474942A (en) 1982-04-30 1994-05-03 Method of forming a liquid crystal display device
US08/259,354 US6037608A (en) 1982-04-30 1994-05-03 Liquid crystal display device with crossover insulation
US08/406,419 US5650637A (en) 1982-04-30 1995-03-20 Active matrix assembly
US08/408,979 US5552615A (en) 1982-04-30 1995-03-23 Active matrix assembly with double layer metallization over drain contact region
US08/445,030 US5573959A (en) 1982-04-30 1995-05-19 Method of forming a liquid crystal device
US08/461,933 US5677547A (en) 1982-04-30 1995-06-05 Thin film transistor and display device including same
US08/859,494 US6316790B1 (en) 1982-04-30 1997-05-20 Active matrix assembly with light blocking layer over channel region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57075814A JPH0656461B2 (ja) 1982-05-06 1982-05-06 マトリックスアレー

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP7666395A Division JP2565148B2 (ja) 1995-03-31 1995-03-31 マトリックスアレーの製造方法
JP7666495A Division JP2677237B2 (ja) 1995-03-31 1995-03-31 液晶表示装置の製造方法

Publications (2)

Publication Number Publication Date
JPS58192090A JPS58192090A (ja) 1983-11-09
JPH0656461B2 true JPH0656461B2 (ja) 1994-07-27

Family

ID=13587019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57075814A Expired - Lifetime JPH0656461B2 (ja) 1982-04-30 1982-05-06 マトリックスアレー

Country Status (2)

Country Link
JP (1) JPH0656461B2 (ja)
DE (1) DE3315669A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3734412A1 (de) * 1987-05-14 1989-01-05 Licentia Gmbh Fluessigkristall-anzeigevorrichtung
JP2589327B2 (ja) * 1987-11-14 1997-03-12 株式会社リコー 薄膜トランジスタの製造方法
JPH0816757B2 (ja) * 1988-11-18 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
US5187609A (en) * 1991-03-27 1993-02-16 Disanto Frank J Electrophoretic display panel with semiconductor coated elements
US5557534A (en) * 1995-01-03 1996-09-17 Xerox Corporation Forming array with metal scan lines to control semiconductor gate lines
JP2907177B2 (ja) * 1997-03-10 1999-06-21 セイコーエプソン株式会社 液晶装置
WO2010131393A1 (ja) * 2009-05-12 2010-11-18 シャープ株式会社 配線構造、配線基板、液晶表示パネル、及び配線構造の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3840695A (en) * 1972-10-10 1974-10-08 Westinghouse Electric Corp Liquid crystal image display panel with integrated addressing circuitry
GB2081018B (en) * 1980-07-31 1985-06-26 Suwa Seikosha Kk Active matrix assembly for display device
JPS58190042A (ja) * 1982-04-28 1983-11-05 Toshiba Corp 薄膜半導体装置

Also Published As

Publication number Publication date
JPS58192090A (ja) 1983-11-09
DE3315669A1 (de) 1983-12-08

Similar Documents

Publication Publication Date Title
JP3708637B2 (ja) 液晶表示装置
JP3844913B2 (ja) アクティブマトリックス型液晶表示装置
US5166816A (en) Liquid crystal display panel with reduced pixel defects
JP2850850B2 (ja) 半導体装置の製造方法
JPH0816756B2 (ja) 透過型アクティブマトリクス液晶表示装置
JP2682997B2 (ja) 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法
JP2711015B2 (ja) マトリクス形表示装置
JPH0656461B2 (ja) マトリックスアレー
JP2870072B2 (ja) 液晶表示装置
JP2565148B2 (ja) マトリックスアレーの製造方法
JPH0444014A (ja) アクティブマトリクス型液晶表示装置
JP2677237B2 (ja) 液晶表示装置の製造方法
JPH03114028A (ja) 薄膜トランジスタマトリクスとその製造方法
JPH0427920A (ja) 液晶表示装置
JPS6236687A (ja) 表示装置
KR0144233B1 (ko) 액티브 매트릭스 방식의 액정 표시 장치 및 그의 제조 방법
JP2907177B2 (ja) 液晶装置
JPH0572561A (ja) アクテイブマトリクス基板
JP3083965B2 (ja) アクティブマトリクス基板
JP2687967B2 (ja) 液晶表示装置
JPH09274202A (ja) 薄膜トランジスタアレイ基板
JP4075220B2 (ja) 表示パネル及びその製造方法
JPH0618922A (ja) 液晶表示装置
JPH05257161A (ja) アクティブマトリクス基板
JPH11289093A (ja) 表示装置用アレイ基板の製造方法