JP2589327B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2589327B2 JP2589327B2 JP62288193A JP28819387A JP2589327B2 JP 2589327 B2 JP2589327 B2 JP 2589327B2 JP 62288193 A JP62288193 A JP 62288193A JP 28819387 A JP28819387 A JP 28819387A JP 2589327 B2 JP2589327 B2 JP 2589327B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- active layer
- diffusion region
- sioxhy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 23
- 239000010409 thin film Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010410 layer Substances 0.000 claims description 31
- 239000010408 film Substances 0.000 claims description 26
- 238000009792 diffusion process Methods 0.000 claims description 24
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 21
- 229910020211 SiOxHy Inorganic materials 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 238000005245 sintering Methods 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910004294 SiNxHy Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical group [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/909—Controlled atmosphere
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Plasma & Fusion (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明は薄膜トランジスタ（TFT）の製造方法に関
し、詳しくは、多結晶シリコンを用いた薄膜トランジス
タの製造過程において特定の処理を施し、TFT特性の改
善をはかる方法に関する。
し、詳しくは、多結晶シリコンを用いた薄膜トランジス
タの製造過程において特定の処理を施し、TFT特性の改
善をはかる方法に関する。
近時、イメージセンサや液晶ディスプレイを駆動させ
るための薄膜トランジスタの研究が随所で盛んに行なわ
れており、その特性（TFT特性）改善とともに更に数多
くの技術分野への応用が期待されている。
るための薄膜トランジスタの研究が随所で盛んに行なわ
れており、その特性（TFT特性）改善とともに更に数多
くの技術分野への応用が期待されている。
ところで、ポリシリコン（多結晶シリコン）を用いた
MOS型薄膜トランジスタにおいては、ポリシリコン結晶
粒界でダングリングボンドによるトラップ準位が存在し
キャリアの捕獲が起こり、粒界に沿った障壁ポテンシャ
ルが形成されてキャリア移動度が低下し、ON電流が小さ
いという欠陥を有している。
MOS型薄膜トランジスタにおいては、ポリシリコン結晶
粒界でダングリングボンドによるトラップ準位が存在し
キャリアの捕獲が起こり、粒界に沿った障壁ポテンシャ
ルが形成されてキャリア移動度が低下し、ON電流が小さ
いという欠陥を有している。
こうした欠陥を解消する対策としては、通常、ポリシ
リコン結晶粒界に水素原子を導入して結晶格子の乱れを
正しダングリングボンドの密度を低減させ前記トラップ
準位を小さくし、障壁ポテンシャルの高さを低くしてキ
ャリア移動度を向上させる手段が採用されている。そし
て、この水素原子を導入させるには、（１）TFT作製
後、高周波水素プラズマによって、水素原子を活性層及
び拡散領域のポリシリコンに導入する〔第３図
（ａ）〕、（２）TFT作製後、活性層及び拡散領域のポ
リシリコンに水素イオンを注入し、続いて400℃前後で
活性化させる〔第３図（ｂ）〕、（３）TFT作製後、パ
ッシベーションSiNxHy膜を形成し、熱拡散によって水素
原子を活性層及び拡散領域のポリシリコンに導入する
〔第３図（ｃ）〕などの方法が提案されている。
リコン結晶粒界に水素原子を導入して結晶格子の乱れを
正しダングリングボンドの密度を低減させ前記トラップ
準位を小さくし、障壁ポテンシャルの高さを低くしてキ
ャリア移動度を向上させる手段が採用されている。そし
て、この水素原子を導入させるには、（１）TFT作製
後、高周波水素プラズマによって、水素原子を活性層及
び拡散領域のポリシリコンに導入する〔第３図
（ａ）〕、（２）TFT作製後、活性層及び拡散領域のポ
リシリコンに水素イオンを注入し、続いて400℃前後で
活性化させる〔第３図（ｂ）〕、（３）TFT作製後、パ
ッシベーションSiNxHy膜を形成し、熱拡散によって水素
原子を活性層及び拡散領域のポリシリコンに導入する
〔第３図（ｃ）〕などの方法が提案されている。
なお、これら第３図（ａ）（ｂ）（ｃ）において、１
は絶縁基板（石英基板など）、２は活性層、３は拡散領
域、４はゲート酸化膜（ゲートSiO2膜）５はゲート電
極、６は層間絶縁膜、７はAl配線、８はパッシベーショ
ン膜を表わしている。
は絶縁基板（石英基板など）、２は活性層、３は拡散領
域、４はゲート酸化膜（ゲートSiO2膜）５はゲート電
極、６は層間絶縁膜、７はAl配線、８はパッシベーショ
ン膜を表わしている。
だが、これら方法はすべてTFT作製後、最終プロセス
として行なうものであり、製造工程数の増加は否めな
い。加えて、第３図（ａ）（ｂ）（ｃ）からわかるとお
り、水素原子が導入されるべき活性層２及び拡散領域３
にはゲートSiO2膜４、ゲート電極５、層間絶縁膜６など
が積層されているため、活性層２及び拡散領域３に水素
原子を到達・導入されるには適正な処理条件が必要とな
る。即ち、前記（１）の場合ではプラズマの高出力化で
あり、前記（２）の場合では高注入エネルギー化及び高
温化であり、前記（３）の場合ではSiNxHy膜中の水素高
濃度化及び熱拡散の高温化である。しかし、これらの処
理条件は、TFTへのダメージを配慮して設定しなければ
ならない制約があることから、必ずしも効率のよい処理
方法（TFT製造方法）とは言い難いものである。
として行なうものであり、製造工程数の増加は否めな
い。加えて、第３図（ａ）（ｂ）（ｃ）からわかるとお
り、水素原子が導入されるべき活性層２及び拡散領域３
にはゲートSiO2膜４、ゲート電極５、層間絶縁膜６など
が積層されているため、活性層２及び拡散領域３に水素
原子を到達・導入されるには適正な処理条件が必要とな
る。即ち、前記（１）の場合ではプラズマの高出力化で
あり、前記（２）の場合では高注入エネルギー化及び高
温化であり、前記（３）の場合ではSiNxHy膜中の水素高
濃度化及び熱拡散の高温化である。しかし、これらの処
理条件は、TFTへのダメージを配慮して設定しなければ
ならない制約があることから、必ずしも効率のよい処理
方法（TFT製造方法）とは言い難いものである。
本発明は、新たな工程を必要とせず従来のプロセス条
件を改良することによって、効率よくポリシリコン活性
層及び拡散領域に水素原子を導入し更にゲート電極の低
抵抗化をはかり、良好なTFT特性が得られる薄膜トラン
ジスタの製造方法を提供するものである。
件を改良することによって、効率よくポリシリコン活性
層及び拡散領域に水素原子を導入し更にゲート電極の低
抵抗化をはかり、良好なTFT特性が得られる薄膜トラン
ジスタの製造方法を提供するものである。
本発明の薄膜トランジスタの製造方法は、多結晶シリ
コンを主体として少なくとも活性層及び拡散領域を形成
せしめ、かつ、層間絶縁膜をSiOxHy（但しｘ＝２−α,y
＝2aで、α≧0.01である）で形成せしめた後、熱処理に
よって前記SiOxHy膜中の水素原子を前記活性層、拡散領
域及びゲート電極に導入させることを特徴としている。
コンを主体として少なくとも活性層及び拡散領域を形成
せしめ、かつ、層間絶縁膜をSiOxHy（但しｘ＝２−α,y
＝2aで、α≧0.01である）で形成せしめた後、熱処理に
よって前記SiOxHy膜中の水素原子を前記活性層、拡散領
域及びゲート電極に導入させることを特徴としている。
ちなみに、本発明者らはTFT製造過程における層間絶
縁膜を特定組成の水素化酸化シリコン（SiOxHy）で形成
し、その後Al配線のシンタリング工程がなされると、そ
のシンタリグ工程での熱によって前記水素化酸化シリコ
ン中の水素原子が活性層及び拡散領域内に有効に導入さ
れ、また、水素原子の導入によりゲート電極の低抵抗化
がはかられ、同時に、層間絶縁膜も本来的な状態のもの
になることを確めた。本発明方法はこれに基づいてなさ
れたものである。
縁膜を特定組成の水素化酸化シリコン（SiOxHy）で形成
し、その後Al配線のシンタリング工程がなされると、そ
のシンタリグ工程での熱によって前記水素化酸化シリコ
ン中の水素原子が活性層及び拡散領域内に有効に導入さ
れ、また、水素原子の導入によりゲート電極の低抵抗化
がはかられ、同時に、層間絶縁膜も本来的な状態のもの
になることを確めた。本発明方法はこれに基づいてなさ
れたものである。
以下に、本発明を添付の図面に従いながらさらに詳細
に説明する。
に説明する。
第１図（イ）は、シンタリングがなされる前の、ポリ
シリコンを用いたMOS型薄膜トランジスタの概略を示し
てあり、ここに付された番号は先に触れた第３図（ａ）
（ｂ）（ｃ）と共通しているが、２′及び３′はいまだ
水素原子が導入されていない活性層及び拡散領域を表わ
しており、５′は低抵抗化がはかられていないゲート電
極を表わしており、また、６′は最終的に製造されるTF
Tの層間絶縁膜６とは異なりSiOxHy層を表わしている。
シリコンを用いたMOS型薄膜トランジスタの概略を示し
てあり、ここに付された番号は先に触れた第３図（ａ）
（ｂ）（ｃ）と共通しているが、２′及び３′はいまだ
水素原子が導入されていない活性層及び拡散領域を表わ
しており、５′は低抵抗化がはかられていないゲート電
極を表わしており、また、６′は最終的に製造されるTF
Tの層間絶縁膜６とは異なりSiOxHy層を表わしている。
この第１図（イ）に示した構造のものは、層間絶縁膜
６′の材料をSiOxHyとし及び活性層２′、拡散領域３′
にいまだ水素原子が導入されていないこと及びゲート電
極５′がいまだ低抵抗化されていないことを除けば、従
来の薄膜トランジスタと何等相違するところはない。従
って、第１図（イ）に示したものの作製自体は通常知ら
れている方法の応用によってつくることができる。
６′の材料をSiOxHyとし及び活性層２′、拡散領域３′
にいまだ水素原子が導入されていないこと及びゲート電
極５′がいまだ低抵抗化されていないことを除けば、従
来の薄膜トランジスタと何等相違するところはない。従
って、第１図（イ）に示したものの作製自体は通常知ら
れている方法の応用によってつくることができる。
その一例として、石英基板１上にLP−CVD法（625℃,
0.15 torr,SiH4/N2＝30/100 SCCMなどの条件）により約
1700Å厚のポリシリコン層（半導体層）を堆積させ、次
いで、ドライ酸化（1025℃,O2＋HCl（１％）＝５/min
などの条件）して約1300Å厚のシリコン酸化膜を生成さ
せ、更に、LP−CVD法（625℃,0.2 torr,SiH4＝150 SCCM
などの条件）により約4000Å厚のポリシリコン層を堆積
させる。続いて、フォトリソグラフィー・エッチング法
などによりゲートSiO2層４′及びゲート電極５′を形成
し、Ｐチャンネル型TFTであれば例えばBSG塗布型拡散剤
（東京応化社製Ｂ−59220）、Ｎチャンネル型TFTであれ
ば例えばPSG塗布型拡散剤（東京応化社製Ｂ−59250）を
塗布し、不活性ガス（N2ガスが好ましい）雰囲気中900
℃で約30分不純物を拡散させて、いまだ水素原子が導入
されていない拡散領域３′及びその中間に活性層２′を
形成せしめる。
0.15 torr,SiH4/N2＝30/100 SCCMなどの条件）により約
1700Å厚のポリシリコン層（半導体層）を堆積させ、次
いで、ドライ酸化（1025℃,O2＋HCl（１％）＝５/min
などの条件）して約1300Å厚のシリコン酸化膜を生成さ
せ、更に、LP−CVD法（625℃,0.2 torr,SiH4＝150 SCCM
などの条件）により約4000Å厚のポリシリコン層を堆積
させる。続いて、フォトリソグラフィー・エッチング法
などによりゲートSiO2層４′及びゲート電極５′を形成
し、Ｐチャンネル型TFTであれば例えばBSG塗布型拡散剤
（東京応化社製Ｂ−59220）、Ｎチャンネル型TFTであれ
ば例えばPSG塗布型拡散剤（東京応化社製Ｂ−59250）を
塗布し、不活性ガス（N2ガスが好ましい）雰囲気中900
℃で約30分不純物を拡散させて、いまだ水素原子が導入
されていない拡散領域３′及びその中間に活性層２′を
形成せしめる。
本発明方法では、一旦、この上にSiOxHy層６′が約50
Å〜1.5μｍ好ましくは4000〜10000Åの厚さで形成され
る。ここで、SiOxHyは、ｘ＝２−α（αは0.5〜0.01、
好ましくは0.3〜0.05の値である）、ｙ＝２α、かつ、
ｘ＋ｙ＝２の値を満足するものの使用が望ましい。SiOx
Hy値６′はプラズマCVD法、ECR等によって製膜でき、製
膜条件によっては10-3〜20atomic％の範囲で水素含有量
の制御が可能である。
Å〜1.5μｍ好ましくは4000〜10000Åの厚さで形成され
る。ここで、SiOxHyは、ｘ＝２−α（αは0.5〜0.01、
好ましくは0.3〜0.05の値である）、ｙ＝２α、かつ、
ｘ＋ｙ＝２の値を満足するものの使用が望ましい。SiOx
Hy値６′はプラズマCVD法、ECR等によって製膜でき、製
膜条件によっては10-3〜20atomic％の範囲で水素含有量
の制御が可能である。
SiOxHy値６′が堆積された後コンタクトホールを形成
し、次いで、Alを真空蒸着（真空度５×10-6torrなど）
法により約１μｍ厚に形成し、更に電極パターニングを
行なうことにより、第１図（イ）に示した構造のものが
得られる。
し、次いで、Alを真空蒸着（真空度５×10-6torrなど）
法により約１μｍ厚に形成し、更に電極パターニングを
行なうことにより、第１図（イ）に示した構造のものが
得られる。
本発明方法では、この電極パターニングした後に熱処
理を施して、SiOxHy膜６′中の水素原子を活性層２′、
拡散領域３′及びゲート電極５′に導入（拡散）させ
て、第１図（ロ）に示したごとき本発明の意図する薄膜
トランジスタを製造している。
理を施して、SiOxHy膜６′中の水素原子を活性層２′、
拡散領域３′及びゲート電極５′に導入（拡散）させ
て、第１図（ロ）に示したごとき本発明の意図する薄膜
トランジスタを製造している。
この結果、SiOxHy膜６′より水素原子が抜け出された
ところは、構造的にSiO2に極めて近い本来的な層間絶縁
膜６を形成するようになる。
ところは、構造的にSiO2に極めて近い本来的な層間絶縁
膜６を形成するようになる。
熱処理にはAl配線７のシンタリング（熱処理）工程で
の熱それ自体がそのまま利用される。シンタリングの条
件としては不活性ガス（望ましくはN2ガス）である中35
0〜500℃好ましくは400〜450℃で20〜60分間程度行なわ
れる。
の熱それ自体がそのまま利用される。シンタリングの条
件としては不活性ガス（望ましくはN2ガス）である中35
0〜500℃好ましくは400〜450℃で20〜60分間程度行なわ
れる。
このようにして製造された第１図（ロ）に示した薄膜
トランジスタは、良好なTFT特性を有し、その特性を長
期にわたって維持しうるものである。
トランジスタは、良好なTFT特性を有し、その特性を長
期にわたって維持しうるものである。
第２図は、上記の本発明方法によって製造されたＰチ
ャンネル型MOS−TFTの静特性を示している。この測定図
より、本発明方法によってつくられた薄膜トランジスタ
はON電流の顕著な増加が認められる。
ャンネル型MOS−TFTの静特性を示している。この測定図
より、本発明方法によってつくられた薄膜トランジスタ
はON電流の顕著な増加が認められる。
一方、比較のために、LP−CVD法（条件:410℃,0.2 to
rr,SiH420 SCCM,O2100 SCCM）で約6000Å厚のSiO2から
なる層間絶縁膜を形成し、敢えて活性層及び拡散領域に
水素導入を行なわなかった薄膜トランジスタの静特性も
併せて第４図として示した。
rr,SiH420 SCCM,O2100 SCCM）で約6000Å厚のSiO2から
なる層間絶縁膜を形成し、敢えて活性層及び拡散領域に
水素導入を行なわなかった薄膜トランジスタの静特性も
併せて第４図として示した。
本発明方法によれば、活性層及び拡散領域に導入され
る水素原子の供給源が前記活性層及び拡散領域に接して
いるSiOxHy層であるため、水素原子の導入は熱処理によ
り良好に行なわれ、その結果、TFT特性にすぐれた薄膜
トランジスタが製造される。
る水素原子の供給源が前記活性層及び拡散領域に接して
いるSiOxHy層であるため、水素原子の導入は熱処理によ
り良好に行なわれ、その結果、TFT特性にすぐれた薄膜
トランジスタが製造される。
第１図（イ）及び（ロ）は本発明方法を説明するための
図である。第２図は本発明により得られた薄膜トランジ
スタの特性を示したグラフである。 第３図（ａ）（ｂ）及び（ｃ）は従来法による活性層及
び拡散領域への水素原子の導入を説明するための図であ
る。第４図は比較の薄膜トランジスタの特性を示したグ
ラフである。 １……絶縁基板 ２……活性層（２′……水素原子が導入されていない活
性層） ３……拡散領域（３′……水素原子が導入されていない
拡散領域） ４……ゲート酸化膜 ５……ゲート電極（５′……低抵抗化されていないゲー
ト電極） ６……層間絶縁膜（６′……SiOxHy層） ７……Al配線、８……パッシベーション膜
図である。第２図は本発明により得られた薄膜トランジ
スタの特性を示したグラフである。 第３図（ａ）（ｂ）及び（ｃ）は従来法による活性層及
び拡散領域への水素原子の導入を説明するための図であ
る。第４図は比較の薄膜トランジスタの特性を示したグ
ラフである。 １……絶縁基板 ２……活性層（２′……水素原子が導入されていない活
性層） ３……拡散領域（３′……水素原子が導入されていない
拡散領域） ４……ゲート酸化膜 ５……ゲート電極（５′……低抵抗化されていないゲー
ト電極） ６……層間絶縁膜（６′……SiOxHy層） ７……Al配線、８……パッシベーション膜
フロントページの続き (72)発明者 秋山 善一 東京都大田区中馬込１丁目３番６号 株 式会社リコー内 (72)発明者 木幡 光裕 宮城県名取市高舘熊野堂字余方上５番地 の10 リコー応用電子研究所株式会社内 (56)参考文献 特開 昭60−136259（ＪＰ，Ａ)
Claims (3)
- 【請求項１】多結晶シリコンを主体として少なくとも活
性層及び拡散領域を形成せしめ、かつ、層間絶縁膜をSi
OxHy（但しｘ＝２−α,y＝2a,α≧0.01である）で形成
せしめた後、熱処理によって前記SiOxHy膜中の水素原子
を前記活性層、拡散領域及びゲート電極に導入させるこ
とを特徴とする薄膜トランジスタの製造方法。 - 【請求項２】前記SiOxHy膜は、熱処理前において、水素
含有量が10-3〜20atomic％の範囲であり、かつ、膜厚が
約50Å〜1.5μｍの範囲である特許請求の範囲第１項記
載の薄膜トランジスタの製造方法。 - 【請求項３】前記熱処理はAl配線でのシンタリング工程
によってなされるものである特許請求の範囲第１項記載
の薄膜トランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288193A JP2589327B2 (ja) | 1987-11-14 | 1987-11-14 | 薄膜トランジスタの製造方法 |
| US07/269,452 US4883766A (en) | 1987-11-14 | 1988-11-10 | Method of producing thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288193A JP2589327B2 (ja) | 1987-11-14 | 1987-11-14 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01129460A JPH01129460A (ja) | 1989-05-22 |
| JP2589327B2 true JP2589327B2 (ja) | 1997-03-12 |
Family
ID=17727018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62288193A Expired - Fee Related JP2589327B2 (ja) | 1987-11-14 | 1987-11-14 | 薄膜トランジスタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4883766A (ja) |
| JP (1) | JP2589327B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4950618A (en) * | 1989-04-14 | 1990-08-21 | Texas Instruments, Incorporated | Masking scheme for silicon dioxide mesa formation |
| DE69131570T2 (de) * | 1990-11-16 | 2000-02-17 | Seiko Epson Corp., Tokio/Tokyo | Verfahren zur Herstellung einer Dünnfilm-Halbleiteranordnung |
| WO1992014268A1 (en) * | 1991-01-30 | 1992-08-20 | Minnesota Mining And Manufacturing Company | Polysilicon thin film transistor |
| US5376590A (en) * | 1992-01-20 | 1994-12-27 | Nippon Telegraph And Telephone Corporation | Semiconductor device and method of fabricating the same |
| US5254480A (en) * | 1992-02-20 | 1993-10-19 | Minnesota Mining And Manufacturing Company | Process for producing a large area solid state radiation detector |
| KR940006273A (ko) * | 1992-06-20 | 1994-03-23 | 오가 노리오 | 스태틱램(sram) 장치 및 그 제조방법 |
| KR960010338B1 (ko) * | 1992-12-30 | 1996-07-30 | 현대전자산업 주식회사 | 폴리실리콘 박막트랜지스터의 수소화처리방법 |
| US6150692A (en) * | 1993-07-13 | 2000-11-21 | Sony Corporation | Thin film semiconductor device for active matrix panel |
| EP0634797B1 (en) * | 1993-07-13 | 1999-09-22 | Sony Corporation | Thin film semiconductor device for active matrix panel and method of manufacturing the same |
| KR100275715B1 (ko) * | 1993-12-28 | 2000-12-15 | 윤종용 | 수소화 효과 증대를 위한 반도체 소자의 제조 방법 |
| US5897346A (en) * | 1994-02-28 | 1999-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a thin film transistor |
| US5620906A (en) * | 1994-02-28 | 1997-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device by introducing hydrogen ions |
| US5866946A (en) * | 1996-05-23 | 1999-02-02 | Kabushiki Kaisha Toshiba | Semiconductor device having a plug for diffusing hydrogen into a semiconductor substrate |
| US6127285A (en) * | 1997-02-28 | 2000-10-03 | Dallas Instruments Incorporated | Interlevel dielectrics with reduced dielectric constant |
| US6573195B1 (en) * | 1999-01-26 | 2003-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere |
| KR100547243B1 (ko) * | 1999-12-17 | 2006-02-01 | 주식회사 하이닉스반도체 | 반도체 소자의 층간절연막 형성 방법 |
| KR100390822B1 (ko) * | 1999-12-28 | 2003-07-10 | 주식회사 하이닉스반도체 | 이미지센서에서의 암전류 감소 방법 |
| JP2003187983A (ja) * | 2001-12-17 | 2003-07-04 | Ricoh Co Ltd | 有機ｅｌトランジスタ |
| JP4410456B2 (ja) * | 2002-04-24 | 2010-02-03 | 株式会社リコー | 薄膜デバイス装置の製造方法、およびアクティブマトリクス基板の製造方法 |
| KR101014739B1 (ko) | 2005-03-14 | 2011-02-15 | 가부시키가이샤 리코 | 다층 배선 구조의 제조 방법 |
| JP6341446B2 (ja) | 2014-03-13 | 2018-06-13 | 株式会社リコー | 電気機械変換素子の製造方法、電気機械変換素子、液滴吐出ヘッド、液滴吐出装置及び画像形成装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3591423A (en) * | 1967-03-20 | 1971-07-06 | Nippon Electric Co | Method of manufacturing semiconductor elements and semiconductor integrated circuits |
| US3852120A (en) * | 1973-05-29 | 1974-12-03 | Ibm | Method for manufacturing ion implanted insulated gate field effect semiconductor transistor devices |
| US3849204A (en) * | 1973-06-29 | 1974-11-19 | Ibm | Process for the elimination of interface states in mios structures |
| US3923559A (en) * | 1975-01-13 | 1975-12-02 | Bell Telephone Labor Inc | Use of trapped hydrogen for annealing metal-oxide-semiconductor devices |
| DE2932569C2 (de) * | 1979-08-10 | 1983-04-07 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Reduzierung der Dichte der schnellen Oberflächenzustände bei MOS-Bauelementen |
| JPS5893269A (ja) * | 1981-11-30 | 1983-06-02 | Seiko Epson Corp | アクティブマトリクス基板の製造方法 |
| JPH0656461B2 (ja) * | 1982-05-06 | 1994-07-27 | セイコーエプソン株式会社 | マトリックスアレー |
| JPS5927575A (ja) * | 1982-08-05 | 1984-02-14 | Fujitsu Ltd | セルフアライメント形薄膜トランジスタの製造方法 |
| JPS60136259A (ja) * | 1983-12-24 | 1985-07-19 | Sony Corp | 電界効果型トランジスタの製造方法 |
| JPS6171674A (ja) * | 1984-09-17 | 1986-04-12 | Agency Of Ind Science & Technol | 薄膜トランジスタの製造方法 |
| JPS6284562A (ja) * | 1985-10-08 | 1987-04-18 | Seiko Epson Corp | 半導体装置とその製造方法 |
| JPS62190760A (ja) * | 1986-02-18 | 1987-08-20 | Ricoh Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPS63165A (ja) * | 1986-06-19 | 1988-01-05 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1987
- 1987-11-14 JP JP62288193A patent/JP2589327B2/ja not_active Expired - Fee Related
-
1988
- 1988-11-10 US US07/269,452 patent/US4883766A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4883766A (en) | 1989-11-28 |
| JPH01129460A (ja) | 1989-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2589327B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| JP4709442B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3963961B2 (ja) | 半導体装置の作製方法 | |
| US5506178A (en) | Process for forming gate silicon oxide film for MOS transistors | |
| JPH0457098B2 (ja) | ||
| JPS61134055A (ja) | 半導体装置の製造方法 | |
| JPH06232402A (ja) | 薄膜半導体装置の製造方法 | |
| JPH11354441A (ja) | 半導体装置の製造方法 | |
| JP3146702B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2589327C (ja) | ||
| JP2508601B2 (ja) | 電界効果型薄膜トランジスタ | |
| JP2000068518A (ja) | 薄膜トランジスタの製造方法 | |
| JP2658848B2 (ja) | 半導体装置の製造方法 | |
| JP2003124469A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JPH07114285B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05275699A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH01169962A (ja) | 半導体装置 | |
| KR960039427A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| JPH02158172A (ja) | 薄膜トランジスタ | |
| JP2000012860A (ja) | 半導体絶縁体積層膜の製造方法および薄膜トランジスタの製造方法 | |
| JPH0855988A (ja) | ゲート絶縁膜の形成方法 | |
| JPS5856970B2 (ja) | 窒化膜を有する半導体装置の処理法 | |
| KR980005894A (ko) | 반도체 장치의 모스트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |