JPH02158172A - 薄膜トランジスタ - Google Patents

薄膜トランジスタ

Info

Publication number
JPH02158172A
JPH02158172A JP31358688A JP31358688A JPH02158172A JP H02158172 A JPH02158172 A JP H02158172A JP 31358688 A JP31358688 A JP 31358688A JP 31358688 A JP31358688 A JP 31358688A JP H02158172 A JPH02158172 A JP H02158172A
Authority
JP
Japan
Prior art keywords
film
phosphorus
silicon oxide
oxide film
phosphosilicate glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31358688A
Other languages
English (en)
Inventor
Hisao Hayashi
久雄 林
Akeshi Kawamura
河村 明士
Yoshihiro Hashimoto
芳浩 橋本
Kazuyoshi Yoshida
和好 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP31358688A priority Critical patent/JPH02158172A/ja
Publication of JPH02158172A publication Critical patent/JPH02158172A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ソース及びドレイン領域に低濃度領域部を有
する所謂L D D (lightly doped 
drain)構造の薄膜トランジスタに関する。
〔発明の概要〕
本発明は、LDD構造の薄膜トランジスタにおいて、ソ
ース及びドレイン領域上にリンを含まない第1のシリコ
ン酸化膜とリンシリケートガラス(PSG)膜と第1の
シリコン酸化膜及びPSG膜間に介在しPSG膜よりリ
ン濃度の小さい第2のシリコン酸化膜とからなる絶縁層
を被着形成することによって、信頼性の高いLDD構造
の薄膜トランジスタを得るようにしたものである。
[従来の技術] 多結晶シリコンの薄膜トランジスタにおいては、低リー
ク電流化及び高耐圧化を行うにあたり、LDD構造が採
用されている。
第3図はLDD構造のnチャンネル薄膜トランジスタの
一例を示す。この薄膜トランジスタでは、先ずSiO□
等の絶縁体(1)上にp形の多結晶シリコン膜(2)を
形成し、そのゲートに対応する部分上に熱酸化によるゲ
ート絶縁膜(SiOz) (3)及びリンドープの多結
晶シリコンによるゲート電極(4)を形成したのち(同
図A)、ゲート電極(4)をマスクに多結晶シリコン膜
(2)にAsをイオン注入してn形の低濃度領域(n−
領域) (5s)(5o)を形成する(同図B)。次に
、ゲート電極(4)及びn−領域(5S) (50)の
一部を覆うようにフォトレジストN(6)を被着形成し
、Asをイオン注入してn形の高濃度領域(n″領域 
(7S)(7D)を形成する。n″領域7s)及びn−
領域(5S)によってソース領域(8)が構成され、n
′−領域(70)及びn−91域(5D)によってドレ
イン領域(9)が構成される。このn−61域(55)
 <51))が所謂LDD部となる(同図C)。
次に、フォトレジスト層(6)を除去し、全面にSi0
g膜(10)及びNaイオンの侵入を阻止するPSG(
リンシリケートガラス)膜(11)をCVD (化学気
相成長)法により被着形成して後、上記Asのイオン注
入の活性化アニールを行ってLDD構造のnチャンネル
薄膜トランジスタ(12)を得ている。
〔発明が解決しようとする課題〕 従来のLDD構造のバルク形トランジスタでは、Naイ
オンの侵入阻止のために層間膜としてPS(Jlが用い
られている。又、このP S Giの下にも連続形成し
たSiO□膜を有しているが、熱酸化によるSin、膜
であるのでLDD部への問題はない。
ところが、前述のLDD構造の薄膜トランジスタにPS
G膜(11)を適用すると、同一装置を用いて連続成長
させていたSiO2膜(10)はオートドーピングによ
りリンを含むため、このリンが活性化アニール中にLD
D部(5S) (5D)に拡散し、LDD部(55) 
(5D)のn”濃度を乱していた。ここでSiO□膜(
10)を熱酸化で形成すると多結晶シリコン膜の膜厚が
変化してしまうのでCVD法等により形成せざるを得な
い。
本発明者達の実験ではLDD部(5S) (50)のn
−濃度は低い方即ちI XIO”cm−’以下が良いと
いう結果が得られている。
従って、LDD部(5S) (5D)へのリン拡散を防
ぐためには、リンを含まない純粋なSiO□膜を別の手
段で形成し、この純粋なSin、膜をPSG膜の高濃度
リンのストッパーとして作用させることが考えられる。
しかし、純粋な5int膜を形成した場合にはストレス
が大きくなること、コンタクト窓開けの際にPSG膜に
対しエツチングレートが大きく微細パターンの窓開けが
出来ない等の問題があった。
本発明は、上述の点に鑑み、LDD部の濃度変動を抑え
且つ上記ストレス、コンタクト窓開は等の問題を解消し
た信顧性の高い薄膜トランジスタを提供するものである
〔課題を解決するための手段〕
本発明は、ソース領域(8)及びドレイン領域(9)゛
に低濃度領域部(5S) (5D)を有する所謂LDD
構造の薄膜トランジスタにおいて、ソース領域(8)及
びドレイン領域(9)上に、リンを含まない第1のシリ
コン酸化膜(21)と、リンシリケートガラス(PSG
)III(11)と、第1のシリコン酸化II!(21
)及びリンシリケートガラス膜(11)間に介在しリン
シリケートガラス膜(11)よりリン濃度の小さい第2
のシリコン酸化膜(22)とからなる絶縁層(24)を
被着形成して構成する。
〔作用〕
3層構造の絶縁層(24)のうち、ソース領域(8)及
びドレイン領域(9)に接したリンを含まない第1のシ
リコン酸化膜(21)は第2のシリコン酸化膜(22)
のリンのストッパーとして作用する。この第1のシリコ
ン酸化膜(21)により、活性化アニール時においても
低濃度領域部(5S) (50)へのリンの侵入が阻止
され、低濃度領域部(53) (50)における濃度は
変動しない。
又、リンシリケートガラス膜(11)によりNaイオン
の侵入は阻止される。
さらに、リンを含む第2のシリコン酸化膜(22)はリ
ンシリケートガラス膜(11)のリンのストッパーとし
て作用し、ストレスも小さく、またリンシリケートガラ
ス膜(11)とのエツチングレート差も小さい。絶縁層
(24)のコンタクト窓開けに際し、第1のシリコン酸
化膜(21)は薄く、且つ第2のシリコン酸化膜(22
)とリンシリケートガラス膜(11)のエツチングレー
ト差が小さいことから、微細パターンのコンタクト窓開
けが可能となる。
〔実施例〕
以下、図面を参照して本発明による薄膜トランジスタの
一例をその製法と共に説明する。図はnチャンネルトラ
ンジスタに適用したが、Pチャンネルトランジスタにも
適用可能である。
本例においては、先ず第1図Aに示すようにSin。
等の絶縁体(1)上の所定領域にp形の多結晶シリコン
膜(2)を形成し、そのゲートに対応する部分上に熱酸
化によるゲート絶縁膜(SiOz) (3)及びリンド
ープの多結晶シリコンによるゲート電極(4)を形成す
る。
次に、第1図Bに示すように、ゲート電極(!+)をマ
スクに多結晶シリコン膜(2)にAsをイオン注入して
I XIO”CI−″以下のn形の低濃度領域(n−領
域) (5s)(5n)を形成する。
次に、第1図Cに示すように、ゲート電極(4)及びL
DD部となるn−領域(5S) (5D)の一部を覆う
ようにフォトレジスト層(6)を被着形成し、Asをイ
オン注入してn形の高濃度領域(n“領域) (7S)
(7D)を形成する。n″領域7S)及びn−領域(5
S)によってソース領域(8)を構成し、n−領域(7
D)及びn−領域(5D)によってドレイン領域(9)
を構成する。
n−領域(5S) (511)がLDD部とナル。
次に、第1図りに示すようにフォトレジスト層(6)を
除去して後、ソース領域(8)及びドレイン領域(9)
上に、実際にはソース及びドレイン領域を含む全面に厚
さ10Å以上例えば20人程度の純粋なSin。
膜(21)を被着形成する。この厚さ20人程度のSi
0g膜(21)は次のような各方法で形成し得る。
(i)硝酸や過酸化水素等との酸化剤薬品で煮沸酸化す
る。
(ii ) 400℃以下のプラズマ中(例えばo2中
のプラズマ或はNtO中のプラズマ)で酸化する。
(iii)ゲート電極(4)の多結晶シリコンからのリ
ンの気相オートドープがない温度(700°C以下)で
シリコン表面を酸化する。
(iv)(i)と(iii )の組み合せ、或は(ii
 )と(iii )の組み合せで酸化する。
(v)気相、光CVDにより低温でSingを成長させ
る。
次に、第1図已に示すようにこの純粋なSi0g膜(2
1)上に順次同−CVD装置を用いてSiO□膜(22
)及びリンシリケートガラス(psc)膜(11)を被
着形成する。ここで同−CVD装置を用いているのでS
i0g膜(22)はPSG膜(11)よりはリン濃度の
小さいリン含有SiO□膜となる。しかる後、Asのイ
オン注入で形成されたソース領域(8)及びドレイン領
域(9)に対する活性化アニールを施し、目的のLDD
構造の薄膜トランジスタ(23)を得る。
上述の構成の薄膜トランジスタによれば、そのLDD構
造のソース領域(8)及びドレイン領域(9)上に純粋
なSiO□膜(21)、  リン濃度の小さいSi0g
膜(22)及びPSG膜(11)による3層構造の絶縁
層(24)が形成される。このため、純粋なSiO2膜
(21)がリン含有5ift膜(22)のリンに対する
ストッパーとなることによって、絶縁層(24)を形成
した後の活性化アニール時にSin、膜(22)中のリ
ンのLDD部即ち低濃度領域(5S) (5D)への侵
入を阻止することができ、低濃度領域(5S) (5D
)のn−濃度を変動させることがない。したがって低濃
度領域(5S) (5D)のn濃度は第1図BのAsイ
オン注入工程で決まる最適濃度に設定することができる
第2図はシリコン基板上に5iOz膜とPSG膜を被着
した構造において、Si’Oz膜中にリンが5X10”
cm弓存在したとして、1000″C110分のアニー
ルを施した後のリンの拡散濃度プロファイルを示したも
のである。×印(曲線■)はシリコン基板とリン含有5
inz膜との間に純粋なSin、膜がない場合、・印(
曲線■)はシリコン基板とリン含有SiO□膜との間に
20人の純粋な5in2膜がある場合である。
第2図の結果から明らかなように、わずか20人程度の
純粋なSfO□膜がシリコン基板上に存在するだけでシ
リコン基板へのリンの拡散を防ぐことができる。
又、上記構成においてはPSG膜(11)がNaイオン
のストッパーとなることによって、Naイオンの侵入を
阻止することができる。また、純粋なSiO□膜(21
)とpsc膜(11)の間にリン含有のSiO□膜(2
2)が介在していることにより、コンタクト窓開けに際
し、PSG膜(11)とSiO2膜(22)のエッチン
グレート差が小さくなり、且つ純粋なSiO□膜(21
)は薄いので微細パターンの窓開けが可能となる。
さらにリン含有のSi0g膜(22)及びPSG膜(1
1)によってストレスを小さくすることができる。また
製法的にも特別な装置を追加することなく、従来装置で
容易に作製することができる。
〔発明の効果〕
本発明によれば、所謂LDD構造の薄膜トランジスタに
おいて、そのソース及びドレイン領域上に上述した3層
構造の絶縁層を有することにより、低濃度領域部へのリ
ンの侵入を阻止することができ、低濃度領域部を最適濃
度に設定することができる。又、絶縁層にはリンを含む
シリコン酸化膜及びリンシリケートガラスを有するので
、Naイオンの侵入を阻止することができ、且つストレ
スも小さくすることができる。さらに、絶縁層内のエツ
チングレート差が小さくなり、絶縁層に対する微細パタ
ーンのコンタクト窓開けを形成することができる。
従って信頼性の高いLDD構造の薄膜トランジスタを提
供することができる。
【図面の簡単な説明】
第1図A−Eは本発明の薄膜トランジスタの一例を示す
製造工程順の断面図、第2図は本発明の説明に供するリ
ンの拡散濃度プロファイル図、第3図A−Dは従来の薄
膜トランジスタの例を示す製造工程順の断面図である。 (1)は絶縁体、(2)は多結晶シリコン膜、(3)は
ゲート絶縁膜、(4)はゲート電極、(5S) (5D
)は低濃度領域部、(8)はソース領域、(9)はドレ
イン領域、(11)はPSG膜、(10) 、 (22
)はリン含有SiO□膜、(21)は純粋な5in2膜
である。

Claims (1)

  1. 【特許請求の範囲】 ソース及びドレイン領域に低濃度領域部を有する薄膜ト
    ランジスタにおいて、 上記ソース及びドレイン領域上に、リンを含まない第1
    のシリコン酸化膜と、リンシリケートガラス膜と、上記
    第1のシリコン酸化膜及び上記リンシリケートガラス膜
    間に介在しリンシリケートガラス膜よりリン濃度の小さ
    い第2のシリコン酸化膜とからなる絶縁層が被着形成さ
    れて成る薄膜トランジスタ。
JP31358688A 1988-12-12 1988-12-12 薄膜トランジスタ Pending JPH02158172A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31358688A JPH02158172A (ja) 1988-12-12 1988-12-12 薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31358688A JPH02158172A (ja) 1988-12-12 1988-12-12 薄膜トランジスタ

Publications (1)

Publication Number Publication Date
JPH02158172A true JPH02158172A (ja) 1990-06-18

Family

ID=18043096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31358688A Pending JPH02158172A (ja) 1988-12-12 1988-12-12 薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JPH02158172A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054505A (ja) * 2010-09-03 2012-03-15 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP2013084941A (ja) * 2011-09-26 2013-05-09 Semiconductor Energy Lab Co Ltd 半導体装置、および半導体装置の作製方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054505A (ja) * 2010-09-03 2012-03-15 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP2013084941A (ja) * 2011-09-26 2013-05-09 Semiconductor Energy Lab Co Ltd 半導体装置、および半導体装置の作製方法
US9905516B2 (en) 2011-09-26 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JPH03173480A (ja) 基板の上に横たわる多層導電ラインを有する半導体装置を製作するための方法
JPH05152569A (ja) 電界効果型薄膜トランジスタおよびその製造方法
JPH01268064A (ja) 多結晶シリコン薄膜の形成方法
JPH05102483A (ja) 薄膜トランジスタ及びその製造方法
JPH0374878A (ja) 半導体装置の製造方法
US4695479A (en) MOSFET semiconductor device and manufacturing method thereof
JPS5843912B2 (ja) 半導体集積回路装置の製造方法
JPH02158172A (ja) 薄膜トランジスタ
JPS5923476B2 (ja) 半導体装置の製造方法
JPH03165066A (ja) 多結晶シリコン薄膜トランジスタ及びその製造方法
JPH06302826A (ja) 絶縁ゲート電界効果トランジスタ及びその製造方法
JPS6123363A (ja) 半導体装置およびその製造方法
JPS61241966A (ja) 半導体装置およびその製造方法
JPH0466108B2 (ja)
JP3133861B2 (ja) 半導体装置の製造方法
KR960006689B1 (ko) 반도체소자의 ldd 제조방법
JPH11145425A (ja) 半導体素子の製造方法及び半導体装置
JPS6156448A (ja) 相補型半導体装置の製造方法
JPH04100238A (ja) 半導体装置の製造方法
JPH03102875A (ja) 半導体装置およびその製造方法
JPH01308066A (ja) 半導体装置の製造方法
JPS609163A (ja) 半導体装置の製造方法
JPH0296377A (ja) 半導体装置の製造方法
JPS62199052A (ja) Mos型半導体装置の製造方法
JPH08125168A (ja) 半導体装置及びその製造方法