JPH08125168A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH08125168A JPH08125168A JP25504894A JP25504894A JPH08125168A JP H08125168 A JPH08125168 A JP H08125168A JP 25504894 A JP25504894 A JP 25504894A JP 25504894 A JP25504894 A JP 25504894A JP H08125168 A JPH08125168 A JP H08125168A
- Authority
- JP
- Japan
- Prior art keywords
- film
- side wall
- gate electrode
- hto
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 固相拡散用の側壁絶縁膜により濃度が高く、
かつ浅い拡散層を形成することができるとともに、ロー
カル配線とゲート電極間の側壁絶縁膜の絶縁性能を向上
させることができる。 【構成】 基板１上にゲート絶縁膜３、ゲート電極４及
び第１のＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ
Ｏｘｉｄｅ）膜６が順次形成され、該第１のＨＴＯ膜
６、該ゲート電極４及び該ゲート絶縁膜３側壁に不純物
含有側壁シリコン酸化膜５及び側壁ＨＴＯ膜７が形成さ
れ、該不純物含有側壁シリコン酸化膜５下の該基板１内
に拡散層８が形成されている。
かつ浅い拡散層を形成することができるとともに、ロー
カル配線とゲート電極間の側壁絶縁膜の絶縁性能を向上
させることができる。 【構成】 基板１上にゲート絶縁膜３、ゲート電極４及
び第１のＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ
Ｏｘｉｄｅ）膜６が順次形成され、該第１のＨＴＯ膜
６、該ゲート電極４及び該ゲート絶縁膜３側壁に不純物
含有側壁シリコン酸化膜５及び側壁ＨＴＯ膜７が形成さ
れ、該不純物含有側壁シリコン酸化膜５下の該基板１内
に拡散層８が形成されている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に係り、詳しくは、浅い接合を有するＭＯＳＦＥ
Ｔ等の半導体製造技術に適用することができ、特に、固
相拡散用の側壁絶縁膜により濃度が高く、かつ浅い拡散
層を形成することができるとともに、ローカル配線とゲ
ート電極間の側壁絶縁膜の絶縁性能を向上させることが
できる半導体装置及びその製造方法に関する。
造方法に係り、詳しくは、浅い接合を有するＭＯＳＦＥ
Ｔ等の半導体製造技術に適用することができ、特に、固
相拡散用の側壁絶縁膜により濃度が高く、かつ浅い拡散
層を形成することができるとともに、ローカル配線とゲ
ート電極間の側壁絶縁膜の絶縁性能を向上させることが
できる半導体装置及びその製造方法に関する。
【０００２】近年、ＭＯＳトランジスタ等の半導体装置
の高集積化に伴い、速いスイッチング速度を確保しつ
つ、例えばゲート長が０．２μｍ以下と小さくなってく
ると、従来のＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄ
ｒａｉｎ）構造では、ＬＤＤ部での抵抗が見かけ上大き
くなり、無視できなくなる。そこで、ＬＤＤ部での抵抗
を低減するためにＬＤＤ部での濃度を高くすればよい。
しかしながら、この方法では、ＬＤＤ部での濃度を高く
するためにイオン注入法を行っているため、ＬＤＤ部で
の拡散深さが深くなってしまい、短チャネル効果が激し
くなり、Ｓ／Ｄ（Ｓｏｕｒｃｅ／Ｄｒａｉｎ）リークが
増加してしまうという問題が生じる。
の高集積化に伴い、速いスイッチング速度を確保しつ
つ、例えばゲート長が０．２μｍ以下と小さくなってく
ると、従来のＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄ
ｒａｉｎ）構造では、ＬＤＤ部での抵抗が見かけ上大き
くなり、無視できなくなる。そこで、ＬＤＤ部での抵抗
を低減するためにＬＤＤ部での濃度を高くすればよい。
しかしながら、この方法では、ＬＤＤ部での濃度を高く
するためにイオン注入法を行っているため、ＬＤＤ部で
の拡散深さが深くなってしまい、短チャネル効果が激し
くなり、Ｓ／Ｄ（Ｓｏｕｒｃｅ／Ｄｒａｉｎ）リークが
増加してしまうという問題が生じる。
【０００３】このため、近時、固相拡散法にて、浅く、
しかも高濃度の拡張Ｓ／Ｄ構造を形成することができる
方法が検討されている。
しかも高濃度の拡張Ｓ／Ｄ構造を形成することができる
方法が検討されている。
【０００４】
【従来の技術】図６は従来の半導体装置の構造を示す断
面図である。図示例の半導体装置は、ＭＯＳトランジス
タ等に適用する場合である。従来では、まず、ＬＯＣＯ
Ｓ法によりＳｉ基板１００１を選択酸化してフィールド
酸化膜１００２を形成し、熱酸化法等によりＳｉ基板１
００１を熱酸化してゲート酸化膜１００３を形成し、Ｃ
ＶＤ法等によりゲート酸化膜１００３を覆うようにポリ
Ｓｉ膜を形成した後、ＲＩＥ法等によりポリＳｉ膜を選
択的にエッチングしてゲート電極１００４を形成する。
面図である。図示例の半導体装置は、ＭＯＳトランジス
タ等に適用する場合である。従来では、まず、ＬＯＣＯ
Ｓ法によりＳｉ基板１００１を選択酸化してフィールド
酸化膜１００２を形成し、熱酸化法等によりＳｉ基板１
００１を熱酸化してゲート酸化膜１００３を形成し、Ｃ
ＶＤ法等によりゲート酸化膜１００３を覆うようにポリ
Ｓｉ膜を形成した後、ＲＩＥ法等によりポリＳｉ膜を選
択的にエッチングしてゲート電極１００４を形成する。
【０００５】次に、ゲート電極１００４とフィールド酸
化膜１００２をマスクとして、Ｓｉ基板１００１内に低
濃度不純物拡散層形成用のＢ等の不純物をイオン注入し
てＬＤＤ部となる低濃度の拡散層１００５を形成する。
この後、直ちに拡散層１００５の不純物活性化のための
熱処理を行ってもよいし、その後の後処理工程で適宜行
うようにしてもよい。
化膜１００２をマスクとして、Ｓｉ基板１００１内に低
濃度不純物拡散層形成用のＢ等の不純物をイオン注入し
てＬＤＤ部となる低濃度の拡散層１００５を形成する。
この後、直ちに拡散層１００５の不純物活性化のための
熱処理を行ってもよいし、その後の後処理工程で適宜行
うようにしてもよい。
【０００６】次に、ＣＶＤ法等によりゲート電極１００
４を覆うようにＳｉＯ2 膜を形成した後、ＲＩＥ法等に
よりＳｉＯ2 膜を異方性エッチングしてゲート電極１０
０４側部にサイドウォールとなる側壁絶縁膜１００６を
形成する。次いで、ゲート電極１００４、側壁絶縁膜１
００６及びフィールド酸化膜１００２をマスクとして、
Ｓｉ基板１００１内に高濃度不純物拡散層形成用のＢ等
の不純物をイオン注入して高濃度の拡散層１００７を形
成する。この後、直ちに拡散層１００７の不純物活性化
のための熱処理を行ってもよいし、その後の後処理工程
で適宜行うようにしてもよい。
４を覆うようにＳｉＯ2 膜を形成した後、ＲＩＥ法等に
よりＳｉＯ2 膜を異方性エッチングしてゲート電極１０
０４側部にサイドウォールとなる側壁絶縁膜１００６を
形成する。次いで、ゲート電極１００４、側壁絶縁膜１
００６及びフィールド酸化膜１００２をマスクとして、
Ｓｉ基板１００１内に高濃度不純物拡散層形成用のＢ等
の不純物をイオン注入して高濃度の拡散層１００７を形
成する。この後、直ちに拡散層１００７の不純物活性化
のための熱処理を行ってもよいし、その後の後処理工程
で適宜行うようにしてもよい。
【０００７】そして、ＣＶＤ法等により全面にＰＳＧ等
の層間絶縁膜１００８を形成し、ＲＩＥ法等により層間
絶縁膜１００８を選択的にエッチングしてゲート電極１
００４及び拡散層１００７が露出されたコンタクトホー
ル１００９を形成した後、スパッタ法及びＲＩＥ法等に
よりコンタクトホール１００９内の拡散層１００７及び
ゲート電極１００４とコンタクトを取るようにＡｌ配線
層１０１０を形成することにより、図６に示すような半
導体装置を得ることができる。
の層間絶縁膜１００８を形成し、ＲＩＥ法等により層間
絶縁膜１００８を選択的にエッチングしてゲート電極１
００４及び拡散層１００７が露出されたコンタクトホー
ル１００９を形成した後、スパッタ法及びＲＩＥ法等に
よりコンタクトホール１００９内の拡散層１００７及び
ゲート電極１００４とコンタクトを取るようにＡｌ配線
層１０１０を形成することにより、図６に示すような半
導体装置を得ることができる。
【０００８】
【発明が解決しようとする課題】上記した従来の半導体
装置の製造方法では、近時の厳しいスイッチング速度の
高速化の要求に伴い、ゲート長を小さくしていくと、Ｌ
ＤＤ部の抵抗が見かけ上大きくなり、ＯＮ電流が小さく
なっていしまう。そこで、ＬＤＤ部の抵抗を下げるため
に、拡散層１００５の濃度を高くすればよいが、このよ
うに拡散層１００５の濃度を高くしようとして、イオン
注入法によりエネルギーを使ってＢ等の粒子を打ち込む
と、拡散層１００５が厚くなるうえ、横方向にも拡散す
るため、ショートチャネル効果が激しくなり、ソース／
ドレインリークが増加してしまうという問題が生じる。
装置の製造方法では、近時の厳しいスイッチング速度の
高速化の要求に伴い、ゲート長を小さくしていくと、Ｌ
ＤＤ部の抵抗が見かけ上大きくなり、ＯＮ電流が小さく
なっていしまう。そこで、ＬＤＤ部の抵抗を下げるため
に、拡散層１００５の濃度を高くすればよいが、このよ
うに拡散層１００５の濃度を高くしようとして、イオン
注入法によりエネルギーを使ってＢ等の粒子を打ち込む
と、拡散層１００５が厚くなるうえ、横方向にも拡散す
るため、ショートチャネル効果が激しくなり、ソース／
ドレインリークが増加してしまうという問題が生じる。
【０００９】そこで、この問題を解決するために、固相
拡散法で拡散層１００５を形成する方法が提案されてい
る。この固相拡散法によれば、拡散層１００５を濃度を
高くしつつ浅く形成することができる。しかしながら、
図７に示す如く、例えばボロンの固相拡散用のＢＳＧ側
壁絶縁膜１０１１はゲート電極１００４の側壁に形成さ
れるが、絶縁性能がＳｉＯ2 膜１０１２と比較して劣っ
ているため、特にローカル配線層１０１３がＢＳＧ側壁
絶縁膜１０１１を覆うように形成されていると、ゲート
電極上部では電極１００４とローカル配線層１０１３間
の絶縁性能は、ＳｉＯ2 膜１０１２が形成されているた
め問題ないが、ゲート電極側壁部では電極１００４とロ
ーカル配線層１０１３間の絶縁性能はＢＳＧ側壁絶縁膜
１０１１が形成されているため、問題があった。
拡散法で拡散層１００５を形成する方法が提案されてい
る。この固相拡散法によれば、拡散層１００５を濃度を
高くしつつ浅く形成することができる。しかしながら、
図７に示す如く、例えばボロンの固相拡散用のＢＳＧ側
壁絶縁膜１０１１はゲート電極１００４の側壁に形成さ
れるが、絶縁性能がＳｉＯ2 膜１０１２と比較して劣っ
ているため、特にローカル配線層１０１３がＢＳＧ側壁
絶縁膜１０１１を覆うように形成されていると、ゲート
電極上部では電極１００４とローカル配線層１０１３間
の絶縁性能は、ＳｉＯ2 膜１０１２が形成されているた
め問題ないが、ゲート電極側壁部では電極１００４とロ
ーカル配線層１０１３間の絶縁性能はＢＳＧ側壁絶縁膜
１０１１が形成されているため、問題があった。
【００１０】そこで、本発明は、固相拡散用の側壁絶縁
膜により濃度が高く、かつ浅い拡散層を形成することが
できるとともに、ローカル配線とゲート電極間の側壁絶
縁膜の絶縁性能を向上させることができる半導体装置及
びその製造方法を提供することを目的とする。
膜により濃度が高く、かつ浅い拡散層を形成することが
できるとともに、ローカル配線とゲート電極間の側壁絶
縁膜の絶縁性能を向上させることができる半導体装置及
びその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】請求項１記載の発明は、
基板上にゲート絶縁膜、ゲート電極及び第１のＨＴＯ
（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜
が順次形成され、該第１のＨＴＯ膜、該ゲート電極及び
該ゲート絶縁膜側壁に不純物含有側壁シリコン酸化膜及
び側壁ＨＴＯ膜が形成され、該不純物含有側壁シリコン
酸化膜下の該基板内に拡散層が形成されてなることを特
徴とするものである。
基板上にゲート絶縁膜、ゲート電極及び第１のＨＴＯ
（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜
が順次形成され、該第１のＨＴＯ膜、該ゲート電極及び
該ゲート絶縁膜側壁に不純物含有側壁シリコン酸化膜及
び側壁ＨＴＯ膜が形成され、該不純物含有側壁シリコン
酸化膜下の該基板内に拡散層が形成されてなることを特
徴とするものである。
【００１２】請求項２記載の発明は、上記請求項１記載
の発明において、前記不純物含有側壁シリコン酸化膜中
の不純物は、ボロン、リンのうち少なくとも１種である
ことを特徴とするものである。請求項３記載の発明は、
基板上に絶縁膜及び導電膜を順次形成する工程と、次い
で、該導電膜及び該絶縁膜を選択的にエッチングしてゲ
ート電極及びゲート絶縁膜を形成する工程と、次いで、
該ゲート電極を覆うように不純物含有シリコン酸化膜を
形成する工程と、次いで、該不純物含有シリコン酸化膜
を異方性エッチングして該ゲート電極及び該ゲート絶縁
膜側壁に不純物含有側壁シリコン酸化膜を形成する工程
と、次いで、該ゲート電極上部に第１のＨＴＯ膜を形成
するとともに、該不純物含有側壁シリコン酸化膜側壁に
第２のＨＴＯ膜を形成し、更に、該不純物含有側壁シリ
コン酸化膜から該基板内に不純物を拡散して拡散層を形
成する工程とを含むことを特徴とするものである。
の発明において、前記不純物含有側壁シリコン酸化膜中
の不純物は、ボロン、リンのうち少なくとも１種である
ことを特徴とするものである。請求項３記載の発明は、
基板上に絶縁膜及び導電膜を順次形成する工程と、次い
で、該導電膜及び該絶縁膜を選択的にエッチングしてゲ
ート電極及びゲート絶縁膜を形成する工程と、次いで、
該ゲート電極を覆うように不純物含有シリコン酸化膜を
形成する工程と、次いで、該不純物含有シリコン酸化膜
を異方性エッチングして該ゲート電極及び該ゲート絶縁
膜側壁に不純物含有側壁シリコン酸化膜を形成する工程
と、次いで、該ゲート電極上部に第１のＨＴＯ膜を形成
するとともに、該不純物含有側壁シリコン酸化膜側壁に
第２のＨＴＯ膜を形成し、更に、該不純物含有側壁シリ
コン酸化膜から該基板内に不純物を拡散して拡散層を形
成する工程とを含むことを特徴とするものである。
【００１３】請求項４記載の発明は、上記請求項３記載
の発明において、前記ＨＴＯ膜は、枚葉式化学気相成長
装置で成膜することを特徴とするものである。
の発明において、前記ＨＴＯ膜は、枚葉式化学気相成長
装置で成膜することを特徴とするものである。
【００１４】
【作用】本発明では、後述する実施例の図１〜３に示す
如く、ＢＳＧ側壁絶縁膜５からＳｉ基板１内にＢを固相
拡散して拡散層８を形成したため、濃度が高く、かつ浅
い拡散層８を形成することができる。このため、拡散層
８を濃度が高く、かつ浅く形成することができるので、
従来生じ易かった拡散層８が厚くなることに伴うショー
トチャネル効果によるソース／ドレインリークを抑える
ことができるとともに、従来生じ易かった拡散層８の低
濃度による高抵抗化を抑えることができる。
如く、ＢＳＧ側壁絶縁膜５からＳｉ基板１内にＢを固相
拡散して拡散層８を形成したため、濃度が高く、かつ浅
い拡散層８を形成することができる。このため、拡散層
８を濃度が高く、かつ浅く形成することができるので、
従来生じ易かった拡散層８が厚くなることに伴うショー
トチャネル効果によるソース／ドレインリークを抑える
ことができるとともに、従来生じ易かった拡散層８の低
濃度による高抵抗化を抑えることができる。
【００１５】本実施例は、図３に示す如く、ＢＳＧ側壁
絶縁膜５の側壁表面部にＨＴＯ膜７を形成して構成した
ため、従来のゲート電極とゲート電極を覆うローカル配
線層間にＢＳＧ側壁絶縁膜単体を形成して構成した場合
よりも、ＨＴＯ膜７によりゲート電極４とゲート電極４
を覆うローカル配線層２１間の絶縁性能を向上させるこ
とができる。
絶縁膜５の側壁表面部にＨＴＯ膜７を形成して構成した
ため、従来のゲート電極とゲート電極を覆うローカル配
線層間にＢＳＧ側壁絶縁膜単体を形成して構成した場合
よりも、ＨＴＯ膜７によりゲート電極４とゲート電極４
を覆うローカル配線層２１間の絶縁性能を向上させるこ
とができる。
【００１６】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は本発明に係る一実施例の半導体装置の構造
を示す断面図、図２は本発明に係る一実施例の半導体装
置の製造方法を示す図である。図示例の半導体装置は、
ＰチャネルＭＯＳトランジスタ等に適用する場合であ
る。
する。図１は本発明に係る一実施例の半導体装置の構造
を示す断面図、図２は本発明に係る一実施例の半導体装
置の製造方法を示す図である。図示例の半導体装置は、
ＰチャネルＭＯＳトランジスタ等に適用する場合であ
る。
【００１７】本実施例では、まず、ＬＯＣＯＳ法により
Ｓｉ基板１を選択酸化して膜厚２５０ｎｍ程度のフィー
ルド酸化膜２を形成し、熱酸化法等によりＳｉ基板１を
熱酸化して膜厚６ｎｍ程度のシリコン酸化膜を形成し、
ＣＶＤ法等によりゲート酸化膜３を覆うようにポリＳｉ
膜を形成した後、ＲＩＥ法等によりポリＳｉ膜及びシリ
コン酸化膜を選択的にエッチングしてゲート電極４及び
ゲート酸化膜３を形成する。
Ｓｉ基板１を選択酸化して膜厚２５０ｎｍ程度のフィー
ルド酸化膜２を形成し、熱酸化法等によりＳｉ基板１を
熱酸化して膜厚６ｎｍ程度のシリコン酸化膜を形成し、
ＣＶＤ法等によりゲート酸化膜３を覆うようにポリＳｉ
膜を形成した後、ＲＩＥ法等によりポリＳｉ膜及びシリ
コン酸化膜を選択的にエッチングしてゲート電極４及び
ゲート酸化膜３を形成する。
【００１８】次に、ＣＶＤ法等によりゲート電極４を覆
うようにＢＳＧ膜を形成した後、ＲＩＥ法等によりＢＳ
Ｇ膜を異方性エッチングしてゲート電極４及びゲート酸
化膜３側部にサイドウォールとなるＢＳＧ側壁絶縁膜５
を形成する（図２（ａ））。次に、枚葉式のＣＶＤ装置
を用い、条件がガス流量ＳｉＨ4／Ｎ2Ｏ＝５cc／分／２
５０cc／分、圧力３Ｔｏｒｒ，温度８００℃によるＨＴ
Ｏ法を行うことにより、ポリＳｉゲート電極４上部にＳ
ｉＯ2を堆積してゲート電極４上部に膜厚８０ｎｍ程度
のＳｉＯ2 ＨＴＯ膜６を形成するとともに、ＢＳＧ側壁
絶縁膜５の側壁表面部にＳｉＯ2を堆積してＢＳＧ側壁
絶縁膜５側壁表面部に膜厚１００ｎｍ程度のＨＴＯ膜７
を形成し、更に、ＢＳＧ側壁絶縁膜５からＳｉ基板１内
にＢを固相拡散させて、濃度が高く、かつ浅い拡散層８
を形成する（図２（ｂ））。
うようにＢＳＧ膜を形成した後、ＲＩＥ法等によりＢＳ
Ｇ膜を異方性エッチングしてゲート電極４及びゲート酸
化膜３側部にサイドウォールとなるＢＳＧ側壁絶縁膜５
を形成する（図２（ａ））。次に、枚葉式のＣＶＤ装置
を用い、条件がガス流量ＳｉＨ4／Ｎ2Ｏ＝５cc／分／２
５０cc／分、圧力３Ｔｏｒｒ，温度８００℃によるＨＴ
Ｏ法を行うことにより、ポリＳｉゲート電極４上部にＳ
ｉＯ2を堆積してゲート電極４上部に膜厚８０ｎｍ程度
のＳｉＯ2 ＨＴＯ膜６を形成するとともに、ＢＳＧ側壁
絶縁膜５の側壁表面部にＳｉＯ2を堆積してＢＳＧ側壁
絶縁膜５側壁表面部に膜厚１００ｎｍ程度のＨＴＯ膜７
を形成し、更に、ＢＳＧ側壁絶縁膜５からＳｉ基板１内
にＢを固相拡散させて、濃度が高く、かつ浅い拡散層８
を形成する（図２（ｂ））。
【００１９】次いで、ＨＴＯ膜６，７及びフィールド酸
化膜２をマスクとして、Ｓｉ基板１内に高濃度有機物拡
散層形成用のＢＦ2 +等の不純物をエネルギーが２０ｋｅ
Ｖ、ドーズ量が５Ｅ１４×４ｃｍ-2 でイオン注入して
高濃度の拡散層９を形成する。この後、直ちに拡散層９
の不純物活性化のための熱処理を行ってもよいし、その
後の後処理工程で適宜行うようにしてもよい。
化膜２をマスクとして、Ｓｉ基板１内に高濃度有機物拡
散層形成用のＢＦ2 +等の不純物をエネルギーが２０ｋｅ
Ｖ、ドーズ量が５Ｅ１４×４ｃｍ-2 でイオン注入して
高濃度の拡散層９を形成する。この後、直ちに拡散層９
の不純物活性化のための熱処理を行ってもよいし、その
後の後処理工程で適宜行うようにしてもよい。
【００２０】そして、ＣＶＤ法等により全面に膜厚０．
３μｍ程度のＰＳＧ等の層間絶縁膜１０を形成し、ＲＩ
Ｅ法等により層間絶縁膜１０を選択的にエッチングして
ゲート電極４及び拡散層９が露出されたコンタクトホー
ル１１を形成した後（図２（ｃ））、スパッタ法及びＲ
ＩＥ法等によりコンタクトホール１１内のゲート電極４
及び拡散層９とコンタクトを取るように膜厚０．３μｍ
程度のＡｌ配線層１２を形成することにより、図１に示
すような半導体装置を得ることができる。
３μｍ程度のＰＳＧ等の層間絶縁膜１０を形成し、ＲＩ
Ｅ法等により層間絶縁膜１０を選択的にエッチングして
ゲート電極４及び拡散層９が露出されたコンタクトホー
ル１１を形成した後（図２（ｃ））、スパッタ法及びＲ
ＩＥ法等によりコンタクトホール１１内のゲート電極４
及び拡散層９とコンタクトを取るように膜厚０．３μｍ
程度のＡｌ配線層１２を形成することにより、図１に示
すような半導体装置を得ることができる。
【００２１】このように、本実施例では、ＢＳＧ側壁絶
縁膜５からＳｉ基板１内にＢを固相拡散して拡散層８を
形成して構成したため、濃度が高く、かつ浅い拡散層８
を形成することができる。このため、拡散層８を濃度が
高く、かつ浅く形成することができるので、従来生じ易
かった拡散層８が厚くなることに伴うショートチャネル
効果によるソース／ドレインリークを抑えることができ
るとともに、従来生じ易かった拡散層８の低濃度による
高抵抗化を抑えることができる。
縁膜５からＳｉ基板１内にＢを固相拡散して拡散層８を
形成して構成したため、濃度が高く、かつ浅い拡散層８
を形成することができる。このため、拡散層８を濃度が
高く、かつ浅く形成することができるので、従来生じ易
かった拡散層８が厚くなることに伴うショートチャネル
効果によるソース／ドレインリークを抑えることができ
るとともに、従来生じ易かった拡散層８の低濃度による
高抵抗化を抑えることができる。
【００２２】本実施例は、図３に示す如く、ＢＳＧ側壁
絶縁膜５の側壁表面部にＨＴＯ膜７を形成して構成した
ため、従来のゲート電極とゲート電極を覆うローカル配
線層間にＢＳＧ側壁絶縁膜単体を形成して構成した場合
よりも、ＨＴＯ膜７によりゲート電極４とゲート電極４
を覆うローカル配線層２１間の絶縁性能を向上させるこ
とができる。
絶縁膜５の側壁表面部にＨＴＯ膜７を形成して構成した
ため、従来のゲート電極とゲート電極を覆うローカル配
線層間にＢＳＧ側壁絶縁膜単体を形成して構成した場合
よりも、ＨＴＯ膜７によりゲート電極４とゲート電極４
を覆うローカル配線層２１間の絶縁性能を向上させるこ
とができる。
【００２３】また、図４（ａ）の本実施例の耐圧特性
と、図４（ｂ）のＨＴＯ膜７の部分にＬＴＯ（Ｌｏｗ
Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜を形成した比
較例（熱処理温度４００℃程度）の耐圧特性を比較した
ところ、本実施例の耐圧特性は、ＬＴＯ膜を形成した比
較例の耐圧特性よりも著しく優れていることが判る。本
実施例は、ポリＳｉゲート電極４上部とＢＳＧ側壁絶縁
膜５側壁表面部にＨＴＯ膜６，７とＢＳＧ側壁絶縁膜５
下のＳｉ基板１内に拡散層８を枚葉式ＣＶＤ装置を用い
て形成して構成したため、ＣＶＤ炉で形成する場合より
も、ＨＴＯ膜６，７と拡散層８を高速で形成することが
できる。
と、図４（ｂ）のＨＴＯ膜７の部分にＬＴＯ（Ｌｏｗ
Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜を形成した比
較例（熱処理温度４００℃程度）の耐圧特性を比較した
ところ、本実施例の耐圧特性は、ＬＴＯ膜を形成した比
較例の耐圧特性よりも著しく優れていることが判る。本
実施例は、ポリＳｉゲート電極４上部とＢＳＧ側壁絶縁
膜５側壁表面部にＨＴＯ膜６，７とＢＳＧ側壁絶縁膜５
下のＳｉ基板１内に拡散層８を枚葉式ＣＶＤ装置を用い
て形成して構成したため、ＣＶＤ炉で形成する場合より
も、ＨＴＯ膜６，７と拡散層８を高速で形成することが
できる。
【００２４】ここで、本発明の効果を比較例と比較しな
がら図面を用いて説明する。図５は基板上に形成したＢ
ＳＧ膜及びＨＴＯ膜とＢＳＧ膜下の基板内に形成した拡
散層とを示す図である。図５において、５ａ，７ａ，８
ａは各々ＢＳＧ膜、ＨＴＯ膜、拡散層である。ＲＴＡ
（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｉｅｌ）法で１
０００℃、１０秒、Ｂの拡散源濃度を１×１０21ａｔｏ
ｍｙ／ｃｍ3 として図５の構造を形成する比較例では、
拡散深さが２４．８ｎｍとなり、シート抵抗が２．２ｋ
Ω／□となる。
がら図面を用いて説明する。図５は基板上に形成したＢ
ＳＧ膜及びＨＴＯ膜とＢＳＧ膜下の基板内に形成した拡
散層とを示す図である。図５において、５ａ，７ａ，８
ａは各々ＢＳＧ膜、ＨＴＯ膜、拡散層である。ＲＴＡ
（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｉｅｌ）法で１
０００℃、１０秒、Ｂの拡散源濃度を１×１０21ａｔｏ
ｍｙ／ｃｍ3 として図５の構造を形成する比較例では、
拡散深さが２４．８ｎｍとなり、シート抵抗が２．２ｋ
Ω／□となる。
【００２５】これに対し、本発明では、ＨＴＯ膜７ａを
枚葉式ＣＶＤ装置にて以下の条件で成膜する。流量をＳ
ｉＨ4 ／Ｎ2 Ｏが５ｃｃ／２５０ｃｃとし、圧力を３Ｔ
ｏｒｒとし、成膜温度を８００℃とし、成膜時間を２３
分とする。この時、温度安定時間を含めると、成膜時間
は、約４０分となる。この条件で成膜して図５の構造を
形成すると、拡散深さが２６．３ｎｍとなり、シート抵
抗が２．３２ｋΩ／□となり、比較例のＲＴＡ法の場合
と略同等となる。
枚葉式ＣＶＤ装置にて以下の条件で成膜する。流量をＳ
ｉＨ4 ／Ｎ2 Ｏが５ｃｃ／２５０ｃｃとし、圧力を３Ｔ
ｏｒｒとし、成膜温度を８００℃とし、成膜時間を２３
分とする。この時、温度安定時間を含めると、成膜時間
は、約４０分となる。この条件で成膜して図５の構造を
形成すると、拡散深さが２６．３ｎｍとなり、シート抵
抗が２．３２ｋΩ／□となり、比較例のＲＴＡ法の場合
と略同等となる。
【００２６】次に、拡散源をリンとし、図５の構造を形
成する比較例では、拡散源濃度１×１０21ａｔｏｍｙ／
ｃｍ3 とすると、拡散深さが２２．８ｎｍとなり、シー
ト抵抗が１．４ｋΩ／□となる。これに対し、本発明で
は、この拡散深さとシート抵抗を得るためには、上記の
ボロンの場合と同様なＨＴＯ成長条件にて行うと、拡散
深さが２４．２ｎｍとなり、シート抵抗が１．４ｋΩ／
□となって、比較例のＲＴＡ法の場合と略同等となる。
成する比較例では、拡散源濃度１×１０21ａｔｏｍｙ／
ｃｍ3 とすると、拡散深さが２２．８ｎｍとなり、シー
ト抵抗が１．４ｋΩ／□となる。これに対し、本発明で
は、この拡散深さとシート抵抗を得るためには、上記の
ボロンの場合と同様なＨＴＯ成長条件にて行うと、拡散
深さが２４．２ｎｍとなり、シート抵抗が１．４ｋΩ／
□となって、比較例のＲＴＡ法の場合と略同等となる。
【００２７】次に、ＨＴＯの成長条件を８５０℃成長と
した場合、流量をＳｉＨ4 ／Ｎ2 Ｏが５ｃｃ／２５０ｃ
ｃとし、圧力を３Ｔｏｒｒとし、成膜時間を８分とす
る。この時、温度安定時間を含めると、成膜時間は、１
０分となる。ボロンの場合は、拡散深さが２９．１ｎｍ
となり、シート抵抗が２．２０ｋΩ／□となる。リンの
場合は、拡散深さが２２．８ｎｍとなり、シート抵抗が
１．４ｋΩ／□となる。
した場合、流量をＳｉＨ4 ／Ｎ2 Ｏが５ｃｃ／２５０ｃ
ｃとし、圧力を３Ｔｏｒｒとし、成膜時間を８分とす
る。この時、温度安定時間を含めると、成膜時間は、１
０分となる。ボロンの場合は、拡散深さが２９．１ｎｍ
となり、シート抵抗が２．２０ｋΩ／□となる。リンの
場合は、拡散深さが２２．８ｎｍとなり、シート抵抗が
１．４ｋΩ／□となる。
【００２８】なお、上記実施例では、側壁絶縁膜５の不
純物を、Ｓｉ基板１にイオン注入した時に深く入り易い
ＢあるいはＰを用いた場合を説明したが、本発明はこれ
のみに限定されるものではなく、Ａｓ，Ｓｂ等の不純物
を用いてもよい。
純物を、Ｓｉ基板１にイオン注入した時に深く入り易い
ＢあるいはＰを用いた場合を説明したが、本発明はこれ
のみに限定されるものではなく、Ａｓ，Ｓｂ等の不純物
を用いてもよい。
【００２９】
【発明の効果】本発明によれば、固相拡散用の側壁絶縁
膜により濃度が高く、かつ浅い拡散層を形成することが
できるとともに、ローカル配線とゲート電極間の側壁絶
縁膜の絶縁性能を向上させることができるという効果が
ある。
膜により濃度が高く、かつ浅い拡散層を形成することが
できるとともに、ローカル配線とゲート電極間の側壁絶
縁膜の絶縁性能を向上させることができるという効果が
ある。
【図１】本発明に係る一実施例の半導体装置の構造を示
す断面図である。
す断面図である。
【図２】本発明に係る一実施例の半導体装置の製造方法
を示す図である。
を示す図である。
【図３】本発明の効果を示す図である。
【図４】本発明と比較例における耐圧特性を示す図であ
る。
る。
【図５】基板上に形成したＢＳＧ膜及びＨＴＯ膜とＢＳ
Ｇ膜下の基板内に形成した拡散層とを示す図である。
Ｇ膜下の基板内に形成した拡散層とを示す図である。
【図６】従来の半導体装置の構造を示す断面図である。
【図７】従来例の課題を示す図である。
１ Ｓｉ基板 ２ フィールド酸化膜 ３ ゲート酸化膜 ４ ゲート電極 ５ ＢＳＧ側壁絶縁膜 ５ａ ＢＳＧ膜 ６，７，７ａ ＨＴＯ膜 ８，８ａ，９ 拡散層 １０ 層間絶縁膜 １１ コンタクトホール １２ 配線層 ２１ ローカル配線層
Claims (4)
- 【請求項１】基板（１）上にゲート絶縁膜（３）、ゲー
ト電極（４）及び第１のＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅ
ｒａｔｕｒｅ Ｏｘｉｄｅ）膜（６）が形成され、該第
１のＨＴＯ膜（６）、該ゲート電極（４）及び該ゲート
絶縁膜（３）側壁に不純物含有側壁シリコン酸化膜
（５）及び側壁ＨＴＯ膜（７）が形成され、該不純物含
有側壁シリコン酸化膜（５）下の該基板（１）内に拡散
層（８）が形成されてなることを特徴とする半導体装
置。 - 【請求項２】前記不純物含有側壁シリコン酸化膜（５）
中の不純物は、ボロン、リンのうち少なくとも１種であ
ることを特徴とする請求項１記載の半導体装置。 - 【請求項３】基板（１）上に絶縁膜及び導電膜を順次形
成する工程と、次いで、該導電膜及び該絶縁膜を選択的
にエッチングしてゲート電極（４）及びゲート絶縁膜
（３）を形成する工程と、次いで、該ゲート電極（４）
及びゲート絶縁膜（３）を覆うように不純物含有シリコ
ン酸化膜を形成する工程と、次いで、該不純物含有シリ
コン酸化膜を異方性エッチングして該ゲート電極（４）
及び該ゲート絶縁膜（３）側壁に不純物含有側壁シリコ
ン酸化膜（５）を形成する工程と、次いで、該ゲート電
極（４）上部に第１のＨＴＯ膜（６）を形成するととも
に、該不純物含有側壁シリコン酸化膜（５）側壁に第２
のＨＴＯ膜（７）を形成し、更に、該不純物含有側壁シ
リコン酸化膜（５）から該基板（１）内に不純物を拡散
して拡散層（８）を形成する工程とを含むことを特徴と
する半導体装置の製造方法。 - 【請求項４】前記ＨＴＯ法は、枚葉式化学気相成長装置
で行うことを特徴とする請求項３記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25504894A JPH08125168A (ja) | 1994-10-20 | 1994-10-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25504894A JPH08125168A (ja) | 1994-10-20 | 1994-10-20 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08125168A true JPH08125168A (ja) | 1996-05-17 |
Family
ID=17273440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25504894A Withdrawn JPH08125168A (ja) | 1994-10-20 | 1994-10-20 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08125168A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067440A (ja) * | 2006-11-13 | 2007-03-15 | Toshiba Corp | 半導体装置 |
-
1994
- 1994-10-20 JP JP25504894A patent/JPH08125168A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067440A (ja) * | 2006-11-13 | 2007-03-15 | Toshiba Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH081957B2 (ja) | 半導体装置の製造方法 | |
| JPH11297984A (ja) | Ｌｄｄ型ｍｏｓトランジスタの構造および形成方法 | |
| KR950003937B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH09232445A (ja) | 半導体装置およびその製造方法 | |
| JP3050165B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07153952A (ja) | 半導体装置及びその製造方法 | |
| JPH098135A (ja) | 半導体装置の製造方法 | |
| KR940011478B1 (ko) | 반도체 장치의 제조방법 | |
| US20040169224A1 (en) | Semiconductor device and manufacturing method therefor | |
| JPS6197967A (ja) | 半導体装置およびその製造方法 | |
| JPH08125168A (ja) | 半導体装置及びその製造方法 | |
| JP3469738B2 (ja) | 半導体装置 | |
| JP2968548B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0491481A (ja) | Ｍｉｓ電界効果トランジスタ | |
| JP2002368211A (ja) | 半導体装置 | |
| JPH0629472A (ja) | 半導体装置およびその製造方法 | |
| JPH11354650A (ja) | 半導体装置およびその製造方法 | |
| JPH06204456A (ja) | 半導体装置 | |
| JPH0846189A (ja) | 半導体装置及びその製造方法 | |
| JP3848782B2 (ja) | 半導体装置の製造方法 | |
| JPH05226595A (ja) | 相補型ｍｉｓトランジスタ装置 | |
| JPS596579A (ja) | 半導体装置 | |
| JPH10189952A (ja) | 半導体装置およびその製造方法 | |
| JPH06268225A (ja) | 半導体装置 | |
| JPH08162632A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |