JPS61134055A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61134055A
JPS61134055A JP59256274A JP25627484A JPS61134055A JP S61134055 A JPS61134055 A JP S61134055A JP 59256274 A JP59256274 A JP 59256274A JP 25627484 A JP25627484 A JP 25627484A JP S61134055 A JPS61134055 A JP S61134055A
Authority
JP
Japan
Prior art keywords
layer
polycrystalline
layers
crystal grains
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59256274A
Other languages
English (en)
Inventor
Hisayoshi Yamoto
久良 矢元
Hideo Suzuki
秀雄 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP59256274A priority Critical patent/JPS61134055A/ja
Priority to KR1019850008201A priority patent/KR940007539B1/ko
Priority to AU50722/85A priority patent/AU595169B2/en
Priority to US06/804,092 priority patent/US4702937A/en
Priority to CA000496735A priority patent/CA1262522A/en
Priority to DE8585308845T priority patent/DE3581919D1/de
Priority to CN85109507.0A priority patent/CN1005802B/zh
Priority to EP85308845A priority patent/EP0187475B1/en
Publication of JPS61134055A publication Critical patent/JPS61134055A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体基板とこの半導体基板に電気的に接続
されている抵抗とを有する半導体装置の製造方法に関す
るものである。
従来の技術 第３図は、上記の様な半導体装置の一種である抵抗負荷
型のＳＲＡＭの一例を示している。このＳＲＡＭＩ　１
は、ＦＥＴＩ２と抵抗１３たによって構成されている。
第４図は、ＳＲＡＭＩＩの第１従来例を示している。こ
の第１従来例では、Ｓｉ基板１４上に５ｉＯｚ層１５を
形成し、このＳｉｎ、層１５の開口部１６がらの拡散に
よって拡散領域１７を形成し、この拡散領域１７をＦＥ
Ｔ１２のドレインとしている。
そして拡散領域１７及び５ｉ（ｈ層１５上に多結晶Ｓｉ
層１８を形成し、この多結晶８１層１８を抵抗Ｉ３とし
ている。
ところで、ＳＲＡＭＩＩのスタンバイ電流は抵抗１３の
抵抗値によって決まるが、この第１従来例において抵抗
１３を構成している多結晶Ｓｉ層１８は、抵抗率が５Ｘ
１０’Ω口と比較的小さい。このために、ＳＲＡＭＩＩ
のスタンバイ電流が比較的大きく、消費電力が多いとい
う問題点がある。
そしてこの問題点は、多数のＳＲＡＭＩＩが集積化され
た場合に更に顕著になる。
第５図は、この様な第１従来例の問題点を解決しようと
したＳＲＡＭＩ　１の第２従来例を示している。この第
２従来例は、純粋な多結晶Ｓｔ層１８の代わりに酸素を
含有する多結晶Ｓｉ層Ｉ９が用いられていることを除い
て、第１従来例と実質的に同様の構成である。
酸素を含有する多結晶Ｓｉは、特公昭５５−１３４２６
号公報にも記載されている様に抵抗率が非常に高く、２
％の含有率で約２Ｘ］、０６層ｃｍ、２０％の含有率で
約１０Ｉ０Ω―である。そしてこの様な酸素を含有する
多結晶５４０層を半導体基板上に設けた半導体装置は、
特公昭５３−２５５２号公報にも記載されている。
ところで酸素を含有する多結晶Ｓｉ層１９は、例えば５
０ｃｃ／分のＳｉｎ＃と２　ｃｃ／分のＮ、０と場合に
よってはＮ２やＨｅとを用いて減圧ＣＶＤ法で形成する
。ところがこの時、Ｎ、０の流量を安定させるために、
ＳｉＨイの供給前の１〜２分間にＮ２０のみを供給する
。このためにＳｔ基板１４が酸化され、拡散領域１７と
酸素を含有する多結晶Ｓｔ層Ｉ９との間に薄膜状のＳｉ
Ｏ□層２０層形０されてしまう。
この結果、拡散領域１７と多結晶Ｓｉ層１９との接続抵
抗を小さくするためにこの接続部にＰや＾Ｓをドープし
ても、５ｉＯｚ層２０がＰＳＧやＡｓ５Ｇとなるだけで
ある。また、多結晶Ｓｉ層１９の形成後に熱処理を施し
ても、Ｓｉ０２層２０は変化を受けることなく残ってい
る。従って、拡散領域１７と多結晶Ｓｉ層１９とをオー
トミック接続することは常に困難である。
発明が解決しようとする問題点 この様に、純粋な多結晶５１層１８では十分な抵抗値を
得ることができず、また酸素を含有する多結晶５ｔＪｉ
ｉ１９ではこの多結晶Ｓｉ層１９と拡散領域１７とをオ
ーミック接続することが困難である。
問題点を解決するための手段 本発明による半導体装置の製造方法は、半導体基板１４
の少なくとも電気的接続部１７上に第１の多結晶シリコ
ン層１８を形成する工程と、酸素を含有する第２の多結
晶シリコン層１９を前記第１の多結晶シリコン層１８上
に形成する工程と、前記第１及び第２の多結晶シリコン
層１８．１９が形成されている前記半導体基板１４を熱
処理する工程とを夫々具備している。
作用 本発明による半導体装置の製造方法では、酸素を含有す
る第２の多結晶シリコン層１９を第１の多結晶シリコン
層１８上に形成し、その後に熱処理を施す様にしている
ので、酸素を含有する第２の多結晶シリコン層１９の形
成時に第１の多結晶シリコン層１８との間に形成される
酸化物が、第１及び第２の多結晶シリコン層１８．１９
中に分散する。
実施例 以下、ＳＲＡＭの製造に適用した本発明の第１及び第２
実施例を第１図及び第２図を参照しながら説明する。
第１Ａ図〜第１Ｅ図は、本発明の第１実施例を示してい
る。この第１実施例では、第１Ａ図に示す様に、まずＳ
ｉ基板１４上にＳｉＯ□層１５層形５し、このＳｉ０２
層１５の開口部１６からの拡散によって拡散領域１７を
形成する。
次いで、第１Ｂ図に示す様に、拡散領域１７及びＳｉＯ
□層１５上に多結晶Ｓｔ層１８を減圧ＣＶＤ法によって
５０〜２００人の厚さに形成する。この時は、酸素を含
有するガスを使用しないので、第２従来例の様に拡散領
域１７と多結晶Ｓｉ層１８との間に５ｉＯｚ層が形成さ
れることはない。
その後、第１Ｃ図に示す様に、２〜１０原子％の酸素を
含有する多結晶Ｓｉ層１９を多結晶Ｓｉ層１８上に減圧
ＣＶＤ法によって１５００〜４０００人の厚さに形成す
る。この時、第２従来例と同様に、多結晶Ｓｉ層１８が
酸化されてこの多結晶Ｓｔ層１８と酸素を含有する多結
晶Ｓｔ層１９との間に１０〜３０人程度の厚さの５ｉＯ
ｚ層２０が形成される。
次いで、第１Ｄ図に示す様に、拡散領域１７と多結晶Ｓ
ｔ層１８との接続抵抗を小さくするために、ＰやＡｓの
イオン２１をＩ　Ｘ　１０　Ｉ６ａｍ−”のドーズ量と
７０ｋｅＶの加速エネルギーとで接続部に打込む。
その後、多結晶Ｓｉ層１８’、１９が形成されている３
１基板１４に、Ｎ２中で９００〜１０００℃の温度で２
０〜６０分間の熱処理を施す。すると、第１Ｅ図に示す
様に、粒径が２０〜５０人であった多結晶Ｓｉ層１８．
１９中のＳｉ結晶粒が、粒径が２００人程度のＳｉ結晶
粒２２に成長する。そして、多結晶Ｓｉ層Ｉ８及び１９
に挟まれていたＳｉＯ□層２０は、ＳｉＯ□の塊２３と
なってＳｉ結晶粒２２の間の隙間に分散する。
この結果、第１Ｅ図に示す様に、ＳｉＯ□層２０が無く
なって多結晶Ｓｉ層１８と１９とがオーミンク接続され
、結局、多結晶Ｓｉ層１９と拡散領域１７とがオーミッ
ク接続される。
従って、本実施例によってＳＲＡＭＩＩを作成すれば、
多結晶Ｓｉ層１８のみを用いている第１従来例に比べて
数倍〜数百倍の抵抗値を有する抵抗１３を形成すること
ができ、スタンバイ電流を数分の１〜数百分の１に減ら
すことができる。
しかも、第２従来例の様にＳｉＯ□層が残らないので、
抵抗１３とＦＥＴ１２のドレインとをオーミック接続す
ることができる。
なお既述の様な結晶粒の成長は、Ｍ、Ｈａｍａｓａｋｉ
ｅｔ　ａｌ　”　Ｃｒｙｓｔａｌｌ　ｇｒａｐｈｉｃ　
５ｔｕｄｙ　ｏｆ　Ｓｅｍｊ４ｎｓｕ１ａｔ、−ｉｎｇ
　ｐｏｌｙ　ｃｒｙｓｔａｌｌｉｚｅ　５ｉｌｉｃｏｎ
　（ＰＩＦＯ５）　ｄｏｐｅｄ　ｗｉｔｈｏｘｙｇｅｎ
　　ａｔｏｍｓ　　″　Ｊ、八、Ｐ　　４９（７）、　
　Ｊｕｌｙ　　１９７８　　ＰＰ３９８７−３９９２及
びＴ、Ａｄａｃｈｉ　ｅｔ　ａｌ　”ＡＥＳ　ａｎｄ　
ＰＥＳ　５ｔｕｄｉｅｓｏｆ　　ＳＳｅｍ１−Ｉｎ５ｕ
ｌａｔｉｎ　Ｐｏ１ｙｃｒｓｔａｌｌｉｚｅ　ｓｉｌｉ
ｃｏｎ（ＳＩＰＯ３）Ｆｉｌｍｓ　　’　　Ｊ、Ｅ、Ｃ
５Ｖｏｌ　　１２７．Ｎｏ、７　　Ｊｕｌｙ　　１９８
０ＰＰ１６１７−、１．６２１にも記載されている。
第２図は、本発明の第２実施例を示しており、第１実施
例の第１Ｅ図に対応している。この第２実施例は、拡散
領域１７及び５ｉＯｚ層１５の全面ではなく拡散領域１
７及びこの拡散領域１７近傍のＳｉ０２層１５上にのみ
多結晶Ｓｉ層１８を形成することを除いて、既述の第１
実施例と実質的に同様の工程を有していてよい。
ＳＲＡＭＩＩにおいては多結晶Ｓｉ層１９はＳｉ基板１
４の表面に沿う方向で抵抗として使用されるが、第１Ｅ
図に示した様にＳｉ基板１４の全面に多結晶Ｓｉ層１８
が形成されていると、この多結晶Ｓｉ層１８にも電流が
流れる。
そして、多結晶Ｓｉ層１８は多結晶Ｓｉ層１９よりも抵
抗率が小さいので、両者の全体としての抵抗値を大きく
するためには、既述の様に多結晶Ｓｉ層１８を多結晶Ｓ
ｉ層１９に比べて非常に薄くする必要がある。しかし、
余りに薄い多結晶５ｔＪｉｉｔｓは形成が容易でなく、
製品の信頼性が低い。
これに対して、本実施例の様に、多結晶５４層１９とオ
ーミック接続すべき拡散領域１７の近傍にのみ多結晶５
４層１８を形成すれば、多結晶５４層１９のうちでＳＲ
ＡＭＩＩの抵抗１３となる抵抗部２４の抵抗値は高い。
従′って、多結晶５４層１８を例え゛ば１ｏｏｏ〜２０
００人と第１実施例に比べて厚くすることができるので
、この多結晶５ｉｉｉ１８の形成が容易であり、製品の
信頼性が高い。
なお、以上の第１及び第２実施例は本発明をＳＲＡＭの
製造に適用したものであるが、ＳＲＡＭの製造以外にも
本発明を適用することができる。
発明の効果 上述の如く、本発明による半導体装置の製造方法では、
酸素を含有する第２の多結晶シリコン層の形成時に第１
の多結晶シリコン層との間に形成される酸化物が、第１
及び第２の多結晶シリコン層中に分散するので、半導体
基板の電気的接続部と第２の多結晶シリコン層とがオー
ミック接続され、しかもこの第２の多結晶シリコン層に
よって高抵抗値を得ることができる。
【図面の簡単な説明】
第１図は本発明の第１実施例における工程を示す断面図
、第２図は第２実施例の第１Ｅ図に対応する工程を示す
断面図、第３図は本発明を適用することができるＳＲＡ
Ｍを示す回路図である。 第４図は本発明の第１従来例を示す断面図、第５図は第
２従来例を示す断面図である。 なお図面に用いられた符号において、 １４−−−−一・・−＝−・−−−５ｉ基板１７・−・
・・・−・−・−・−・−拡散領域１８　、　１９−・
−多結晶Ｓｉ層 である。

Claims (1)

    【特許請求の範囲】
  1. 　半導体基板の少なくとも電気的接続部上に第１の多結
    晶シリコン層を形成する工程と、酸素を含有する第２の
    多結晶シリコン層を前記第１の多結晶シリコン層上に形
    成する工程と、前記第１及び第２の多結晶シリコン層が
    形成されている前記半導体基板を熱処理する工程とを夫
    々具備する半導体装置の製造方法。
JP59256274A 1984-12-04 1984-12-04 半導体装置の製造方法 Pending JPS61134055A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP59256274A JPS61134055A (ja) 1984-12-04 1984-12-04 半導体装置の製造方法
KR1019850008201A KR940007539B1 (ko) 1984-12-04 1985-11-04 반도체장치의 제조방법
AU50722/85A AU595169B2 (en) 1984-12-04 1985-12-03 Method for manufacturing a semiconductor device
US06/804,092 US4702937A (en) 1984-12-04 1985-12-03 Method for manufacturing a semiconductor device
CA000496735A CA1262522A (en) 1984-12-04 1985-12-03 Method for manufacturing a semiconductor device
DE8585308845T DE3581919D1 (de) 1984-12-04 1985-12-04 Verfahren zur herstellung von halbleiterbauelementen mit einer sauerstoff enthaltenden polykristallinen siliciumschicht.
CN85109507.0A CN1005802B (zh) 1984-12-04 1985-12-04 制造半导体器件的方法
EP85308845A EP0187475B1 (en) 1984-12-04 1985-12-04 Method of manufacturing semiconductor devices having an oxygen-containing polycristalline silicon layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59256274A JPS61134055A (ja) 1984-12-04 1984-12-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61134055A true JPS61134055A (ja) 1986-06-21

Family

ID=17290366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59256274A Pending JPS61134055A (ja) 1984-12-04 1984-12-04 半導体装置の製造方法

Country Status (8)

Country Link
US (1) US4702937A (ja)
EP (1) EP0187475B1 (ja)
JP (1) JPS61134055A (ja)
KR (1) KR940007539B1 (ja)
CN (1) CN1005802B (ja)
AU (1) AU595169B2 (ja)
CA (1) CA1262522A (ja)
DE (1) DE3581919D1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2180688B (en) * 1985-09-21 1989-09-13 Stc Plc Transistors
KR970003903B1 (en) * 1987-04-24 1997-03-22 Hitachi Mfg Kk Semiconductor device and fabricating method thereof
KR900005038B1 (ko) * 1987-07-31 1990-07-18 삼성전자 주식회사 고저항 다결정 실리콘의 제조방법
JPH01143252A (ja) * 1987-11-27 1989-06-05 Nec Corp 半導体装置
DE3814348A1 (de) * 1988-04-28 1989-11-09 Philips Patentverwaltung Verfahren zur herstellung einer polykristallinen halbleitenden widerstandsschicht aus silicium auf einem siliciumtraeger
JPH0727980B2 (ja) * 1988-07-19 1995-03-29 三菱電機株式会社 高抵抗層を有する半導体装置
US4954927A (en) * 1988-09-16 1990-09-04 Samsung Electronics Co., Ltd. Double capacitor and manufacturing method thereof
US5037766A (en) * 1988-12-06 1991-08-06 Industrial Technology Research Institute Method of fabricating a thin film polysilicon thin film transistor or resistor
US5024972A (en) * 1990-01-29 1991-06-18 Motorola, Inc. Deposition of a conductive layer for contacts
US5460983A (en) * 1993-07-30 1995-10-24 Sgs-Thomson Microelectronics, Inc. Method for forming isolated intra-polycrystalline silicon structures
US5470779A (en) * 1994-07-25 1995-11-28 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacture of SRAM with SIPOS resistor
US5578854A (en) * 1995-08-11 1996-11-26 International Business Machines Corporation Vertical load resistor SRAM cell
US5665629A (en) * 1995-08-11 1997-09-09 International Business Machines Corporation Four transistor SRAM process
US5567644A (en) 1995-09-14 1996-10-22 Micron Technology, Inc. Method of making a resistor
US6008082A (en) * 1995-09-14 1999-12-28 Micron Technology, Inc. Method of making a resistor, method of making a diode, and SRAM circuitry and other integrated circuitry
JPH09148529A (ja) * 1995-11-24 1997-06-06 Yamaha Corp 抵抗形成法
US6489213B1 (en) * 1996-01-05 2002-12-03 Integrated Device Technology, Inc. Method for manufacturing semiconductor device containing a silicon-rich layer
JP3253552B2 (ja) * 1996-05-31 2002-02-04 三洋電機株式会社 半導体装置の製造方法
CN105336575B (zh) * 2014-08-11 2018-05-25 中芯国际集成电路制造(上海)有限公司 形成多晶硅电阻的方法及半导体器件
CN105390396B (zh) * 2015-10-27 2018-06-08 株洲南车时代电气股份有限公司 基于igbt的分步淀积半绝缘多晶硅方法及igbt终端结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4087571A (en) * 1971-05-28 1978-05-02 Fairchild Camera And Instrument Corporation Controlled temperature polycrystalline silicon nucleation
JPS5513426B2 (ja) * 1974-06-18 1980-04-09
JPS5640269A (en) * 1979-09-11 1981-04-16 Toshiba Corp Preparation of semiconductor device
US4489103A (en) * 1983-09-16 1984-12-18 Rca Corporation SIPOS Deposition method

Also Published As

Publication number Publication date
US4702937A (en) 1987-10-27
CA1262522A (en) 1989-10-31
EP0187475B1 (en) 1991-02-27
CN85109507A (zh) 1986-06-10
AU595169B2 (en) 1990-03-29
KR940007539B1 (ko) 1994-08-19
KR860005437A (ko) 1986-07-23
EP0187475A3 (en) 1988-09-07
DE3581919D1 (de) 1991-04-04
CN1005802B (zh) 1989-11-15
AU5072285A (en) 1986-06-12
EP0187475A2 (en) 1986-07-16

Similar Documents

Publication Publication Date Title
JPS61134055A (ja) 半導体装置の製造方法
JPH01129460A (ja) 薄膜トランジスタの製造方法
JPS61214555A (ja) 半導体装置
US4460417A (en) Method of manufacturing insulating film and electric device utilizing the same
US4114254A (en) Method for manufacture of a semiconductor device
US6635938B1 (en) Semiconductor device and manufacturing method thereof
JP3001362B2 (ja) 半導体装置の製造方法
JPS5852843A (ja) 半導体集積回路装置の製造法
JP2001036078A (ja) Ｍｏｓ型トランジスタ及びその製造方法
JPS6155250B2 (ja)
JP3444815B2 (ja) 高耐圧半導体装置およびその製造方法
JP2945023B2 (ja) 薄膜トランジスタの製造方法
JPS63302524A (ja) 半導体装置の製造方法
JPH0587992B2 (ja)
JPS61228661A (ja) 半導体装置及びその製造方法
JPH022310B2 (ja)
JPH0466108B2 (ja)
JP2540724B2 (ja) 半導体装置の作製方法
JPH01302747A (ja) 半導体装置の製造方法
JPS58164241A (ja) 半導体装置の製造方法
JPH0430176B2 (ja)
JP2000091556A (ja) 電極・配線膜およびこれを用いた半導体装置
JPH07147403A (ja) 半導体装置およびその製造方法
JP2589327C (ja)
JPS59158526A (ja) 絶縁層の製造方法