CN105390396B - 基于igbt的分步淀积半绝缘多晶硅方法及igbt终端结构 - Google Patents
基于igbt的分步淀积半绝缘多晶硅方法及igbt终端结构 Download PDFInfo
- Publication number
- CN105390396B CN105390396B CN201510711308.1A CN201510711308A CN105390396B CN 105390396 B CN105390396 B CN 105390396B CN 201510711308 A CN201510711308 A CN 201510711308A CN 105390396 B CN105390396 B CN 105390396B
- Authority
- CN
- China
- Prior art keywords
- semi
- temperature
- film layer
- insulating polysilicon
- polysilicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 110
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 109
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000010408 film Substances 0.000 claims description 98
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 17
- 230000002708 enhancing effect Effects 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 description 7
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000002161 passivation Methods 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 235000013842 nitrous oxide Nutrition 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 208000032750 Device leakage Diseases 0.000 description 1
- 229910020781 SixOy Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000000752 ionisation method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Abstract
本发明提供一种基于IGBT的分步淀积半绝缘多晶硅方法及IGBT终端结构，其中，方法包括：在第一导电类型衬底顶部淀积第一半绝缘多晶硅薄膜层，第一半绝缘多晶硅薄膜层在第一温度下进行淀积；在第一半绝缘多晶硅薄膜层上淀积第二半绝缘多晶硅薄膜层，第二半绝缘多晶硅薄膜层在第二温度下进行淀积，其中，第一温度大于第二温度。本发明通过首先在第一温度下形成第一半绝缘多晶硅薄膜层，然后在比第一温度低的第二温度下形成第二半绝缘多晶硅薄膜层，使第二半绝缘多晶硅薄膜层中的晶粒比第一半绝缘多晶硅薄膜层中的晶粒小，从而提高电阻率，降低IGBT器件的漏电流，使IGBT器件的耐压性能稳定，可靠性增强。
Description
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种基于IGBT(Insulted GateBipolar Transistor，绝缘栅双极型晶体管)的分步淀积半绝缘多晶硅方法及IGBT终端结构。
背景技术
IGBT为垂直导电功率器件，其耐压性能由体内击穿电压与表面击穿电压决定。由于PN结在表面的曲率影响，使表面的最大电场大于体内的最大电场，因此器件的耐压性能常常由表面击穿电压来决定，而且，当碰撞电离发生于表面时，电离过程产生的热载流子易进入表面的保护膜中，在那里形成固定电荷，改变表面电场分布，导致器件性能不稳定，可靠性下降。
发明内容
本发明提供一种基于IGBT的分步淀积半绝缘多晶硅方法及IGBT终端结构，以解决现有技术中当碰撞电离发生于IGBT器件表面时会改变电场分布导致IGBT器件耐压性能不稳定的缺陷。
本发明一方面提供一种基于IGBT的分步淀积半绝缘多晶硅方法，包括：
在第一导电类型衬底顶部淀积第一半绝缘多晶硅薄膜层，其中，衬底中在位于顶部的一端设置有与第一导电类型相反的第二导电类型本体，第一半绝缘多晶硅薄膜层在第一温度下进行淀积；
在第一半绝缘多晶硅薄膜层上淀积第二半绝缘多晶硅薄膜层，第二半绝缘多晶硅薄膜层在第二温度下进行淀积，其中，第一温度大于第二温度。
进一步的，第一温度的范围为630℃～650℃，第二温度的范围为600℃～630℃。
进一步的，在第一半绝缘多晶硅薄膜层上淀积第二半绝缘多晶硅薄膜层之后，还包括：在第二半绝缘多晶硅薄膜层上淀积氮化硅薄膜层。
进一步的，第一导电类型为N型，第二导电类型本体为P型本体。
本发明另一方面提供一种IGBT终端结构，包括：
设置在第一导电类型衬底一端且位于衬底中与第一导电类型相反的第二导电类型本体，在第一温度下淀积在衬底的第二导电类型本体所在端外表面的第一半绝缘多晶硅薄膜层，在第二温度下淀积在第一半绝缘多晶硅薄膜层上的第二半绝缘多晶硅薄膜层，其中，第一温度大于第二温度。
进一步的，第一温度的范围为630℃～650℃，第二温度的范围为600℃～630℃。
进一步的，还包括覆盖在第二半绝缘多晶硅薄膜层上的氮化硅薄膜层。
进一步的，第二导电类型本体有多个，相邻两个第二导电类型本体之间有间隙，衬底的外表面还包括在对应间隙处设置的氧化层，氧化层的宽度大于间隙的宽度。
进一步的，第一导电类型为N型，第二导电类型本体为P型本体。
本发明提供一种基于IGBT的分步淀积半绝缘多晶硅方法及IGBT终端结构，在第一导电类型的衬底顶部淀积第一半绝缘多晶硅薄膜层，第一半绝缘多晶硅薄膜层在第一温度下进行淀积；在第一半绝缘多晶硅薄膜层上淀积第二半绝缘多晶硅薄膜层，第二半绝缘多晶硅薄膜层在第二温度下进行淀积，其中，第一温度大于第二温度。由于在半绝缘多晶硅薄膜刚生长时，晶粒较小，后续形成的晶粒越长越大，使半绝缘多晶硅电阻率越低，IGBT器件的漏电流越高，本发明采用对绝缘多晶硅薄膜层在不同温度下进行分步淀积，通过首先在第一温度下形成第一半绝缘多晶硅薄膜层，然后在比第一温度低的第二温度下形成第二半绝缘多晶硅薄膜层，使第二半绝缘多晶硅薄膜层中的晶粒比第一半绝缘多晶硅薄膜层中的晶粒小，从而提高电阻率，降低IGBT器件的漏电流，使IGBT器件的耐压性能稳定，可靠性增强。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：
图1为根据本发明提供的基于IGBT的分步淀积半绝缘多晶硅方法实施例一的一流程示意图；
图2为根据本发明提供的基于IGBT的分步淀积半绝缘多晶硅方法实施例一的另一流程示意图；
图3为根据本发明提供的IGBT终端结构实施例二的结构示意图。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
具体实施方式
下面将结合附图对本发明作进一步说明。
实施例一
图1为根据本发明提供的基于IGBT的分步淀积半绝缘多晶硅方法实施例一的一流程示意图，如图1所示，本发明提供的一种基于IGBT的分步淀积半绝缘多晶硅方法，包括：
步骤101，在第一导电类型衬底顶部淀积第一半绝缘多晶硅薄膜层，其中，衬底中在位于顶部的一端设置有与第一导电类型相反的第二导电类型本体，第一半绝缘多晶硅薄膜层在第一温度下进行淀积。
具体的，第一导电类型为N型或者P型，在此不做限定，在本实施例中以第一导电类型为N型为例进行说明。在N型衬底顶部淀积第一半绝缘多晶硅薄膜层，在N型衬底中位于顶部的一端设置有与第一导电类型相反的第二导电类型本体，即P型本体。第一半绝缘多晶硅薄膜层在第一温度下进行淀积。
步骤102，在第一半绝缘多晶硅薄膜层上淀积第二半绝缘多晶硅薄膜层，第二半绝缘多晶硅薄膜层在第二温度下进行淀积，其中，第一温度大于第二温度。
具体的，将第二半绝缘多晶硅薄膜层在第二温度下进行淀积，并淀积到第一半绝缘多晶硅薄膜层之上，且第一温度大于第二温度。
第一半绝缘多晶硅薄膜层与第二半绝缘多晶硅薄膜层均属于半绝缘多晶硅薄膜层，只是由于他们在不同的温度下生成，生成的晶粒大小有区别，所以，为了区分在不同温度下生成的绝缘多晶硅薄膜层，定义在第一温度下生成的为第一半绝缘多晶硅薄膜层，在第二温度下生成的为第二半绝缘多晶硅薄膜层。
半绝缘多晶硅(下文均使用SIPOS来表示)薄膜呈半绝缘性和电中性，它有以下优点：(1)SIPOS薄膜呈电中性，本身无固定电荷，不会影响衬底表面的载流子重新分布，可同时钝化N型与P型衬底。(2)SIPOS电阻介于多晶硅和SiO2之间，具体值由其氧含量决定，故载流子可在其内部运动，注入的热电子不能长时间存在于SIPOS薄膜中，故无载流子储存效应。(3)SIPOS薄膜主要结构为多晶硅，在晶粒处有大量复合陷阱，这些陷阱既可俘获电子，也可以俘获空穴，还可俘获带电粒子，从而可使器件稳定可靠。
SIPOS的淀积工艺是通过硅烷与笑气反应来做的，化学反应方程式如下：
SiH4+N2O→SixOy+N2+H2
反应温度一般为600℃-700℃之间。通过控制硅烷与笑气的流量比，可以调整SIPOS内的氧含量，生产的氧含量控制在15％-30％内。当氧含量较低时，SIPOS电阻小，漏电流大，当氧含量较高时，SIPOS薄膜特性接近氧化硅，对表面钝化效果降低。SIPOS主要结构为多晶硅，温度越高，晶粒越大，温度越低，晶粒越小，温度低于600℃左右，变为非晶。
在实际淀积工艺中，在将SIPOS薄膜分步淀积时，先淀积第一温度下的SIPOS薄膜，后淀积第二温度下的SIPOS薄膜，SIPOS薄膜淀积工艺通过低压化学气象沉积(LowPressure Chemical Vapor Deposition，简称LPCVD)完成，在淀积第一温度下的SIPOS薄膜后，抽走反应气体，并通入氮气进行对第一SIPOS薄膜进行保护，设置一定时间来降低温度，使其稳定在第二温度后进行第二SIPOS薄膜淀积，上述分步淀积SIPOS薄膜可在一炉完成，节约工艺时间，并避免在两次淀积间引入其他离子或杂质。
由于第一温度大于第二温度，因此生成的第二半绝缘多晶硅薄膜层中的晶粒比第一半绝缘多晶硅薄膜层中的晶粒小，降低IGBT器件的漏电流，使IGBT器件的耐压性能稳定，可靠性增强。
本发明提供的基于IGBT的分步淀积半绝缘多晶硅方法，在第一导电类型的衬底顶部淀积第一半绝缘多晶硅薄膜层；在第一半绝缘多晶硅薄膜层上淀积第二半绝缘多晶硅薄膜层，第一半绝缘多晶硅薄膜层在第一温度下进行淀积，第二半绝缘多晶硅薄膜层在第二温度下进行淀积，其中，第一温度大于第二温度。由于在半绝缘多晶硅薄膜刚生长时，晶粒较小，后续形成的晶粒越长越大，使半绝缘多晶硅电阻率越低，IGBT器件的漏电流越高，本发明采用对绝缘多晶硅薄膜层在不同温度下进行分步淀积，通过首先在第一温度下形成第一半绝缘多晶硅薄膜层，然后在比第一温度低的第二温度下形成第二半绝缘多晶硅薄膜层，使第二半绝缘多晶硅薄膜层中的晶粒比第一半绝缘多晶硅薄膜层中的晶粒小，从而提高电阻率，降低IGBT器件的漏电流，使IGBT器件的耐压性能稳定，可靠性增强。
进一步的，第一温度的范围为630℃～650℃，第二温度的范围为600℃～630℃。在这个第一温度和第二温度范围内生成的半绝缘多晶硅薄膜层，可进一步保证钝化效果，使IGBT器件的耐压性能更加稳定，可靠性增强。
进一步的，图2为根据本发明提供的基于IGBT的分步淀积半绝缘多晶硅方法实施例一的另一流程示意图，如图2所示，在第一半绝缘多晶硅薄膜层上淀积第二半绝缘多晶硅薄膜层之后，还包括步骤103：在第二半绝缘多晶硅薄膜层上淀积氮化硅薄膜层。氮化硅薄膜层可以保护外界离子不进入IGBT器件，并保护器件结构。
进一步的，第一导电类型为N型，第二导电类型本体为P型本体，具体的，第二导电类型本体为P型半导体。
实施例二
IGBT终端结构是通过基于IGBT的分步淀积半绝缘多晶硅方法获得的。
图3为根据本发明提供的IGBT终端结构实施例二的结构示意图，如图3所示，本发明提供的IGBT终端结构，包括：设置在第一导电类型衬底1一端且位于衬底1中与第一导电类型相反的第二导电类型本体2，在第一温度下淀积在衬底1的第二导电类型本体2所在端外表面的第一半绝缘多晶硅薄膜层3，在第二温度下淀积在第一半绝缘多晶硅薄膜层3上的第二半绝缘多晶硅薄膜层4，其中，第一温度大于第二温度。
本发明提供的IGBT终端结构，在第一导电类型衬底1上覆盖第一半绝缘多晶硅薄膜层3，在第一半绝缘多晶硅薄膜层3上覆盖第二半绝缘多晶硅薄膜层4，通过首先在第一温度下形成第一半绝缘多晶硅薄膜层3，然后在比第一温度低的第二温度下形成第二半绝缘多晶硅薄膜层4，使第二半绝缘多晶硅薄膜层4中的晶粒比第一半绝缘多晶硅薄膜层3中的晶粒小，从而提高电阻率，降低IGBT器件的漏电流，使IGBT器件的耐压性能稳定，可靠性增强。
进一步的，第一温度的范围为630℃～650℃，第二温度的范围为600℃～630℃。在这个第一温度和第二温度范围内分别生成的第一半绝缘多晶硅薄膜层和第二半绝缘多晶硅薄膜层，可进一步保证钝化效果，使IGBT器件的耐压性能更加稳定，可靠性增强。
进一步的，IGBT终端结构还包括覆盖在第二半绝缘多晶硅薄膜层4上的氮化硅薄膜层5。氮化硅薄膜层5可以保护外界离子不进入IGBT器件，并保护器件结构。
进一步的，第二导电类型本体2有多个，相邻两个第二导电类型本体2之间有间隙，衬底1的外表面还包括在对应间隙处设置的氧化层6，氧化层6的宽度大于间隙的宽度。氧化层为绝缘薄膜，如可由二氧化硅薄膜层构成。
进一步的，第一导电类型为N型，第二导电类型本体为P型本体，具体的，第二导电类型本体为P型半导体。
虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。
Claims (9)
1.一种基于IGBT的分步淀积半绝缘多晶硅方法，其特征在于，包括：
在第一导电类型衬底顶部淀积第一半绝缘多晶硅薄膜层，其中，所述衬底中在位于所述顶部的一端设置有与第一导电类型相反的第二导电类型本体，所述第一半绝缘多晶硅薄膜层在第一温度下进行淀积；
在所述第一半绝缘多晶硅薄膜层上淀积第二半绝缘多晶硅薄膜层，所述第二半绝缘多晶硅薄膜层在第二温度下进行淀积，其中，所述第一温度大于所述第二温度。
2.根据权利要求1所述的基于IGBT的分步淀积半绝缘多晶硅方法，其特征在于，所述第一温度的范围为630℃～650℃，所述第二温度的范围为600℃～630℃。
3.根据权利要求1所述的基于IGBT的分步淀积半绝缘多晶硅方法，其特征在于，在所述第一半绝缘多晶硅薄膜层上淀积第二半绝缘多晶硅薄膜层之后，还包括：
在所述第二半绝缘多晶硅薄膜层上淀积氮化硅薄膜层。
4.根据权利要求1-3任一所述的基于IGBT的分步淀积半绝缘多晶硅方法，其特征在于，所述第一导电类型为N型，所述第二导电类型本体为P型本体。
5.一种IGBT终端结构，其特征在于，包括：
设置在第一导电类型衬底一端且位于所述衬底中与所述第一导电类型相反的第二导电类型本体，在第一温度下淀积在所述第二导电类型本体的上部的第一半绝缘多晶硅薄膜层，在第二温度下淀积在所述第一半绝缘多晶硅薄膜层上的第二半绝缘多晶硅薄膜层，其中，所述第一温度大于所述第二温度。
6.根据权利要求5所述的IGBT终端结构，其特征在于，所述第一温度的范围为630℃～650℃，所述第二温度的范围为600℃～630℃。
7.根据权利要求5所述的IGBT终端结构，其特征在于，还包括覆盖在所述第二半绝缘多晶硅薄膜层上的氮化硅薄膜层。
8.根据权利要求5所述的IGBT终端结构，其特征在于，所述第二导电类型本体有多个，相邻两个所述第二导电类型本体之间有间隙，所述衬底的外表面还包括在对应所述间隙处设置的氧化层，所述氧化层的宽度大于所述间隙的宽度。
9.根据权利要求5-8任一所述的IGBT终端结构，其特征在于，所述第一导电类型为N型，所述第二导电类型本体为P型本体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510711308.1A CN105390396B (zh) | 2015-10-27 | 2015-10-27 | 基于igbt的分步淀积半绝缘多晶硅方法及igbt终端结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510711308.1A CN105390396B (zh) | 2015-10-27 | 2015-10-27 | 基于igbt的分步淀积半绝缘多晶硅方法及igbt终端结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105390396A CN105390396A (zh) | 2016-03-09 |
| CN105390396B true CN105390396B (zh) | 2018-06-08 |
Family
ID=55422545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510711308.1A Active CN105390396B (zh) | 2015-10-27 | 2015-10-27 | 基于igbt的分步淀积半绝缘多晶硅方法及igbt终端结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105390396B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106992207A (zh) * | 2017-05-02 | 2017-07-28 | 株洲中车时代电气股份有限公司 | 一种功率半导体器件终端结构及功率半导体器件 |
| CN116504723A (zh) * | 2023-06-27 | 2023-07-28 | 清华大学 | 一种耐压终端结构、钝化方法及功率半导体器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4489103A (en) * | 1983-09-16 | 1984-12-18 | Rca Corporation | SIPOS Deposition method |
| CN85109507A (zh) * | 1984-12-04 | 1986-06-10 | 索尼公司 | 制造半导体器件的方法 |
| US5661079A (en) * | 1994-07-12 | 1997-08-26 | Temic Telefunken Microelectronic Gmbh | Contacting process using O-SIPOS layer |
| CN103681780A (zh) * | 2012-09-17 | 2014-03-26 | 中国科学院微电子研究所 | 一种高压超结终端结构 |
-
2015
- 2015-10-27 CN CN201510711308.1A patent/CN105390396B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4489103A (en) * | 1983-09-16 | 1984-12-18 | Rca Corporation | SIPOS Deposition method |
| CN85109507A (zh) * | 1984-12-04 | 1986-06-10 | 索尼公司 | 制造半导体器件的方法 |
| US5661079A (en) * | 1994-07-12 | 1997-08-26 | Temic Telefunken Microelectronic Gmbh | Contacting process using O-SIPOS layer |
| CN103681780A (zh) * | 2012-09-17 | 2014-03-26 | 中国科学院微电子研究所 | 一种高压超结终端结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105390396A (zh) | 2016-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105789047B (zh) | 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法 | |
| CN103779419B (zh) | 半导体装置 | |
| US20100186802A1 (en) | Hit solar cell structure | |
| WO2009094578A2 (en) | Improved hit solar cell structure | |
| CN104465762B (zh) | 具有减小的电阻抗和电容的半导体器件 | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| CN102194885A (zh) | N型隐埋沟道的碳化硅demosfet器件及制备方法 | |
| CN102593065B (zh) | 一种背栅薄膜晶体管存储器的制备方法 | |
| CN108735605A (zh) | 改善沟槽底部场板形貌的屏蔽栅沟槽mosfet制造方法 | |
| CN108346688A (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN106206753B (zh) | 包括半导体结构的半导体器件及该半导体器件的制造方法 | |
| Tao et al. | 730 mV implied Voc enabled by tunnel oxide passivated contact with PECVD grown and crystallized n+ polycrystalline Si | |
| CN109935647B (zh) | 太阳能电池及其制备方法 | |
| CN106257687A (zh) | 一种半导体装置及其制造方法 | |
| CN107293599A (zh) | 碳化硅功率器件终端及其制作方法 | |
| CN104966720A (zh) | Tft基板结构及其制作方法 | |
| CN105789043B (zh) | 沟槽型半导体器件及其制作方法 | |
| CN105390396B (zh) | 基于igbt的分步淀积半绝缘多晶硅方法及igbt终端结构 | |
| KR102547609B1 (ko) | 블리스터 없는 태양 전지용 다결정 규소 | |
| CN103928345B (zh) | 离子注入形成n型重掺杂漂移层台面的umosfet制备方法 | |
| CN102637581A (zh) | 一种防止硼掺杂层释气的方法 | |
| CN105870201A (zh) | Tft器件结构及其制作方法 | |
| CN107146812B (zh) | 增强型栅场板GaN基电流孔径异质结场效应器件及其制作方法 | |
| CN101807605B (zh) | 一种半导体器件及其制造方法 | |
| CN102456764B (zh) | 光电二极管及其制造方法，及包括光电二极管的光传感器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee after: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee before: ZHUZHOU CSR TIMES ELECTRIC Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201010 Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province Patentee after: Zhuzhou CRRC times Semiconductor Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. |