JPH01129460A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH01129460A JPH01129460A JP62288193A JP28819387A JPH01129460A JP H01129460 A JPH01129460 A JP H01129460A JP 62288193 A JP62288193 A JP 62288193A JP 28819387 A JP28819387 A JP 28819387A JP H01129460 A JPH01129460 A JP H01129460A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- hydrogen atoms
- diffusion region
- film
- sioxhy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010410 layer Substances 0.000 claims abstract description 33
- 238000009792 diffusion process Methods 0.000 claims abstract description 26
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 22
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 229910020211 SiOxHy Inorganic materials 0.000 abstract description 12
- 229920005591 polysilicon Polymers 0.000 abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 230000001939 inductive effect Effects 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- TVMXDCGIABBOFY-UHFFFAOYSA-N octane Chemical compound CCCCCCCC TVMXDCGIABBOFY-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/909—Controlled atmosphere
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は薄膜トランジスタ（ＴＰＴ）の製造方法に関し
、詳しくは、多結晶シリコンを用いた薄膜トランジスタ
の製造過程において特定の処理を施し、ＴＰＴ特性の改
善をはかる方法に関する。
、詳しくは、多結晶シリコンを用いた薄膜トランジスタ
の製造過程において特定の処理を施し、ＴＰＴ特性の改
善をはかる方法に関する。
近時、イメージセンサや液晶デイスプレィを駆動させる
ための薄膜トランジスタの研究が随所で盛んに行なわれ
ており、その特性（ＴＰＴ特性）改善とともに更に数多
くの技術分野への応用が期待されている。
ための薄膜トランジスタの研究が随所で盛んに行なわれ
ており、その特性（ＴＰＴ特性）改善とともに更に数多
くの技術分野への応用が期待されている。
ところで、ポリシリコン（多結晶シリコン）を用いたＭ
Ｏ５型薄膜トランジスタにおいては、ポリシリコン結晶
粒界でダングリングボンドによるトラップ準位が存在し
キャリアの捕獲が起こり１粒界に沿った障壁ポテンシャ
ルが形成されてキャリア移動度が低下し、ＯＮ電流が小
さいという欠陥を有している。
Ｏ５型薄膜トランジスタにおいては、ポリシリコン結晶
粒界でダングリングボンドによるトラップ準位が存在し
キャリアの捕獲が起こり１粒界に沿った障壁ポテンシャ
ルが形成されてキャリア移動度が低下し、ＯＮ電流が小
さいという欠陥を有している。
こうした欠陥を解消する対策としては、通常、ポリシリ
コン結晶粒界に水素原子を導入して結晶格子の乱れを正
しダングリングボンドの密度を低減させ前記トラップ準
位を小さくし、障壁ポテンシャルの高さを低くしてキャ
リア移動度を向上させる手段が採用されている。そして
、この水素原子を導入させるには、（１）ＴＰＴ作製後
、高周波水素プラズマによって、水素原子を活性層及び
拡散領域のポリシリコンに導入する〔第３図（ａ）〕、
（２）ＴＰＴ作製後、活性層及び拡散領域のポリシリコ
ンに水素イオン注入し、続いて４００℃前後で活性化さ
せる〔第３図（ｂ）〕、（３）ＴＰＴ作製後、パッシベ
ーション５ｉＮｘＨｙ膜を形成し、熱拡散によって水Ｒ
ｆｊｆ＝子を活性層及び拡散領域のポリシリコンに導入
する〔第３図（Ｃ）〕などの方法が提案されている。
コン結晶粒界に水素原子を導入して結晶格子の乱れを正
しダングリングボンドの密度を低減させ前記トラップ準
位を小さくし、障壁ポテンシャルの高さを低くしてキャ
リア移動度を向上させる手段が採用されている。そして
、この水素原子を導入させるには、（１）ＴＰＴ作製後
、高周波水素プラズマによって、水素原子を活性層及び
拡散領域のポリシリコンに導入する〔第３図（ａ）〕、
（２）ＴＰＴ作製後、活性層及び拡散領域のポリシリコ
ンに水素イオン注入し、続いて４００℃前後で活性化さ
せる〔第３図（ｂ）〕、（３）ＴＰＴ作製後、パッシベ
ーション５ｉＮｘＨｙ膜を形成し、熱拡散によって水Ｒ
ｆｊｆ＝子を活性層及び拡散領域のポリシリコンに導入
する〔第３図（Ｃ）〕などの方法が提案されている。
なお、これら第３図（ａ） （ｂ） （Ｃ）において、
１は絶縁基板（石英基板など）、２は活性層、３は拡散
領域、４はゲート酸化膜（ゲートＳｉＯ？、膜）５はゲ
ート電極、６は層間絶縁膜、７はＡｌ配線、８はパッシ
ベーション膜を表オ〕している。
１は絶縁基板（石英基板など）、２は活性層、３は拡散
領域、４はゲート酸化膜（ゲートＳｉＯ？、膜）５はゲ
ート電極、６は層間絶縁膜、７はＡｌ配線、８はパッシ
ベーション膜を表オ〕している。
だが、これら方法はすべてＴＰＴ作製後、最終プロセス
として行なうものであり、製造工程数の増加は否めない
。加えて、第３図（ａ）（ｂ） （ｅ）かられかるとお
り、水素原子が導入されるべき活性層２及び拡散領域３
にはゲートＳｉＯ□［４，ゲート電極５１層間絶縁膜６
などが積層されているため、活性層２及び拡散領域３に
水素原子を到達・導入されるには適正な処理条件が必要
となる。即ち、前記（１）の場合ではプラズマの高出方
化であり、前記（２）の場合では高注入エネルギー化及
び高温化であり、前記（３）の場合ではＳ ｉ Ｎ ｘ
Ｈｙ膜中の水素高濃度化及び熱拡散の高温化である。
として行なうものであり、製造工程数の増加は否めない
。加えて、第３図（ａ）（ｂ） （ｅ）かられかるとお
り、水素原子が導入されるべき活性層２及び拡散領域３
にはゲートＳｉＯ□［４，ゲート電極５１層間絶縁膜６
などが積層されているため、活性層２及び拡散領域３に
水素原子を到達・導入されるには適正な処理条件が必要
となる。即ち、前記（１）の場合ではプラズマの高出方
化であり、前記（２）の場合では高注入エネルギー化及
び高温化であり、前記（３）の場合ではＳ ｉ Ｎ ｘ
Ｈｙ膜中の水素高濃度化及び熱拡散の高温化である。
しがし、これらの処理条件は、ＴＰＴへのダメージを配
慮して設定しなければならない制約があることから、必
ずしも効率のよい処理方法（ＴＦＴ製造方法）とは言い
難いものである。
慮して設定しなければならない制約があることから、必
ずしも効率のよい処理方法（ＴＦＴ製造方法）とは言い
難いものである。
本発明は、新たな工程を必要とせず従来のプロセス条件
を改良することによって、効率よくポリシリコン活性層
及び拡散領域に水素原子を導入し更にゲート電極の低抵
抗化をはかり、良好なＴＰＴ特性が得られる薄膜トラン
ジスタの製造方法を提供するものである。
を改良することによって、効率よくポリシリコン活性層
及び拡散領域に水素原子を導入し更にゲート電極の低抵
抗化をはかり、良好なＴＰＴ特性が得られる薄膜トラン
ジスタの製造方法を提供するものである。
本発明の薄膜トランジスタの製造方法は、多結晶シリコ
ンを主体として少なくとも活性層及び拡散領域を形成せ
しめ、がっ、層間絶縁膜をＳｉＯｘＨｙ（但しｘ＝２−
α、ｙ＝２αで、α≧０．０１である）で形成せしめた
後、熱処理によって前記ＳｉＯｘＨｙ膜中の水素原子を
前記活性層、拡散領域及びゲート電極に導入させること
を特徴としている。
ンを主体として少なくとも活性層及び拡散領域を形成せ
しめ、がっ、層間絶縁膜をＳｉＯｘＨｙ（但しｘ＝２−
α、ｙ＝２αで、α≧０．０１である）で形成せしめた
後、熱処理によって前記ＳｉＯｘＨｙ膜中の水素原子を
前記活性層、拡散領域及びゲート電極に導入させること
を特徴としている。
ちなみに、本発明者らはＴＰＴ製造過程における層間絶
縁膜を特定組成の水素化酸化シリコン（ＳｉＯｘＨｙ）
で形成し、その後Ａｆｌ配線のシンタリンク工程がなさ
れると、そのシンタリンク工程での熱によって前記水素
化酸化シリコン中の水素原子が活性層及び拡散領域内に
有効に導入され、また、水素原子の導入によりゲート電
極の低抵抗化がはかられ、同時に、層間絶縁膜も本来的
な状態のものになることを確めた。本発明方法はこれに
基づいてなされたものである。 ゛ 以下に、本発明を添付の図面に従がいながらさらに詳細
に説明する。
縁膜を特定組成の水素化酸化シリコン（ＳｉＯｘＨｙ）
で形成し、その後Ａｆｌ配線のシンタリンク工程がなさ
れると、そのシンタリンク工程での熱によって前記水素
化酸化シリコン中の水素原子が活性層及び拡散領域内に
有効に導入され、また、水素原子の導入によりゲート電
極の低抵抗化がはかられ、同時に、層間絶縁膜も本来的
な状態のものになることを確めた。本発明方法はこれに
基づいてなされたものである。 ゛ 以下に、本発明を添付の図面に従がいながらさらに詳細
に説明する。
第１図（イ）は、シンタリンクがなされる前の、ポリシ
リコンを用いたＭＯ５型薄膜トランジスタの概略を示し
てあり、ここに付された番号は先に触れた第３図（ａ）
（ｂ） （ｃ）と共通しているが、２′及び３′はい
まだ水素原子が導入されていない活性層及び拡散領域を
表わしており、５′は低抵抗化がはかられていないゲー
ト電極を表わしており、また、６′は最終的に製造され
るＴＦＴの層間絶縁膜６とは異なり５ｉＯｘｔ（ｙ層を
表わしている。
リコンを用いたＭＯ５型薄膜トランジスタの概略を示し
てあり、ここに付された番号は先に触れた第３図（ａ）
（ｂ） （ｃ）と共通しているが、２′及び３′はい
まだ水素原子が導入されていない活性層及び拡散領域を
表わしており、５′は低抵抗化がはかられていないゲー
ト電極を表わしており、また、６′は最終的に製造され
るＴＦＴの層間絶縁膜６とは異なり５ｉＯｘｔ（ｙ層を
表わしている。
この第１図（イ）に示した構造のものは５層間絶縁膜６
′の材料をＳｉＯｘＨｙとし及び活性層２′、拡散領域
３′にいまだ水素原子が導入されていないこと及びゲー
ト電極５′がいまだ低抵抗化されていないことを除けば
、従来の薄膜トランジスタと何等相違するところはない
。従って、第１図（イ）に示したものの作製自体は通常
知られている方法の応用によってつくることができる。
′の材料をＳｉＯｘＨｙとし及び活性層２′、拡散領域
３′にいまだ水素原子が導入されていないこと及びゲー
ト電極５′がいまだ低抵抗化されていないことを除けば
、従来の薄膜トランジスタと何等相違するところはない
。従って、第１図（イ）に示したものの作製自体は通常
知られている方法の応用によってつくることができる。
その−例として、石英基板１上にＬＰ−ＣＶＤ法（６２
５℃、０．１５ ｔｏｒｒ、 ＳｉＨ，／Ｎ２＝３０／
１００３ＣＣＭなどの条件）により約１７００八属の
ポリシリコン層（半導体層）を堆積させ、次いで、ドラ
イ酸化（１０２５℃、 ０２＋ＨＣＱ （１％）＝５Ｑ
／ｍｉｎなとの条件）して約１３００入庫のシリコン酸
化膜を生成させ、更に、ＬＰ−ＣＶＤ法（６２５℃、０
．２ｔｏｒｒ、 ５ｉＨ４＝１５０５ＣＣＭなどの条件
）により約４０００入庫のポリシリコン層を堆積させる
。続いて、フォトリソグラフィー・エツチング法などに
よりゲートｓｉｏ２Ｍ ４ ’及びゲート電極５′を形
成し、Ｐチャンネル型ＴＦＴであれば例えばＢＳＧ塗布
型拡散剤（東京応化社製Ｂ−５９２２０）、Ｎチャンネ
ル型ＴＰＴであれば例えばＰＳＧ塗布型拡散剤（東京応
化社製Ｂ−５９２５０）を塗布し、不活性ガス（ＮＺガ
スが好ましい）雰囲気中９００℃で約３０分不純物を拡
散させて、いまだ水素原子が導入されていない拡散領域
３′及びその中間に活性層２′を形成せしめる。
５℃、０．１５ ｔｏｒｒ、 ＳｉＨ，／Ｎ２＝３０／
１００３ＣＣＭなどの条件）により約１７００八属の
ポリシリコン層（半導体層）を堆積させ、次いで、ドラ
イ酸化（１０２５℃、 ０２＋ＨＣＱ （１％）＝５Ｑ
／ｍｉｎなとの条件）して約１３００入庫のシリコン酸
化膜を生成させ、更に、ＬＰ−ＣＶＤ法（６２５℃、０
．２ｔｏｒｒ、 ５ｉＨ４＝１５０５ＣＣＭなどの条件
）により約４０００入庫のポリシリコン層を堆積させる
。続いて、フォトリソグラフィー・エツチング法などに
よりゲートｓｉｏ２Ｍ ４ ’及びゲート電極５′を形
成し、Ｐチャンネル型ＴＦＴであれば例えばＢＳＧ塗布
型拡散剤（東京応化社製Ｂ−５９２２０）、Ｎチャンネ
ル型ＴＰＴであれば例えばＰＳＧ塗布型拡散剤（東京応
化社製Ｂ−５９２５０）を塗布し、不活性ガス（ＮＺガ
スが好ましい）雰囲気中９００℃で約３０分不純物を拡
散させて、いまだ水素原子が導入されていない拡散領域
３′及びその中間に活性層２′を形成せしめる。
本発明方法では、−旦、この上にＳｉＯｘＨｙ１６′が
約５０Å〜１． 、５ ｐ ｍ好ましくは４０００〜１
００００人の厚さで形成される。ここで、ＳｉＯｘＨｙ
は、ｘ＝２−α（αは０．５〜０．０１、好ましくは０
．３〜０．０５の値である）、ｙ＝２α、かつ、ｘ＋ｙ
＝２の値を満足するものの使用が望ましい。
約５０Å〜１． 、５ ｐ ｍ好ましくは４０００〜１
００００人の厚さで形成される。ここで、ＳｉＯｘＨｙ
は、ｘ＝２−α（αは０．５〜０．０１、好ましくは０
．３〜０．０５の値である）、ｙ＝２α、かつ、ｘ＋ｙ
＝２の値を満足するものの使用が望ましい。
ＳｉＯｘＨｙ膜６′はプラズマＣＶＤ法、ＥＣＲ等によ
って製膜でき、製膜条件によっては１０′″３〜２０ａ
ｔｏｍｉｃ％の範囲で水素含有量の制御が可能である。
って製膜でき、製膜条件によっては１０′″３〜２０ａ
ｔｏｍｉｃ％の範囲で水素含有量の制御が可能である。
５ｉＯｘｌｌｙ膜６′が堆積された後コンタクトホール
を形成し、次いで、ＡΩを真空蒸着（真空度５ Ｘ １
０”’ｔｏｒｒなど）法により約１μｍ厚に形成し、更
に電極パターニングを行なうことにより、第１図（イ）
に示した構造のものが得られる。
を形成し、次いで、ＡΩを真空蒸着（真空度５ Ｘ １
０”’ｔｏｒｒなど）法により約１μｍ厚に形成し、更
に電極パターニングを行なうことにより、第１図（イ）
に示した構造のものが得られる。
本発明方法では、この電極パターニングした後に熱処理
を施して、ＳｉＯｘＨｙ膜６′中の水素原子を活性層２
′、拡散領域３′及びゲート電極５′に導入（拡散）さ
せて、第１図（ロ）に示したごとき本発明の意図する薄
膜トランジスタを製造している。
を施して、ＳｉＯｘＨｙ膜６′中の水素原子を活性層２
′、拡散領域３′及びゲート電極５′に導入（拡散）さ
せて、第１図（ロ）に示したごとき本発明の意図する薄
膜トランジスタを製造している。
この結果、ＳｉＯｘＨｙ膜６′より水素原子が抜は出さ
れたところは、構造的にＳｉＯ□に極めて近い本来的な
層間絶縁膜６を形成するようになる、 熱処理にはＡｌ配線７のシンタリンク（熱処理）工程で
の熱それ自体がそのまま利用される。シンタリンクの条
件としては不活性ガス（望ましくはＮ２ガスである）中
３５０〜５００℃好ましくは４００〜４５０℃で２０〜
６０分間程度行なわれる。
れたところは、構造的にＳｉＯ□に極めて近い本来的な
層間絶縁膜６を形成するようになる、 熱処理にはＡｌ配線７のシンタリンク（熱処理）工程で
の熱それ自体がそのまま利用される。シンタリンクの条
件としては不活性ガス（望ましくはＮ２ガスである）中
３５０〜５００℃好ましくは４００〜４５０℃で２０〜
６０分間程度行なわれる。
このようにして製造された第１図（ロ）に示した薄膜ト
ランジスタは、良好なＴＰＴ特性を有し、その特性を長
期にわたって維持しうるものである。
ランジスタは、良好なＴＰＴ特性を有し、その特性を長
期にわたって維持しうるものである。
第２図は、上記の本発明方法によって製造されたＰチャ
ンネル型ＭＯ５−ＴＰＴの静特性を示している。この測
定図より、本発明方法によってつくられた薄膜トランジ
スタはＯＮ電流の顕著な増加が認められる。
ンネル型ＭＯ５−ＴＰＴの静特性を示している。この測
定図より、本発明方法によってつくられた薄膜トランジ
スタはＯＮ電流の顕著な増加が認められる。
一方、比較のために、 ＬＰ−ＣＶＤ法（条件： ４１
０’Ｃ，０，２ｔｏｒｒ、 ＳｉＨ，２０ＳＣＣＭ、
０，１００ ＳＣＣＭ） テ約６０００入庫のＳｉＯ□
からなる層間絶縁膜を形成し、敢えて活性層及び拡散領
域に水素導入を行なわなかった薄膜トランジスタの静特
性も併せて第４図として示した。
０’Ｃ，０，２ｔｏｒｒ、 ＳｉＨ，２０ＳＣＣＭ、
０，１００ ＳＣＣＭ） テ約６０００入庫のＳｉＯ□
からなる層間絶縁膜を形成し、敢えて活性層及び拡散領
域に水素導入を行なわなかった薄膜トランジスタの静特
性も併せて第４図として示した。
本発明方法によれば、活性層及び拡散領域に導入される
水素原子の供給源が前記活性層及び拡散領域に接してい
る５ｉＯｘ）１７層であるため、水素原子の導入は熱処
理により良好に行なわれ、その結果、ＴＰＴ特性にすぐ
れた薄膜トランジスタが製造される。
水素原子の供給源が前記活性層及び拡散領域に接してい
る５ｉＯｘ）１７層であるため、水素原子の導入は熱処
理により良好に行なわれ、その結果、ＴＰＴ特性にすぐ
れた薄膜トランジスタが製造される。
第１図（イ）及び（ロ）は本発明方法を説明するための
図である。第２図は本発明により得られた薄膜トランジ
スタの特性を示したグラフである。 第３図（ａ）（ｂ）及び（ｃ）は従来法による活性層及
び拡散領域への水素原子の導入を説明するための図であ
る。第４図は比較の薄膜トランジスタの特性を示したグ
ラフである。 １・・・絶縁基板 ４・・・ゲート酸化膜 ７・・・ＡＩ２配ｇ ８・・・パッシベーション
膜死３図（Ｑ） 頬３図（ｂ）第２図
沼４図
図である。第２図は本発明により得られた薄膜トランジ
スタの特性を示したグラフである。 第３図（ａ）（ｂ）及び（ｃ）は従来法による活性層及
び拡散領域への水素原子の導入を説明するための図であ
る。第４図は比較の薄膜トランジスタの特性を示したグ
ラフである。 １・・・絶縁基板 ４・・・ゲート酸化膜 ７・・・ＡＩ２配ｇ ８・・・パッシベーション
膜死３図（Ｑ） 頬３図（ｂ）第２図
沼４図
Claims (1)
- 【特許請求の範囲】 １、多結晶シリコンを主体として少なくとも活性層及び
拡散領域を形成せしめ、かつ、層間絶縁膜をＳｉＯ＿ｘ
Ｈ＿ｙ（但しｘ＝２−α、ｙ＝２α、α≧０．０１であ
る）で形成せしめた後、熱処理によって前記ＳｉＯ＿ｘ
Ｈ＿ｙ膜中の水素原子を前記活性層、拡散領域及びゲー
ト電極に導入させることを特徴とする薄膜トランジスタ
の製造方法。 ２、前記ＳｉＯ＿ｘＨ＿ｙ膜は、熱処理前において、水
素含有量が１０＾−＾３〜２０ａｔｏｍｉｃ％の範囲で
あり、かつ、膜厚が約５０Å〜１．５μｍの範囲である
特許請求の範囲第１項記載の薄膜トランジスタの製造方
法。 ３、前記熱処理はＡｌ配線でのシンタリンク工程によっ
てなされるものである特許請求の範囲第１項記載の薄膜
トランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288193A JP2589327B2 (ja) | 1987-11-14 | 1987-11-14 | 薄膜トランジスタの製造方法 |
| US07/269,452 US4883766A (en) | 1987-11-14 | 1988-11-10 | Method of producing thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288193A JP2589327B2 (ja) | 1987-11-14 | 1987-11-14 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01129460A true JPH01129460A (ja) | 1989-05-22 |
| JP2589327B2 JP2589327B2 (ja) | 1997-03-12 |
Family
ID=17727018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62288193A Expired - Fee Related JP2589327B2 (ja) | 1987-11-14 | 1987-11-14 | 薄膜トランジスタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4883766A (ja) |
| JP (1) | JP2589327B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100547243B1 (ko) * | 1999-12-17 | 2006-02-01 | 주식회사 하이닉스반도체 | 반도체 소자의 층간절연막 형성 방법 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4950618A (en) * | 1989-04-14 | 1990-08-21 | Texas Instruments, Incorporated | Masking scheme for silicon dioxide mesa formation |
| SG63578A1 (en) * | 1990-11-16 | 1999-03-30 | Seiko Epson Corp | Thin film semiconductor device process for fabricating the same and silicon film |
| WO1992014268A1 (en) * | 1991-01-30 | 1992-08-20 | Minnesota Mining And Manufacturing Company | Polysilicon thin film transistor |
| US5376590A (en) * | 1992-01-20 | 1994-12-27 | Nippon Telegraph And Telephone Corporation | Semiconductor device and method of fabricating the same |
| US5254480A (en) * | 1992-02-20 | 1993-10-19 | Minnesota Mining And Manufacturing Company | Process for producing a large area solid state radiation detector |
| KR940006273A (ko) * | 1992-06-20 | 1994-03-23 | 오가 노리오 | 스태틱램(sram) 장치 및 그 제조방법 |
| KR960010338B1 (ko) * | 1992-12-30 | 1996-07-30 | 현대전자산업 주식회사 | 폴리실리콘 박막트랜지스터의 수소화처리방법 |
| US6150692A (en) * | 1993-07-13 | 2000-11-21 | Sony Corporation | Thin film semiconductor device for active matrix panel |
| DE69420791T2 (de) * | 1993-07-13 | 2000-03-23 | Sony Corp., Tokio/Tokyo | Dünnfilm-Halbleiteranordnung für Anzeigetafel mit aktiver Matrix und Verfahren zur Herstellung |
| KR100275715B1 (ko) * | 1993-12-28 | 2000-12-15 | 윤종용 | 수소화 효과 증대를 위한 반도체 소자의 제조 방법 |
| US5897346A (en) * | 1994-02-28 | 1999-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a thin film transistor |
| US5620906A (en) | 1994-02-28 | 1997-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device by introducing hydrogen ions |
| US5866946A (en) * | 1996-05-23 | 1999-02-02 | Kabushiki Kaisha Toshiba | Semiconductor device having a plug for diffusing hydrogen into a semiconductor substrate |
| US6127285A (en) * | 1997-02-28 | 2000-10-03 | Dallas Instruments Incorporated | Interlevel dielectrics with reduced dielectric constant |
| US6573195B1 (en) * | 1999-01-26 | 2003-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere |
| KR100390822B1 (ko) * | 1999-12-28 | 2003-07-10 | 주식회사 하이닉스반도체 | 이미지센서에서의 암전류 감소 방법 |
| JP2003187983A (ja) | 2001-12-17 | 2003-07-04 | Ricoh Co Ltd | 有機ｅｌトランジスタ |
| JP4410456B2 (ja) * | 2002-04-24 | 2010-02-03 | 株式会社リコー | 薄膜デバイス装置の製造方法、およびアクティブマトリクス基板の製造方法 |
| US7765686B2 (en) | 2005-03-14 | 2010-08-03 | Ricoh Company, Ltd. | Multilayer wiring structure and method of manufacturing the same |
| JP6341446B2 (ja) | 2014-03-13 | 2018-06-13 | 株式会社リコー | 電気機械変換素子の製造方法、電気機械変換素子、液滴吐出ヘッド、液滴吐出装置及び画像形成装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893269A (ja) * | 1981-11-30 | 1983-06-02 | Seiko Epson Corp | アクティブマトリクス基板の製造方法 |
| JPS58192090A (ja) * | 1982-05-06 | 1983-11-09 | セイコーエプソン株式会社 | マトリツクスアレ− |
| JPS60136259A (ja) * | 1983-12-24 | 1985-07-19 | Sony Corp | 電界効果型トランジスタの製造方法 |
| JPS6171674A (ja) * | 1984-09-17 | 1986-04-12 | Agency Of Ind Science & Technol | 薄膜トランジスタの製造方法 |
| JPS6284562A (ja) * | 1985-10-08 | 1987-04-18 | Seiko Epson Corp | 半導体装置とその製造方法 |
| JPS62190760A (ja) * | 1986-02-18 | 1987-08-20 | Ricoh Co Ltd | 薄膜トランジスタ及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3591423A (en) * | 1967-03-20 | 1971-07-06 | Nippon Electric Co | Method of manufacturing semiconductor elements and semiconductor integrated circuits |
| US3852120A (en) * | 1973-05-29 | 1974-12-03 | Ibm | Method for manufacturing ion implanted insulated gate field effect semiconductor transistor devices |
| US3849204A (en) * | 1973-06-29 | 1974-11-19 | Ibm | Process for the elimination of interface states in mios structures |
| US3923559A (en) * | 1975-01-13 | 1975-12-02 | Bell Telephone Labor Inc | Use of trapped hydrogen for annealing metal-oxide-semiconductor devices |
| DE2932569C2 (de) * | 1979-08-10 | 1983-04-07 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Reduzierung der Dichte der schnellen Oberflächenzustände bei MOS-Bauelementen |
| JPS5927575A (ja) * | 1982-08-05 | 1984-02-14 | Fujitsu Ltd | セルフアライメント形薄膜トランジスタの製造方法 |
| JPS63165A (ja) * | 1986-06-19 | 1988-01-05 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1987
- 1987-11-14 JP JP62288193A patent/JP2589327B2/ja not_active Expired - Fee Related
-
1988
- 1988-11-10 US US07/269,452 patent/US4883766A/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893269A (ja) * | 1981-11-30 | 1983-06-02 | Seiko Epson Corp | アクティブマトリクス基板の製造方法 |
| JPS58192090A (ja) * | 1982-05-06 | 1983-11-09 | セイコーエプソン株式会社 | マトリツクスアレ− |
| JPS60136259A (ja) * | 1983-12-24 | 1985-07-19 | Sony Corp | 電界効果型トランジスタの製造方法 |
| JPS6171674A (ja) * | 1984-09-17 | 1986-04-12 | Agency Of Ind Science & Technol | 薄膜トランジスタの製造方法 |
| JPS6284562A (ja) * | 1985-10-08 | 1987-04-18 | Seiko Epson Corp | 半導体装置とその製造方法 |
| JPS62190760A (ja) * | 1986-02-18 | 1987-08-20 | Ricoh Co Ltd | 薄膜トランジスタ及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100547243B1 (ko) * | 1999-12-17 | 2006-02-01 | 주식회사 하이닉스반도체 | 반도체 소자의 층간절연막 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2589327B2 (ja) | 1997-03-12 |
| US4883766A (en) | 1989-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01129460A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0458688B2 (ja) | ||
| JPS61134055A (ja) | 半導体装置の製造方法 | |
| US5506178A (en) | Process for forming gate silicon oxide film for MOS transistors | |
| JP4574951B2 (ja) | 半導体装置及びその製造方法 | |
| JP3247242B2 (ja) | 半導体装置の製造方法 | |
| US5854505A (en) | Process for forming silicon oxide film and gate oxide film for MOS transistors | |
| JPH07193059A (ja) | 半導体装置の製造方法 | |
| JP2806999B2 (ja) | 多結晶シリコン薄膜トランジスタ及びその製造方法 | |
| JPH0770535B2 (ja) | 半導体装置の製造方法 | |
| JP3140023B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5826669B2 (ja) | ゼツエンゲ−トガタ ｆｅｔ | |
| JPH09260372A (ja) | 半導体装置の絶縁膜の形成方法 | |
| JPH03280471A (ja) | 半導体装置の製造方法 | |
| JPH0196960A (ja) | 半導体装置 | |
| JPS5892268A (ja) | 半導体装置の製造方法 | |
| JPH01169962A (ja) | 半導体装置 | |
| JPH05275424A (ja) | 半導体装置の製造方法 | |
| JP2589327C (ja) | ||
| JPH0571193B2 (ja) | ||
| JPH02113532A (ja) | 半導体装置 | |
| JPS61148865A (ja) | 半導体装置の製造方法 | |
| JPH04336466A (ja) | 半導体装置の製造方法 | |
| JPS6118340B2 (ja) | ||
| JPH0458526A (ja) | ポリサイド素子の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |