JP2806999B2 - 多結晶シリコン薄膜トランジスタ及びその製造方法 - Google Patents
多結晶シリコン薄膜トランジスタ及びその製造方法Info
- Publication number
- JP2806999B2 JP2806999B2 JP30434489A JP30434489A JP2806999B2 JP 2806999 B2 JP2806999 B2 JP 2806999B2 JP 30434489 A JP30434489 A JP 30434489A JP 30434489 A JP30434489 A JP 30434489A JP 2806999 B2 JP2806999 B2 JP 2806999B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- silicon nitride
- nitride film
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多結晶シリコンの薄膜トランジスタ（以下TF
Tという）の特性の向上に係り、特に水素化処理した多
結晶シリコンTFTの特性の改善に関する。
Tという）の特性の向上に係り、特に水素化処理した多
結晶シリコンTFTの特性の改善に関する。
近年、液晶表示装置の駆動スイッチ素子や密着型イメ
ージセンサーの駆動回路用素子として有用である多結晶
シリコンを用いたTFTの研究が進んでいる。
ージセンサーの駆動回路用素子として有用である多結晶
シリコンを用いたTFTの研究が進んでいる。
TFTの性能、例えば電界移動度、しきい値電圧、リー
ク電流、動作速度等はチャンネル部の短縮化など素子構
造の改良や製造プロセスの最適化等によりある程度改善
することが出来る。しかし、根本的には素子の活性領域
である多結晶シリコンの膜質に大きく依存する。
ク電流、動作速度等はチャンネル部の短縮化など素子構
造の改良や製造プロセスの最適化等によりある程度改善
することが出来る。しかし、根本的には素子の活性領域
である多結晶シリコンの膜質に大きく依存する。
即ち、多結晶シリコンには結晶粒界があり、結晶粒界
に多い結晶欠陥のため、多数のトラップ準位が形成され
易いことや、多結晶シリコンとゲート絶縁膜との界面に
おける、結晶欠陥の存在により、固定電荷や界面準位が
形成され易いことのため、TFTの特性が著しく悪化す
る。
に多い結晶欠陥のため、多数のトラップ準位が形成され
易いことや、多結晶シリコンとゲート絶縁膜との界面に
おける、結晶欠陥の存在により、固定電荷や界面準位が
形成され易いことのため、TFTの特性が著しく悪化す
る。
これらの特性の悪化を改善するため、従来、TFTを構
成する多結晶シリコン中に水素原子を拡散し、結晶粒界
や薄膜界面に存在するシリコンの末結合ハンドとこの水
素原子を結合することにより、欠陥を減らし、結晶粒界
のトラッブ準位によって生じているポテンシャル障壁を
下げて多結晶シリコンTFTの電気特性の向上を図ること
が提案されている。
成する多結晶シリコン中に水素原子を拡散し、結晶粒界
や薄膜界面に存在するシリコンの末結合ハンドとこの水
素原子を結合することにより、欠陥を減らし、結晶粒界
のトラッブ準位によって生じているポテンシャル障壁を
下げて多結晶シリコンTFTの電気特性の向上を図ること
が提案されている。
これは具体的には、例えば通常の方法で、多結晶シリ
コンTFTを形成した後、水素化のためにこのTFT上に窒化
シリコン膜をプラズマCVD法で作製し、熱処理するもの
である。この窒化シリコン膜はSiH4とNH3に基づいて形
成されるので、得られた窒化シリコン膜内には水素が多
量に含まれており、この窒化シリコン膜を熱処理するこ
とによって、該膜中の水素は多結晶シリコン中に拡散さ
れる（例えば応用物理第56巻第10号（1987）pp1371（12
3）〜pp1378（130）参照）。
コンTFTを形成した後、水素化のためにこのTFT上に窒化
シリコン膜をプラズマCVD法で作製し、熱処理するもの
である。この窒化シリコン膜はSiH4とNH3に基づいて形
成されるので、得られた窒化シリコン膜内には水素が多
量に含まれており、この窒化シリコン膜を熱処理するこ
とによって、該膜中の水素は多結晶シリコン中に拡散さ
れる（例えば応用物理第56巻第10号（1987）pp1371（12
3）〜pp1378（130）参照）。
ところが、多結晶シリコンTFT上に窒化シリコン膜に
よる水素化処理を行うと、多結晶シリコン膜の損傷も少
なく装置が簡略で大型化が容易で特性の改善が図られる
が、改善した特性が素子によってかなりのバラツキがあ
るなど特性の安定化に問題点がある。
よる水素化処理を行うと、多結晶シリコン膜の損傷も少
なく装置が簡略で大型化が容易で特性の改善が図られる
が、改善した特性が素子によってかなりのバラツキがあ
るなど特性の安定化に問題点がある。
本発明の目的は、多結晶シリコンTFTの窒化シリコン
膜の水素化によって改善された諸特性をさらに改善する
とともに、素子による特性のバラツキを減少させ安定化
を図ったTFTとその製造方法を提供するものである。
膜の水素化によって改善された諸特性をさらに改善する
とともに、素子による特性のバラツキを減少させ安定化
を図ったTFTとその製造方法を提供するものである。
上記目的を達成するため、本発明者は鋭意研究の結
果、窒化シリコン膜がピンホール密度の多い薄膜である
ため、TFTを作製後窒化シリコン膜の堆積熱処理をする
段階で窒化シリコン膜にボイドが出来、そこから水素原
子が抜けてしまうことを見出した。
果、窒化シリコン膜がピンホール密度の多い薄膜である
ため、TFTを作製後窒化シリコン膜の堆積熱処理をする
段階で窒化シリコン膜にボイドが出来、そこから水素原
子が抜けてしまうことを見出した。
従って本発明は多結晶シリコンTFTを作製して、窒化
シリコン膜を堆積後、その上にこの窒化シリコン膜より
ピンホールの少ない緻密な酸化シリコン膜をオゾンCVD
法によって形成してから水素化処理のための熱処理する
ことにより、特性を更に改善するとともに素子による特
性のバラツキを少なく安定したTFTを得るものである。
シリコン膜を堆積後、その上にこの窒化シリコン膜より
ピンホールの少ない緻密な酸化シリコン膜をオゾンCVD
法によって形成してから水素化処理のための熱処理する
ことにより、特性を更に改善するとともに素子による特
性のバラツキを少なく安定したTFTを得るものである。
本発明の一実施例を第１図〜第３図を参照して説明す
る。第１図は本発明のTFTの断面構造図、第２図は該TFT
の製造工程説明図、第３図はTFTの特性比較図である。
る。第１図は本発明のTFTの断面構造図、第２図は該TFT
の製造工程説明図、第３図はTFTの特性比較図である。
図中、１は石英基板、２は多結晶シリコン膜、２−
１、２−２はn+型領域であって、各々ソース領域、ドレ
イン領域として作用する。３はゲート酸化膜、４はゲー
ト電極、５はSiO2膜から成る層間絶縁膜、６はアルミニ
ウム（Al）配線層、７は窒化シリコン膜、８は酸化シリ
コン（SiO2）膜を示す。
１、２−２はn+型領域であって、各々ソース領域、ドレ
イン領域として作用する。３はゲート酸化膜、４はゲー
ト電極、５はSiO2膜から成る層間絶縁膜、６はアルミニ
ウム（Al）配線層、７は窒化シリコン膜、８は酸化シリ
コン（SiO2）膜を示す。
第１図から明らかな如く、本発明の多結晶シリコンTF
Tは水素処理のための窒化シリコン膜７上に、該窒化シ
リコン膜７よりもピンホールの少ないSiO2膜８が被覆さ
れている。
Tは水素処理のための窒化シリコン膜７上に、該窒化シ
リコン膜７よりもピンホールの少ないSiO2膜８が被覆さ
れている。
第２図を参照しつつ、本発明の多結晶シリコンTFTの
製造方法を説明する。
製造方法を説明する。
（Ｉ）石英基板１上に減圧CVD法で、基板温度590℃で多
結晶シリコン膜２を例えば約1000Å堆積する。次にこの
多結晶シリコン膜２を島状にエッチングする（第２図
（ａ）参照）。
結晶シリコン膜２を例えば約1000Å堆積する。次にこの
多結晶シリコン膜２を島状にエッチングする（第２図
（ａ）参照）。
（II）熱酸化法により950℃でゲート酸化膜３を約500Å
形成後、窒素雰囲気中で約1000℃で20分間熱処理する。
形成後、窒素雰囲気中で約1000℃で20分間熱処理する。
（III）次に減圧CVD法で多結晶シリコンを約1000〜3000
Å堆積した後、エッチングしてゲート電極を形成する
（第２図（ｂ）参照）。
Å堆積した後、エッチングしてゲート電極を形成する
（第２図（ｂ）参照）。
（IV）形成したゲート電極４をマスクとして、自己整合
法でソース、ドレイン領域２−１、２−２を形成する。
即ち、通常のイオン注入法により、例えばリン（Ｐ）イ
オンを100KeVで１×1016/cm2注入する。
法でソース、ドレイン領域２−１、２−２を形成する。
即ち、通常のイオン注入法により、例えばリン（Ｐ）イ
オンを100KeVで１×1016/cm2注入する。
（Ｖ）さらに注入した不純物イオンの活性化を約900℃
の窒素雰囲気中で行い、次に同じ約900℃の酸化雰囲気
中で熱酸化してSiO2膜から成る層間絶縁膜５を約1000Å
の厚さに形成する（第２図（ｃ）参照）。
の窒素雰囲気中で行い、次に同じ約900℃の酸化雰囲気
中で熱酸化してSiO2膜から成る層間絶縁膜５を約1000Å
の厚さに形成する（第２図（ｃ）参照）。
（VI）この層間絶縁膜５にコンタクト窓を開口後、Al配
線層６を形成し、約450℃で30分間シンターする（第２
図（ｄ）参照）。
線層６を形成し、約450℃で30分間シンターする（第２
図（ｄ）参照）。
（VII）水素化のための窒化シリコン膜７をプラズマCVD
法で約500〜3000Å、最適の厚さ2000Åに堆積する。こ
の窒化シリコン膜７の堆積条件は次の通りである（第２
図（ｅ）参照）。
法で約500〜3000Å、最適の厚さ2000Åに堆積する。こ
の窒化シリコン膜７の堆積条件は次の通りである（第２
図（ｅ）参照）。
SiH4流量 50SCCM NH3 流量 150SCCM 圧力 0.4Torr RFパワー 400W 基板温度 300℃ （VIII）次にテトラエトキシシラン（TEOS）を用いるオ
ゾンCVD法でピンホールの少ない緻密なSiO2膜８を約100
0Å〜１μｍの厚みで堆積する。
ゾンCVD法でピンホールの少ない緻密なSiO2膜８を約100
0Å〜１μｍの厚みで堆積する。
この時のSiO2膜８の堆積条件は次の通りである。
TEOS流量 80〜160SCCM O2流量 7.5SLM O3濃度 0.3〜4.8Vol.％O2 N2流量 35SLM 基板温度 350℃ （IX）窒化シリコン膜７とSiO2膜８でパッシベーション
されたTFTに熱処理を施して水素化処理し、第１図の如
き構造のTFTとする。この熱処理温度を種々変化させて
アニールしたTFTの特性を従来のTFTの特性とともに第３
図に示す。
されたTFTに熱処理を施して水素化処理し、第１図の如
き構造のTFTとする。この熱処理温度を種々変化させて
アニールしたTFTの特性を従来のTFTの特性とともに第３
図に示す。
第３図はゲート幅（Ｗ）:100μｍ、ゲート長（Ｌ）:1
0μｍのｎ−MOS TFTの特性図である。第３図におい
て、Ａはドレイン電圧5V、ゲート電圧10Vの時のドレイ
ン電流（オン電流）の熱処理温度依存性を示し、Ｂはし
きい値電圧の熱処理温度依存性を示す。また、○印は従
来例の窒化シリコン膜による水素化のみを行ったTFTの
特性測定値であり、△印は本発明の窒化シリコン膜を堆
積後SiO2膜を被覆してから熱処理を行ったTFTの特性の
測定値である。さらに測定値の上下の実線は同じ条件で
測定した10個（ｎ＝10）の資料の測定値のバラツキを示
す。
0μｍのｎ−MOS TFTの特性図である。第３図におい
て、Ａはドレイン電圧5V、ゲート電圧10Vの時のドレイ
ン電流（オン電流）の熱処理温度依存性を示し、Ｂはし
きい値電圧の熱処理温度依存性を示す。また、○印は従
来例の窒化シリコン膜による水素化のみを行ったTFTの
特性測定値であり、△印は本発明の窒化シリコン膜を堆
積後SiO2膜を被覆してから熱処理を行ったTFTの特性の
測定値である。さらに測定値の上下の実線は同じ条件で
測定した10個（ｎ＝10）の資料の測定値のバラツキを示
す。
第３図から明らかな如く、本発明のTFTはドレイン電
流がより多くなり、しきい値電圧はより低くなり特性が
改善された上、各々の測定値の素子によるバラツキも少
なくなり、特にドレイン電流の素子によるバラツキは従
来のものより３倍以上の安定度を示している。
流がより多くなり、しきい値電圧はより低くなり特性が
改善された上、各々の測定値の素子によるバラツキも少
なくなり、特にドレイン電流の素子によるバラツキは従
来のものより３倍以上の安定度を示している。
なお、第２図の条件におけるゲートのリーク電流は0.
5pA以下と非常に低かった。
5pA以下と非常に低かった。
これは窒化シリコン膜８はその膜の性質上ピンホール
密度が多く、熱処理した場合ボイドが出来、そこから水
素原子が抜けてしまい水素化の効果が損なわれ、素子に
よる特性のバラツキを大きくしているものと考えられ
る。
密度が多く、熱処理した場合ボイドが出来、そこから水
素原子が抜けてしまい水素化の効果が損なわれ、素子に
よる特性のバラツキを大きくしているものと考えられ
る。
従って、本発明では、窒化シリコン膜７上にピンホー
ルのないSiO2膜８をパッシベーションすることにより、
水素原子を窒化シリコン膜８内に閉じこめて多結晶シリ
コン膜２中に拡散させ、水素化の効果を確実にするとと
もに、水素による特性のバラツキを少なくしてTFTの特
性の安定を実現するものである。
ルのないSiO2膜８をパッシベーションすることにより、
水素原子を窒化シリコン膜８内に閉じこめて多結晶シリ
コン膜２中に拡散させ、水素化の効果を確実にするとと
もに、水素による特性のバラツキを少なくしてTFTの特
性の安定を実現するものである。
本発明の如く、多結晶シリコンTFTを製造する際に、
ピンホールが多く水素化の際の熱処理時に水素原子が逃
げてしまう窒化シリコン膜を、ピンホールのない緻密な
SiO2膜により覆うことによって、水素化の際に水素原子
が逃げず特性の改善を十分図ることが出来る。さらに特
性の安定化にも実現出来、信頼性の高い多結晶シリコン
TFTを比較的低温で作製することが出来る。
ピンホールが多く水素化の際の熱処理時に水素原子が逃
げてしまう窒化シリコン膜を、ピンホールのない緻密な
SiO2膜により覆うことによって、水素化の際に水素原子
が逃げず特性の改善を十分図ることが出来る。さらに特
性の安定化にも実現出来、信頼性の高い多結晶シリコン
TFTを比較的低温で作製することが出来る。
第１図は本発明の多結晶シリコンTFTの断面構造図、 第２図は本発明のTFTの製造工程説明図、 第３図はTFTの特性比較図である。 １……石英基板、２……多結晶シリコン膜、 ２−１、２−２……ソース、ドレイン領域、 ３……ゲート酸化膜、 ４……ゲート電極、 ５……層間絶縁膜、 ６……Al配線層、 ７……窒化シリコン膜、 ８……SiO2膜。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−204575（ＪＰ，Ａ) 特開 昭64−32678（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/336 H01L 29/786
Claims (2)
- 【請求項１】窒化シリコン膜で被覆された多結晶シリコ
ン薄膜トランジスタにおいて、窒化シリコン膜と、該窒
化シリコン膜上にこれよりもピンホールの少ない緻密な
酸化シリコン膜を被覆したことを特徴とする多結晶シリ
コン薄膜トランジスタ。 - 【請求項２】窒化シリコン膜で被覆された多結晶シリコ
ン薄膜トランジスタの窒化シリコン膜上に、オゾンCVD
法を用いて該窒化シリコン膜よりピンホールの少ない酸
化シリコン膜を形成した後、熱処理を行って水素化処理
を行うことを特徴とする多結晶シリコン薄膜トランジス
タの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30434489A JP2806999B2 (ja) | 1989-11-22 | 1989-11-22 | 多結晶シリコン薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30434489A JP2806999B2 (ja) | 1989-11-22 | 1989-11-22 | 多結晶シリコン薄膜トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03165066A JPH03165066A (ja) | 1991-07-17 |
| JP2806999B2 true JP2806999B2 (ja) | 1998-09-30 |
Family
ID=17931884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30434489A Expired - Fee Related JP2806999B2 (ja) | 1989-11-22 | 1989-11-22 | 多結晶シリコン薄膜トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2806999B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3583153B2 (ja) * | 1991-09-13 | 2004-10-27 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| US6150692A (en) * | 1993-07-13 | 2000-11-21 | Sony Corporation | Thin film semiconductor device for active matrix panel |
| EP0634797B1 (en) * | 1993-07-13 | 1999-09-22 | Sony Corporation | Thin film semiconductor device for active matrix panel and method of manufacturing the same |
| JPH07321323A (ja) * | 1994-05-24 | 1995-12-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JP2007242895A (ja) | 2006-03-08 | 2007-09-20 | Mitsubishi Electric Corp | 薄膜トランジスタ装置及びその製造方法 |
-
1989
- 1989-11-22 JP JP30434489A patent/JP2806999B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03165066A (ja) | 1991-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188104B1 (en) | Trench DMOS device having an amorphous silicon and polysilicon gate | |
| JP3841598B2 (ja) | 半導体素子の製造方法 | |
| US5858867A (en) | Method of making an inverse-T tungsten gate | |
| US20070111423A1 (en) | Method of fabricating semiconductor device | |
| JP2806999B2 (ja) | 多結晶シリコン薄膜トランジスタ及びその製造方法 | |
| JPH05243575A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JPS62219574A (ja) | 半導体装置 | |
| JPH03265143A (ja) | 薄膜トランジスタの製造方法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JP3016486B2 (ja) | 薄膜トランジスタ | |
| JP3167797B2 (ja) | 半導体装置の製造方法 | |
| JPH0656856B2 (ja) | 半導体装置の製造方法 | |
| JP3277910B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| KR100214460B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH04268734A (ja) | 薄膜トランジスタの製造方法 | |
| JP3075799B2 (ja) | 半導体装置の製造方法 | |
| JP3236861B2 (ja) | 半導体薄膜の製造方法 | |
| JPH04313272A (ja) | 薄膜トランジスタの製造方法 | |
| JP3444815B2 (ja) | 高耐圧半導体装置およびその製造方法 | |
| JP2556850B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100323736B1 (ko) | 박막트랜지스터및그제조방법 | |
| JP3644977B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JP3167445B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH11176959A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |