JP3167797B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
関するもので、特に活性層に水素パッシベーションを施
してそのダングリングボンドを水素で終端させるものに
関する。

【０００２】

【従来の技術】近年、絶縁基板または絶縁層上に活性層
として非晶質シリコン膜または多結晶シリコン膜を形成
してなる半導体装置の製造技術が鋭意研究されている。

【０００３】このような半導体装置は、特に高集積化を
追求するために、薄膜トランジスタ（以下、Thin Film
Transistor；ＴＦＴと略称）として利用することが検討
され、一部では使用され始めている。例えばＳＲＡＭの
セル部やＥＰＲＯＭのセル部のＭＯＳ素子などはその代
表的な例である。さらに、石英やガラスといった絶縁基
板上に半導体素子を形成する液晶表示装置の駆動回路素
子として用いることも研究され、既に一部では使用され
るようになってきている。

【０００４】しかし現状では非晶質シリコン膜または多
結晶シリコン膜を用いたＭＯＳ素子の特性は単結晶に形
成する素子特性に比べて悪く、さまざまな特性改善のた
めの研究がなされている。例えば、低い移動度、高いし
きい値電圧、高いリーク電流等は、その結晶欠陥による
悪影響の大きなものの例である。

【０００５】これらの結晶欠陥による特性劣化を改善す
る手段として、特に多結晶シリコン層においては、欠陥
をターミネートするため水素プラズマ照射を行ないその
ダングリングボンドを水素原子で終端させることによっ
て特性の改善をもたらすという手法が知られている。

【０００６】しかしながら、そのような水素化（水素パ
ッシベーション）を過度に行なうと、例えばｎ型のＴＦ
Ｔ素子ではしきい値電圧が負側にシフトし、Ｖ_G ＝ 0Ｖ
においても電流が流れてしまいディプリート型のような
特性になってしまうという現象が見られる。

【０００７】そこで、例えば液晶表示装置においては、
画素中の液晶への画素部の電圧印加用スイッチングＴＦ
Ｔ素子には、そのドレインリーク電流の低減によるスイ
ッチング特性の向上などを目的として水素パッシベーシ
ョンを積極的に行ない、かつ画素部外の基板に一体形成
された液晶駆動用回路のＴＦＴ素子には、水素パッシベ
ーションが過度に行われることによるディプリート化を
避けるために水素パッシベーションを抑制するという製
造方法が検討されている。

【０００８】このような選択的にプラズマ処理を施す製
造方法としては、水素パッシベーションを積極的に行な
うべき部分を避けて水素パッシベーションを抑制するべ
き部分にマスクを配設して、マスクで被覆していない部
分に水素を投入する方法が考えられる。このとき用いる
マスクとしては、水素プラズマ照射に対するマスキング
特性が良好で、プロセス整合性が良く、従来の半導体関
連の成膜技術を用いて、成膜、パターンニングなどの加
工およびその膜剥離を容易に行なえるものの方が好まし
いことは言うまでもない。

【０００９】マスクで被覆されていない窓部より水素を
投入してダングリングボンドをターミネートさせた領域
においては、水素離脱しない程度に低温プロセスで形成
する必要がある。そのような中で、例えば比較的低温で
形成できるＳｉＮ_x 膜などは、水素プラズマ照射に対し
て良好なマスク特性を有することが確認されている。

【００１０】しかしながら、ＳｉＮ_x 膜は膜質が固く、
またその残留応力によって下地のＳｉＯ₂ 膜などにクラ
ックと呼ばれる亀裂を生じさせることがある。この主原
因としては、各々の熱膨脹率の違いが考えられる。例え
ば、石英（ＳｉＯ₂ ）の線膨脹係数は、 0.4×10^-6／℃
であるのに対し、ＳｉＮ_x は 4〜 7×10^-6／℃と、10倍
以上も異なる。そこでＳｉＮ_x 膜をマスクとしてＳｉＯ
₂ 膜上に形成する場合には、この線膨脹係数の違いを緩
和するための手段が必要となるが、そのような手段を用
いることは製造工程を煩雑とし、また半導体装置の構成
も複雑なものとなるという問題がある。

【００１１】

【発明が解決しようとする課題】このように、水素パッ
シベーションの際のマスクとして従来のＳｉＮ_x 膜を用
いたものの場合には、マスク特性は良好であるものの、
マスクのＳｉＮ_x 膜とその下地のＳｉＯ₂ 膜などの下地
層との間での熱膨脹率の違いに起因してクラックと呼ば
れる亀裂が生じ、このクラックによって半導体装置の配
線などに断線やパターン欠けや接続不良などの欠陥が発
生するという問題があった。

【００１２】本発明は、このような問題を解決するため
に成されたもので、その目的は、マスクとその下地層と
の間での熱膨脹率の違いに起因するクラックの発生を抑
えつつ、水素照射を有効にマスキングして半導体装置の
ＭＯＳ素子の活性層に選択的に水素を投入し、クラック
に起因する欠陥の発生を避けて電気的特性を向上させた
半導体装置を製造することにある。

【００１３】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、非晶質シリコン膜又は多結晶シリコン膜から
活性層を形成し素子分離を行ない複数のＭＯＳ素子を形
成する工程と、酸素を含有させた窒化珪素層からなるマ
スクを前記複数のＭＯＳ素子のうち水素パッシベーショ
ンを行なうＭＯＳ素子を避けて配設する工程と、前記複
数のＭＯＳ素子の活性層に水素プラズマを照射し、水素
を拡散させて、水素パッシベーションを行なう工程とを
具備することを特徴としている。

【００１４】なお、前記の窒化珪素膜は、酸素を 0.1％
以上15％以下の原子濃度で含有するように設定すること
が好ましい。

【００１５】また、前記の水素プラズマ照射は、 200℃
以上の作業雰囲気中で行なうようにすることが好まし
い。

【００１６】

【作用】本発明においては、水素プラズマ照射に対する
マスクとして酸素を含有させたＳｉＮ_x 膜、すなわち残
留応力が小さくかつ水素に対する十分なマスク効果を備
えたＳｉＯ_x Ｎ_y 膜からなるマスクを、水素パッシベー
ションを行なわない領域に配設してマスクし、このマス
クで被覆しない領域のＭＯＳ素子の活性層に水素プラズ
マ照射を行なって水素パッシベーションする。

【００１７】このようにしてＳｉＯ_x Ｎ_y 膜からなるマ
スクを用いて必要な領域のＭＯＳ素子のみに選択的に水
素パッシベーションを施し、しかもその際にマスクの下
地膜にはクラックなどを発生させないようにして、電気
的特性が良好でかつ欠陥の発生を避けた半導体装置を製
造することができる。

【００１８】本発明に係るマスクはＳｉＯ_x Ｎ_y 膜から
なるが、このＳｉＯ_x Ｎ_y 膜は、水素に対するマスク特
性が通常のＳｉＮ_x 膜と同様に良好であり、かつ通常の
ＳｉＮ_x 膜に比べて緩い結合を持つため残留応力はＳｉ
Ｎ_x 膜に比べて小さいので、製造プロセス中に下地Ｓｉ
Ｏ₂ 膜にクラック等を生じさせることが少ない。これに
より上述のような作用が実現される。

【００１９】ただし、含有させた酸素濃度が高すぎると
マスクは水素のバリアとしての効果が薄れるため、この
酸素濃度には適正濃度値が存在する。

【００２０】本発明者らは、クラックを生じさせないた
め層間絶縁層などの下地の層と膨脹率の違いを低減する
膜を検討した結果、ＳｉＮ_x 膜に酸素を少量含ませ、い
わゆるＳｉＯ_x Ｎ_y 膜を形成し、この膜を水素パッシベ
ーションのマスクとして用いることが効果的であること
を確認した。さらに酸素分圧を変えながら成膜すること
を試み、どのような酸素分圧のときに水素パッシベーシ
ョンに対して良好なマスク特性を示すかを検討した。ま
た、この最適酸素濃度と水素に対するバリア効果との関
係を検討した。その結果、その酸素濃度は 0.1％以上15
％以下の原子濃度が好適であることを確認した。

【００２１】また、本発明者らは、水素パッシベーショ
ンを行なう際の水素プラズマ照射を200℃以上の作業雰
囲気中で行なうようにすれば、より効果的に水素パッシ
ベーションを行なうことができることを確認した。

【００２２】

【実施例】以下、本発明の製造方法の一実施例を図面に
基づいて詳細に説明する。

【００２３】ＴＦＴ半導体装置の製造方法を説明するに
あたり、その代表的な例として、本実施例では石英基板
等の透明絶縁基板上に形成した複数のＭＯＳ素子をアレ
イ状に形成してなる液晶表示装置用の半導体装置を採用
した。

【００２４】まず、本発明の製造方法により製造された
半導体装置の構造を説明する。水素パッシベーションの
際のマスクであるＳｉＯ_x Ｎ_y 膜からなるマスク８を施
すことを避けて露出させ水素プラズマを照射して活性層
２に水素を投入および拡散させたＭＯＳ素子の部分にお
いては、図１（ａ）に示すように、石英基板１上に島状
に素子分離された形状の活性層２が配設され、その上を
覆うようにゲート絶縁層３が形成され、その上にリンを
添加して低抵抗とした多結晶シリコンを用いたゲート電
極４が形成され、その上に酸化珪素膜からなる層間絶縁
層５が形成されている。そして活性層２のソースおよび
ドレインとの接触を取るためのコンタクトホールを穿設
し、配線６としてＳｉを 0.5％添加したＡｌの膜をスパ
ッタ法により成膜しこれをパターンニング加工してなる
配線６が形成されている。そしてＭＯＳ素子内の層構造
の段差低減のためのＰＳＧ膜(Phospho-Silicate Glass)
７がその上を覆うように配設されている。

【００２５】そして活性層２への水素の投入および拡散
を避けたいＭＯＳ素子の部分には、図１（ｂ）に示すよ
うに、水素プラズマを照射する際に一旦ＳｉＯ_x Ｎ_y 膜
からなるマスク８が水素パッシベーションのマスクとし
て配置されて、このＳｉＯ_xＮ_y 膜からなるマスク８が
活性層２に対する水素の投入および拡散のバリアとな
る。その膜厚は2000オングストロームである。

【００２６】このＳｉＯ_x Ｎ_y 膜からなるマスク８は水
素パッシベーションの際のマスクという治具であり、半
導体装置の動作自体には直接関与しないので、水素プラ
ズマ照射後にはＭＯＳ素子上から剥離する。ただし、こ
のＳｉＯ_x Ｎ_y 膜からなるマスク８は本実施例のように
は必ずしも剥離しなければならないことはなく、半導体
装置のプロセス整合上で問題がなければ、剥離せずに配
置したままとしてもよい。

【００２７】次に、本発明の半導体装置の製造方法を説
明する。

【００２８】石英基板１のような基板上にＬＰＣＶＤ法
により非晶質シリコンを堆積し、 600℃程度の低温で15
時間の固相成長を行なって多結晶シリコン層を成膜した
後、島状に素子分離を行なって活性層２とした。

【００２９】そして熱酸化法によりその上を覆うように
ゲート絶縁層３を形成し、その上に、Ｐ（リン）を添加
して低抵抗とした多結晶シリコンを用いてゲート電極４
を形成した。

【００３０】その後、ゲート絶縁層３によるセルフアラ
イメントで活性層２の所定の位置にイオン注入装置を用
いてイオン注入し、ソース領域およびドレイン領域を形
成した。

【００３１】高温アニールによる不純物活性化の後、層
間絶縁層５として低温酸化膜をＣＶＤ法により形成し
た。

【００３２】その後ソースおよびドレインの配線６との
接触を取るためのコンタクトホールを穿設し、Ｓｉを
0.5％添加したＡｌの膜をスパッタ法により成膜しこれ
をパターンニング加工してソースおよびドレインの配線
６を形成した。

【００３３】そしてＭＯＳ素子内の層構造の段差低減の
ため、ＰＳＧ膜７を堆積した。ただしこのＰＳＧ膜は素
子特性の上からは省略することもできる。

【００３４】続いて、プラズマＣＶＤ法を用いてＳｉＯ
_x Ｎ_y の膜を成膜した後、これをパターンニングしてＳ
ｉＯ_x Ｎ_y 膜からなるマスク８を形成した。膜厚は2000
オングストロームとした。

【００３５】このＳｉＯ_x Ｎ_y 膜の成膜にプラズマＣＶ
Ｄを用いたのは、熱分解によるＬＰＣＶＤ法に比べて低
温で形成できること、スパッタ法に比べて膜が緻密であ
ること、また膜中に水素が含まれていることなどによ
る。使用ガスとしては、従来のＳｉＮ_x 膜であればＳｉ
Ｎ₄ とＮＨ₃ とＨ₂ （Ｎ₂ 希釈）の混合ガスを用いる
が、本発明の製造方法ではこれにＮ₂ Ｏを流量比でＮＨ
₃ の 2.5倍添加した。

【００３６】そしてこのＳｉＯ_x Ｎ_y 膜からなるマスク
８をマスクとして用いて、ＭＯＳ素子への水素プラズマ
照射を約 1時間行なった。すなわち、液晶表示装置の駆
動回路となるＭＯＳ素子のｎチャンネルＴＦＴ部の上の
ＳｉＯ_x Ｎ_y 膜は残し、プラズマ照射のための窓部（開
孔部）としてｐチャンネル部および画素部スイッチング
用ｎチャンネルの上はドライエッチングで除去してＳｉ
Ｏ_x Ｎ_y 膜をパターンニングしてＳｉＯ_x Ｎ_y 膜からな
るマスク８とし、ｐチャンネル部および画素ｎチャンネ
ル部のみに水素プラズマ照射による水素の投入が行なわ
れるようにした。このプラズマ照射は水素分圧 0.5ｔｏ
ｒｒ、 150Ｗのパワーで、真空槽の周囲に電熱線を配し
て加熱し 270℃の低圧雰囲気とした真空槽内で 1時間行
なった。

【００３７】その後、 350℃に加熱しながら水素を活性
層２の非晶質シリコン膜内部に拡散した後、ＳｉＯ_x Ｎ
_y 膜からなるマスク８を剥離した。

【００３８】このとき通常のＳｉＮ_x 膜では下地ＳｉＯ
₂ がクラックを起こし、その後の薬液処理の際に染込み
などを発生してＡｌやＣｒなどからなる信号線等の配線
を腐食させてしまうことが確認されているが、本発明に
係るＳｉＯ_x Ｎ_y 膜からなるマスク８では、そのような
クラックを生じさせないことを本発明者らは確認してい
る。

【００３９】上部に透明電極（図示省略）を配設するた
め、下地シリコン層とのコンタクトホールを穿設し、ス
パッタ法により透明電極を成膜した後、これをパターン
ニングした。

【００４０】透明電極形成後に水素パッシベーションを
行なってもその水素パッシベーションの効果はほとんど
変わらないものの、プラズマ照射により透明電極にダメ
ージが見られるため、透明電極は水素プラズマ照射後に
形成した。勿論、スパッタ法のため成膜時の温度をさほ
ど高くする必要がないので、透明電極形成後においても
水素プラズマ照射によるダングリングボンドのターミネ
ート効果は低減されていないことを本発明者らは確認し
ている。

【００４１】そしてこのような半導体装置の配設された
ＴＦＴ基板と対向基板（図示省略）とを貼り合わせ、そ
の両基板の間隙に液晶（図示省略）を注入し挟持させ、
外装アッセンブリを行なって液晶表示装置とした。

【００４２】このようにして製造された半導体装置の、
水素プラズマ照射による電気的特性の測定結果を、図２
に示す。

【００４３】図２に明らかなように、リーク電流の低
減、ゲート電圧Ｖ_G に対するドレイン電流Ｉ_D の立ち上
がり（スイッチング特性）の改善など、ＭＯＳスイッチ
ング素子としての電気的特性の向上が顕著に見られるこ
とが確認された。

【００４４】また、ＳｉＯ_x Ｎ_y 膜からなるマスク８で
覆った部分のＭＯＳ素子の電気的特性を図３に示すが、
水素パッシベーション処理の前後において変化はほとん
どなく、ＳｉＯ_x Ｎ_y 膜からなるマスク８の水素に対す
るマスクとしての効果が高いことが確認された。

【００４５】また別の実験から、マスク８のＳｉＯ_x Ｎ
_y 膜の膜中の酸素の原子濃度が約15％以上であると窒化
珪素膜としての性質が薄れてマスクとしての効果が弱く
なることを確認した。また逆に、ＳｉＯ_x Ｎ_y 膜の酸素
含有率が 0.5〜 1％程度以下の原子濃度の膜では、プラ
ズマ照射処理後に下地酸化膜にクラックを生じているこ
とが確認された。したがってマスクとしてＳｉＯ_x Ｎ_y
膜８中に含有させる最適な酸素の原子濃度は、 0.5％以
上15％以下とすればよいことが確認された。

【００４６】なお、本実施例では活性層の材料として非
晶質シリコン膜を用いたが、これには限定しない。例え
ば多結晶シリコン膜を用いてもよい。

【００４７】

【発明の効果】以上詳述したように、本発明によれば、
水素プラズマ照射処理を必要部分のみに選択的に行なう
ことができ、それにより水素パッシベーションを施して
リーク電流を低く抑えたＭＯＳ素子と、水素パッシベー
ションによるディブリート化現象を避けて良好なしきい
値電圧特性を確保したＭＯＳ素子とを併せ持つ半導体装
置を実現することが可能となる。しかもその際にマスク
の下地層である層間絶縁層などにクラックを生じさせな
いため、その後のウェットエッチングなどの際の薬液処
理中のクラックへの薬液染み込みによるＡｌなどの金属
配線の腐食を防ぐことができ、断線等の欠陥の発生を避
けて信頼性の高い半導体装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の製造方法により製造された半導体装置
のＭＯＳ素子の構造を示す断面図。

【図２】本発明の半導体装置の製造方法を用いて水素パ
ッシベーションを施されてなるＭＯＳ素子の電気的特性
を示す図。

【図３】本発明の半導体装置の製造方法に係るマスクを
用いて被覆された領域のＭＯＳ素子の電気的特性を示す
図。

【符号の説明】

１…石英基板、２…活性層、３…ゲート絶縁層、４…ゲ
ート電極、５…層間絶縁層、６…ドレインおよびソース
の配線、７…ＰＳＧ膜、８…ＳｉＯ_x Ｎ_y 膜からなるマ
スク

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/265 H01L 21/336

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 非晶質シリコン膜又は多結晶シリコン膜
   から活性層を形成し素子分離を行ない複数のＭＯＳ素子
   を形成する工程と、 酸素を含有させた窒化珪素層からなるマスクを前記複数
   のＭＯＳ素子のうち水素パッシベーションを行なうＭＯ
   Ｓ素子を避けて配設する工程と、 前記複数のＭＯＳ素子の活性層に水素プラズマを照射
   し、水素を拡散させて、水素パッシベーションを行なう
   工程とを具備することを特徴とする半導体装置の製造方
   法。
2. 【請求項２】 前記窒化珪素層に酸素を 0.1％以上15％
   以下の原子濃度で含有させたことを特徴とする請求項１
   記載の半導体装置の製造方法。
3. 【請求項３】 前記水素プラズマ照射を 200℃以上の作
   業雰囲気中で行なうことを特徴とする請求項１又は請求
   項２記載の半導体装置の製造方法。