JPH06196704A - 薄膜半導体装置 - Google Patents
薄膜半導体装置Info
- Publication number
- JPH06196704A JPH06196704A JP23204393A JP23204393A JPH06196704A JP H06196704 A JPH06196704 A JP H06196704A JP 23204393 A JP23204393 A JP 23204393A JP 23204393 A JP23204393 A JP 23204393A JP H06196704 A JPH06196704 A JP H06196704A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- hydrogen
- substrate
- sin
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ＳｉＮ：Ｈからの熱拡散法による水素パッシ
ベーション処理によりトランジスタ特性を速やかに十分
良好なものとする。 【構成】 歪点が８５０℃以下の硝子基板の熱膨張係数
は３×１０-6ｄｅｇ-1〜６×１０-6ｄｅｇ-1であるため
に、室温において、ＳｉＮ：Ｈの膜応力はシリコンウエ
ハを用いるよりも同程度の応力かもしくは圧縮応力を示
す。しかし、水素の活性化アニール処理により、Ｓｉ
Ｎ：Ｈの膜応力は室温における応力と変わらないかもし
くは引っ張り応力側に移行する。よって、室温において
ＳｉＮ：Ｈ膜中のボイド等の欠陥の発生やＳｉＮ：Ｈ膜
の剥がれ等が生じていなければ、水素を活性層に熱アニ
ールにより拡散させる際にも問題は生じない。その結
果、水素パッシベーション処理後のトランジスタ特性
を、速やかに十分良好なものとすることができる。
ベーション処理によりトランジスタ特性を速やかに十分
良好なものとする。 【構成】 歪点が８５０℃以下の硝子基板の熱膨張係数
は３×１０-6ｄｅｇ-1〜６×１０-6ｄｅｇ-1であるため
に、室温において、ＳｉＮ：Ｈの膜応力はシリコンウエ
ハを用いるよりも同程度の応力かもしくは圧縮応力を示
す。しかし、水素の活性化アニール処理により、Ｓｉ
Ｎ：Ｈの膜応力は室温における応力と変わらないかもし
くは引っ張り応力側に移行する。よって、室温において
ＳｉＮ：Ｈ膜中のボイド等の欠陥の発生やＳｉＮ：Ｈ膜
の剥がれ等が生じていなければ、水素を活性層に熱アニ
ールにより拡散させる際にも問題は生じない。その結
果、水素パッシベーション処理後のトランジスタ特性
を、速やかに十分良好なものとすることができる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶ディスプレイやイ
メージセンサなどに用いられ、低温プロセスで作製する
薄膜トランジスタ装置などの薄膜半導体装置に関する。
メージセンサなどに用いられ、低温プロセスで作製する
薄膜トランジスタ装置などの薄膜半導体装置に関する。
【０００２】
【従来の技術】従来、活性層として多結晶シリコン、微
結晶シリコンまたは非結晶質シリコンを用いた電界効果
トランジスタでは、活性層における欠陥により多数のト
ラップ準位や界面準位が存在し、これが、移動度やしき
い値電圧を悪化させる原因となっていた。そこで、特性
改善の手段として、活性層における欠陥を水素により終
端化させることにより欠陥密度を減少させる、いわゆる
水素パッシベーション法がとられている。
結晶シリコンまたは非結晶質シリコンを用いた電界効果
トランジスタでは、活性層における欠陥により多数のト
ラップ準位や界面準位が存在し、これが、移動度やしき
い値電圧を悪化させる原因となっていた。そこで、特性
改善の手段として、活性層における欠陥を水素により終
端化させることにより欠陥密度を減少させる、いわゆる
水素パッシベーション法がとられている。
【０００３】この水素パッシベーション法として、現
在、トランジスタを基板温度３００℃〜４００℃で水素
プラズマにさらすことにより活性層に水素を導入する方
法（以下、水素プラズマ法と略記）や、活性層に水素イ
オンを打ち込んだ後に熱アニールする方法（以下、水素
イオン注入法と略記）、トランジスタを水素を含む窒化
シリコン（以下、ＳｉＮ：Ｈと略記）で被覆した後に熱
アニールすることにより窒化シリコンから活性層に水素
を拡散させる方法（以下、ＳｉＮ：Ｈからの熱拡散法と
略記）の３つの方法が提案されている。
在、トランジスタを基板温度３００℃〜４００℃で水素
プラズマにさらすことにより活性層に水素を導入する方
法（以下、水素プラズマ法と略記）や、活性層に水素イ
オンを打ち込んだ後に熱アニールする方法（以下、水素
イオン注入法と略記）、トランジスタを水素を含む窒化
シリコン（以下、ＳｉＮ：Ｈと略記）で被覆した後に熱
アニールすることにより窒化シリコンから活性層に水素
を拡散させる方法（以下、ＳｉＮ：Ｈからの熱拡散法と
略記）の３つの方法が提案されている。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の水
素プラズマ法や水素イオン注入法においては、活性層へ
の水素導入時に活性層の損傷は避けられない。また、特
に、水素プラズマ法を用い、ゲート電極をシリコン系材
料で形成するプレナー型構造を作製する場合、水素パッ
シベーションの速度が遅く、スループットの点からも問
題がある。
素プラズマ法や水素イオン注入法においては、活性層へ
の水素導入時に活性層の損傷は避けられない。また、特
に、水素プラズマ法を用い、ゲート電極をシリコン系材
料で形成するプレナー型構造を作製する場合、水素パッ
シベーションの速度が遅く、スループットの点からも問
題がある。
【０００５】そこで、水素パッシベーション法として
は、ＳｉＮ：Ｈからの熱拡散法が有力視されている。一
般に、Ｓｉ基板上に作製した薄膜トランジスタの場合、
室温で圧縮応力を示すＳｉＮ：Ｈを用いることにより高
い水素パッシベーション効果が得られると言われている
（Ｇ．Ｐ．Ｐｏｌｌａｃｋ ｅｔ ａｌ．”Ｈｙｄｒｏ
ｇｅｎ Ｐａｓｓｉｖａｓｉｏｎ ｏｆ Ｐｏｌｙｓｉ
ｌｉｃｏｎ ＭＯＳＦＥＴ’ｓ ｆｒｏｍ ａ ｐｌａ
ｓｍａ Ｎｉｔｒｉｄｅ Ｓｏｕｒｃｅ”ＩＥＥＥ Ｅ
ｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ．ｖｏｌ．Ｅ
ＤＬ−５，ＮＯ．１１ Ｎｏｖｅｍｂｅｒ １９８
４）。しかし、絶縁性基板として例えば石英のような熱
膨張係数が５×１０-7ｄｅｇ-1程度のものを用いた場
合、上記のようなＳｉＮ：Ｈを用いても水素パッシベー
ション処理後のトランジスタ特性が十分に改善されない
という問題があった。
は、ＳｉＮ：Ｈからの熱拡散法が有力視されている。一
般に、Ｓｉ基板上に作製した薄膜トランジスタの場合、
室温で圧縮応力を示すＳｉＮ：Ｈを用いることにより高
い水素パッシベーション効果が得られると言われている
（Ｇ．Ｐ．Ｐｏｌｌａｃｋ ｅｔ ａｌ．”Ｈｙｄｒｏ
ｇｅｎ Ｐａｓｓｉｖａｓｉｏｎ ｏｆ Ｐｏｌｙｓｉ
ｌｉｃｏｎ ＭＯＳＦＥＴ’ｓ ｆｒｏｍ ａ ｐｌａ
ｓｍａ Ｎｉｔｒｉｄｅ Ｓｏｕｒｃｅ”ＩＥＥＥ Ｅ
ｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ．ｖｏｌ．Ｅ
ＤＬ−５，ＮＯ．１１ Ｎｏｖｅｍｂｅｒ １９８
４）。しかし、絶縁性基板として例えば石英のような熱
膨張係数が５×１０-7ｄｅｇ-1程度のものを用いた場
合、上記のようなＳｉＮ：Ｈを用いても水素パッシベー
ション処理後のトランジスタ特性が十分に改善されない
という問題があった。
【０００６】本発明は、上記従来の問題点を解決するも
ので、ＳｉＮ：Ｈからの熱拡散法による水素パッシベー
ション処理によりトランジスタ特性を速やかに十分良好
なものとすることができる薄膜半導体装置を提供するこ
とを目的とする。
ので、ＳｉＮ：Ｈからの熱拡散法による水素パッシベー
ション処理によりトランジスタ特性を速やかに十分良好
なものとすることができる薄膜半導体装置を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】本発明の薄膜半導体装置
は、絶縁性基板上に薄膜半導体を含んで、一部または全
面に水素を含む窒化シリコン層を形成し、該薄膜半導体
に該窒化シリコン層中の水素を導入する熱処理工程を経
て製造される薄膜半導体装置であって、該基板に歪点が
８５０℃以下の絶縁性物質を用いるものであり、そのこ
とにより上記目的が達成される。
は、絶縁性基板上に薄膜半導体を含んで、一部または全
面に水素を含む窒化シリコン層を形成し、該薄膜半導体
に該窒化シリコン層中の水素を導入する熱処理工程を経
て製造される薄膜半導体装置であって、該基板に歪点が
８５０℃以下の絶縁性物質を用いるものであり、そのこ
とにより上記目的が達成される。
【０００８】また、本発明の薄膜半導体装置は、絶縁性
基板上に薄膜半導体を含んで、一部または全面に水素を
含む窒化シリコン層を形成し、該薄膜半導体に該窒化シ
リコン層中の水素を導入する熱処理工程を経て製造され
る薄膜半導体装置であって、該基板に熱膨張係数が２．
６×１０-6ｄｅｇ-1以上の絶縁性物質を用いるものであ
り、そのことにより上記目的が達成される。
基板上に薄膜半導体を含んで、一部または全面に水素を
含む窒化シリコン層を形成し、該薄膜半導体に該窒化シ
リコン層中の水素を導入する熱処理工程を経て製造され
る薄膜半導体装置であって、該基板に熱膨張係数が２．
６×１０-6ｄｅｇ-1以上の絶縁性物質を用いるものであ
り、そのことにより上記目的が達成される。
【０００９】
【作用】石英基板上に作製した薄膜トランジスタをＳｉ
Ｎ：Ｈからの熱拡散法により水素パッシベーション処理
してもトランジスタ特性が十分に改善されない原因とし
ては、ＳｉＮ：Ｈから活性層中の水素拡散のための熱ア
ニールの際にＳｉＮ：Ｈ膜中にボイド等の欠陥が発生
し、そこから水素が脱離することにより、活性層に水素
が導入される効率が低下していることが考えられる。
Ｎ：Ｈからの熱拡散法により水素パッシベーション処理
してもトランジスタ特性が十分に改善されない原因とし
ては、ＳｉＮ：Ｈから活性層中の水素拡散のための熱ア
ニールの際にＳｉＮ：Ｈ膜中にボイド等の欠陥が発生
し、そこから水素が脱離することにより、活性層に水素
が導入される効率が低下していることが考えられる。
【００１０】ＳｉＮ：Ｈは、成膜パラメータにより膜応
力が様々に変化するが、一般に、シリコンウエハ（熱膨
張係数：３×１０-6ｄｅｇ-1程度）に対し、室温で圧縮
応力を示すＳｉＮ：Ｈの方が引っ張り応力を示すＳｉ
Ｎ：Ｈよりも高い水素化効果が得られると言われてお
り、これは、室温において圧縮応力を示すＳｉＮ：Ｈの
方が、引っ張り応力を示すＳｉＮ：Ｈよりも水素に対す
るトラップ効果が高く、水素がＳｉＮ：Ｈ膜内から大気
中へ放出される割合が少ないためであると考えられる。
力が様々に変化するが、一般に、シリコンウエハ（熱膨
張係数：３×１０-6ｄｅｇ-1程度）に対し、室温で圧縮
応力を示すＳｉＮ：Ｈの方が引っ張り応力を示すＳｉ
Ｎ：Ｈよりも高い水素化効果が得られると言われてお
り、これは、室温において圧縮応力を示すＳｉＮ：Ｈの
方が、引っ張り応力を示すＳｉＮ：Ｈよりも水素に対す
るトラップ効果が高く、水素がＳｉＮ：Ｈ膜内から大気
中へ放出される割合が少ないためであると考えられる。
【００１１】例えば、基板として石英（熱膨張係数：５
×１０-7ｄｅｇ-1程度）を用いた場合、室温において、
ＳｉＮ：Ｈの膜応力はシリコンウエハを用いるよりも引
っ張り応力を示す。しかし、水素の活性化アニール処理
は通常４００〜４５０℃で行われるため、熱膨張係数が
３×１０-6ｄｅｇ-1程度であるＳｉＮ：Ｈの膜応力は室
温における応力よりも圧縮応力側に移行する。よって、
ＳｉＮ：Ｈ膜中のボイドなどの欠陥の発生やＳｉＮ：Ｈ
膜のはがれ等の原因となる。
×１０-7ｄｅｇ-1程度）を用いた場合、室温において、
ＳｉＮ：Ｈの膜応力はシリコンウエハを用いるよりも引
っ張り応力を示す。しかし、水素の活性化アニール処理
は通常４００〜４５０℃で行われるため、熱膨張係数が
３×１０-6ｄｅｇ-1程度であるＳｉＮ：Ｈの膜応力は室
温における応力よりも圧縮応力側に移行する。よって、
ＳｉＮ：Ｈ膜中のボイドなどの欠陥の発生やＳｉＮ：Ｈ
膜のはがれ等の原因となる。
【００１２】ところが、歪点が８５０℃以下の絶縁基板
の熱膨張係数は３×１０-6ｄｅｇ-1から６×１０-6ｄｅ
ｇ-1であるために、室温において、ＳｉＮ：Ｈの膜応力
はシリコンウエハを用いるよりも同程度の応力かまたは
圧縮応力を示す。しかし、水素の活性化アニール処理に
より、ＳｉＮ：Ｈの膜応力は室温における応力と変わら
ないかまたは引っ張り応力側に移行する。よって、室温
においてＳｉＮ：Ｈ膜中のボイド等の欠陥の発生やＳｉ
Ｎ：Ｈ膜の剥がれ等が生じていなければ、水素を活性層
に熱アニールにより拡散させる際にも問題は生じない。
その結果、水素パッシベーション処理後のトランジスタ
特性を、速やかに十分良好なものとすることができる。
の熱膨張係数は３×１０-6ｄｅｇ-1から６×１０-6ｄｅ
ｇ-1であるために、室温において、ＳｉＮ：Ｈの膜応力
はシリコンウエハを用いるよりも同程度の応力かまたは
圧縮応力を示す。しかし、水素の活性化アニール処理に
より、ＳｉＮ：Ｈの膜応力は室温における応力と変わら
ないかまたは引っ張り応力側に移行する。よって、室温
においてＳｉＮ：Ｈ膜中のボイド等の欠陥の発生やＳｉ
Ｎ：Ｈ膜の剥がれ等が生じていなければ、水素を活性層
に熱アニールにより拡散させる際にも問題は生じない。
その結果、水素パッシベーション処理後のトランジスタ
特性を、速やかに十分良好なものとすることができる。
【００１３】また同様に、絶縁基板として熱膨張係数が
２．６×１０-6ｄｅｇ-1以上のものを用いれば、熱膨張
係数が２．６×１０-6ｄｅｇ-1以下の絶縁基板を用いた
ものより、ＳｉＮ：Ｈから活性層への水素の供給速度が
早く、短い飽和時間で良好なトランジスタ特性が得られ
る。
２．６×１０-6ｄｅｇ-1以上のものを用いれば、熱膨張
係数が２．６×１０-6ｄｅｇ-1以下の絶縁基板を用いた
ものより、ＳｉＮ：Ｈから活性層への水素の供給速度が
早く、短い飽和時間で良好なトランジスタ特性が得られ
る。
【００１４】
【実施例】以下に本発明の実施例について説明する。
【００１５】まず、第１の実施例について説明する。第
１の実施例の薄膜トランジスタ装置における製造工程
は、図１のａに示すように、洗浄した歪点６７０℃（熱
膨張係数４×１０-6ｄｅｇ-1）のアルミノホウケイ酸ガ
ラス基板１の上に、二酸化シリコン膜２を常圧ＣＶＤ装
置にて約５００ｎｍ成膜し、その後二酸化シリコン膜２
を緻密にするために不活性ガス雰囲気中で約１２時間ア
ニールする。
１の実施例の薄膜トランジスタ装置における製造工程
は、図１のａに示すように、洗浄した歪点６７０℃（熱
膨張係数４×１０-6ｄｅｇ-1）のアルミノホウケイ酸ガ
ラス基板１の上に、二酸化シリコン膜２を常圧ＣＶＤ装
置にて約５００ｎｍ成膜し、その後二酸化シリコン膜２
を緻密にするために不活性ガス雰囲気中で約１２時間ア
ニールする。
【００１６】そして、図１のｂに示すように、プラズマ
ＣＶＤ装置を用い、基板温度４５０℃でＳｉＨ4を成膜
しながら、熱とプラズマにて分解して、非晶質シリコン
膜を約１００ｎｍ堆積させる。その後、不活性ガス雰囲
気中に６００℃で約２４時間程度のアニールを行い多結
晶シリコンとし、ホトリソグラフィーにより島状パター
ンの多結晶シリコン層３を形成する。
ＣＶＤ装置を用い、基板温度４５０℃でＳｉＨ4を成膜
しながら、熱とプラズマにて分解して、非晶質シリコン
膜を約１００ｎｍ堆積させる。その後、不活性ガス雰囲
気中に６００℃で約２４時間程度のアニールを行い多結
晶シリコンとし、ホトリソグラフィーにより島状パター
ンの多結晶シリコン層３を形成する。
【００１７】続いて、図１のｃに示すように、常圧ＣＶ
Ｄ装置にてゲート絶縁膜４となる二酸化シリコン膜を約
１００ｎｍ成膜した後に、二酸化シリコンを緻密にする
あめに不活性ガス雰囲気中で約１２時間アニールする。
Ｄ装置にてゲート絶縁膜４となる二酸化シリコン膜を約
１００ｎｍ成膜した後に、二酸化シリコンを緻密にする
あめに不活性ガス雰囲気中で約１２時間アニールする。
【００１８】さらに、図１のｄに示すように、減圧ＣＶ
Ｄ装置にてゲート電極５となる多結晶シリコンを約３０
０ｎｍ堆積した後、ホトリソグラフィーにより所定の形
状に加工する。
Ｄ装置にてゲート電極５となる多結晶シリコンを約３０
０ｎｍ堆積した後、ホトリソグラフィーにより所定の形
状に加工する。
【００１９】この後、図１のｅに示すように、全面にＰ
イオンを２×１０15ｉｏｎｓ／ｃｍ2程度注入し、６０
０℃で２０時間程度活性化アニールすることにより、ゲ
ート電極５およびソース、ドレイン部６となる多結晶シ
リコンの低抵抗化を行う。
イオンを２×１０15ｉｏｎｓ／ｃｍ2程度注入し、６０
０℃で２０時間程度活性化アニールすることにより、ゲ
ート電極５およびソース、ドレイン部６となる多結晶シ
リコンの低抵抗化を行う。
【００２０】さらに、図１のｆおよび図２に示すよう
に、ソース、ドレイン部６と電極とが接続するようにコ
ンタクトホール７を形成し、次いで、アルミニウム電極
８を約３００ｎｍ堆積した後、これをホトリソグラフィ
ーにより所定の形状に加工する。その後、４４０℃、３
０分程度のアニールを行うことにより、ゲート電極５お
よびソース、ドレイン部６とアルミニウム電極８とがオ
ーミック接触を得る。
に、ソース、ドレイン部６と電極とが接続するようにコ
ンタクトホール７を形成し、次いで、アルミニウム電極
８を約３００ｎｍ堆積した後、これをホトリソグラフィ
ーにより所定の形状に加工する。その後、４４０℃、３
０分程度のアニールを行うことにより、ゲート電極５お
よびソース、ドレイン部６とアルミニウム電極８とがオ
ーミック接触を得る。
【００２１】さらに、図１のｇおよび図２に示すよう
に、プラズマＣＶＤ法により基板温度３００℃でＳｉＨ
4とＮＨ3との混合ガスをプラズマにより分解して、窒化
シリコン膜９を約４００ｎｍ堆積した。この窒化シリコ
ン膜９は１〜３０％の水素を含んでいる。さらに、電極
と電気的に接触できるように窒化シリコン膜９にコンタ
クトホール１０を形成し、最後に窒化シリコン中に含有
する水素を活性層である多結晶シリコンへ拡散させるた
めに、４００〜５５０℃の範囲の温度でアニールを行い
（以下、このプロセスを水素拡散アニールと略記）、第
１の実施例の薄膜トランジスタ装置の製造を完了する。
に、プラズマＣＶＤ法により基板温度３００℃でＳｉＨ
4とＮＨ3との混合ガスをプラズマにより分解して、窒化
シリコン膜９を約４００ｎｍ堆積した。この窒化シリコ
ン膜９は１〜３０％の水素を含んでいる。さらに、電極
と電気的に接触できるように窒化シリコン膜９にコンタ
クトホール１０を形成し、最後に窒化シリコン中に含有
する水素を活性層である多結晶シリコンへ拡散させるた
めに、４００〜５５０℃の範囲の温度でアニールを行い
（以下、このプロセスを水素拡散アニールと略記）、第
１の実施例の薄膜トランジスタ装置の製造を完了する。
【００２２】また、同時に、比較例として、基板に石英
を用い、上記プロセスと同様にして薄膜トランジスタを
作製した。
を用い、上記プロセスと同様にして薄膜トランジスタを
作製した。
【００２３】図３から図６に、水素拡散アニールの温度
を４４０℃として、本実施例により得られた薄膜トラン
ジスタ特性と、比較例として、本実施例と同一のプロセ
スを用い石英基板（歪点１０００℃、熱膨張係数５×１
０-7ｄｅｇ-1）上に作製した薄膜トランジスタとの特性
の違いを示す。
を４４０℃として、本実施例により得られた薄膜トラン
ジスタ特性と、比較例として、本実施例と同一のプロセ
スを用い石英基板（歪点１０００℃、熱膨張係数５×１
０-7ｄｅｇ-1）上に作製した薄膜トランジスタとの特性
の違いを示す。
【００２４】図３中、本実施例による薄膜トランジスタ
の電界効果移動度の水素拡散アニール時間依存性を実線
で、比較例による薄膜トランジスタの結果を破線で示
す。また、図４中、本実施例による薄膜トランジスタの
しきい値電圧の水素拡散アニール時間依存性を実線で、
比較例による薄膜トランジスタの結果を破線で示す。さ
らに、図５および図６は、それぞれ本実施例による薄膜
トランジスタと比較例による薄膜トランジスタの水素拡
散アニール８時間後のドレイン電流のゲート電圧依存性
（チャネル長：５μｍ、チャネル幅：５０μｍ、ドレイ
ン／ソース間電圧：０．５Ｖ、アニール時間：８時間）
を示す。
の電界効果移動度の水素拡散アニール時間依存性を実線
で、比較例による薄膜トランジスタの結果を破線で示
す。また、図４中、本実施例による薄膜トランジスタの
しきい値電圧の水素拡散アニール時間依存性を実線で、
比較例による薄膜トランジスタの結果を破線で示す。さ
らに、図５および図６は、それぞれ本実施例による薄膜
トランジスタと比較例による薄膜トランジスタの水素拡
散アニール８時間後のドレイン電流のゲート電圧依存性
（チャネル長：５μｍ、チャネル幅：５０μｍ、ドレイ
ン／ソース間電圧：０．５Ｖ、アニール時間：８時間）
を示す。
【００２５】図３より、本実施例による薄膜トランジス
タの電界効果移動度は約６０分で飽和傾向を示すのに対
し、比較例による薄膜トランジスタの電界効果移動度が
飽和傾向を示すのは約１２０分経過後であることが分か
る。また、飽和後の特性（アニール８時間後）も本実施
例による薄膜トランジスタの電界効果移動度が２９．１
ｃｍ2／Ｖ・ｓであるのに対し、比較例による薄膜トラ
ンジスタの電界効果移動度は、２３．４３ｃｍ2／Ｖ・
ｓである。
タの電界効果移動度は約６０分で飽和傾向を示すのに対
し、比較例による薄膜トランジスタの電界効果移動度が
飽和傾向を示すのは約１２０分経過後であることが分か
る。また、飽和後の特性（アニール８時間後）も本実施
例による薄膜トランジスタの電界効果移動度が２９．１
ｃｍ2／Ｖ・ｓであるのに対し、比較例による薄膜トラ
ンジスタの電界効果移動度は、２３．４３ｃｍ2／Ｖ・
ｓである。
【００２６】また、図４よりしきい値については、飽和
傾向を示す時間が本実施例と比較例との薄膜トランジス
タについて共に約１２０分と大きな違いは見られないこ
とが分かる。しかし、飽和後の特性については本実施例
による薄膜トランジスタのしきい値電圧が１２．０Ｖで
あるのに対し、比較例では１４．２Ｖである。
傾向を示す時間が本実施例と比較例との薄膜トランジス
タについて共に約１２０分と大きな違いは見られないこ
とが分かる。しかし、飽和後の特性については本実施例
による薄膜トランジスタのしきい値電圧が１２．０Ｖで
あるのに対し、比較例では１４．２Ｖである。
【００２７】以上の図３〜図６より、基板としてアルミ
ノホウケイ酸ガラスを用いた本実施例の薄膜トランジス
タの方が、明らかに石英を用いた比較例のものより各々
の特性の飽和傾向を示すまでの時間が短く、かつ飽和後
の特性も優れていることがわかる。
ノホウケイ酸ガラスを用いた本実施例の薄膜トランジス
タの方が、明らかに石英を用いた比較例のものより各々
の特性の飽和傾向を示すまでの時間が短く、かつ飽和後
の特性も優れていることがわかる。
【００２８】次に、第２の実施例について説明する。第
２の実施例の薄膜トランジスタ装置における製造工程
は、図７のａに示すように、洗浄した熱膨張係数２．６
×１０-6ｄｅｇ-1以上の３種類の高歪点ガラス基板１１
（以下、Ａ，Ｂ，Ｃと呼称）の上に２酸化シリコン膜１
２を常圧ＣＶＤ装置にて約５００ｎｍ成膜した後に、２
酸化シリコンを緻密にするために不活性ガス雰囲気中で
約１２時間アニールする。
２の実施例の薄膜トランジスタ装置における製造工程
は、図７のａに示すように、洗浄した熱膨張係数２．６
×１０-6ｄｅｇ-1以上の３種類の高歪点ガラス基板１１
（以下、Ａ，Ｂ，Ｃと呼称）の上に２酸化シリコン膜１
２を常圧ＣＶＤ装置にて約５００ｎｍ成膜した後に、２
酸化シリコンを緻密にするために不活性ガス雰囲気中で
約１２時間アニールする。
【００２９】そして、図７のｂに示すように、減圧ＣＶ
Ｄ装置にて基板温度４５０℃でＳｉ2Ｈ6を熱で分解する
ことにより非晶質シリコン膜を約１００ｎｍ堆積させた
後、不活性ガス雰囲気中にて６００℃で約２４時間程度
のアニールを行い多結晶シリコンとする。この後、ホト
リソグラフィー技術を用いることにより島状パターンの
多結晶シリコン層１３を形成する。
Ｄ装置にて基板温度４５０℃でＳｉ2Ｈ6を熱で分解する
ことにより非晶質シリコン膜を約１００ｎｍ堆積させた
後、不活性ガス雰囲気中にて６００℃で約２４時間程度
のアニールを行い多結晶シリコンとする。この後、ホト
リソグラフィー技術を用いることにより島状パターンの
多結晶シリコン層１３を形成する。
【００３０】続いて、図７のｃに示すように、常圧ＣＶ
Ｄ装置にてゲート絶縁膜１４となる２酸化シリコン膜を
常圧ＣＶＤ装置にて１００ｎｍ成膜した後に、２酸化シ
リコンを緻密にするために不活性ガス雰囲気中で約１２
時間アニールする。
Ｄ装置にてゲート絶縁膜１４となる２酸化シリコン膜を
常圧ＣＶＤ装置にて１００ｎｍ成膜した後に、２酸化シ
リコンを緻密にするために不活性ガス雰囲気中で約１２
時間アニールする。
【００３１】さらに、図７のｄに示すように、減圧ＣＶ
Ｄ装置にてゲート電極１５となる多結晶シリコンを約３
００ｎｍ堆積した後、これをホトリソグラフィー技術を
用いることにより所定の形状に加工する。
Ｄ装置にてゲート電極１５となる多結晶シリコンを約３
００ｎｍ堆積した後、これをホトリソグラフィー技術を
用いることにより所定の形状に加工する。
【００３２】この後、図７のｅに示すように、全面にＰ
イオンを２×１０15ｉｏｎｓ／ｃｍ 2程度注入し、６０
０℃で２０時間程度活性化アニールすることにより、ゲ
ート電極１５およびソース、ドレイン部１６となる多結
晶シリコンの低抵抗化を行う。
イオンを２×１０15ｉｏｎｓ／ｃｍ 2程度注入し、６０
０℃で２０時間程度活性化アニールすることにより、ゲ
ート電極１５およびソース、ドレイン部１６となる多結
晶シリコンの低抵抗化を行う。
【００３３】さらに、図７のｆおよび図８に示すよう
に、ソース、ドレイン部１６と電極とが接続されるよう
にコンタクトホール１７を形成し、次いで、アルミニウ
ム電極１８を約３００ｎｍ堆積した後、これをホトリソ
グラフィー技術を用いることにより所定の形状に加工す
る。この後、４４０℃、３０分程度のアニールを行うこ
とにより、ゲート電極１５およびソース、ドレイン部１
６とアルミニウム電極１８とがオーミック接触を得る。
に、ソース、ドレイン部１６と電極とが接続されるよう
にコンタクトホール１７を形成し、次いで、アルミニウ
ム電極１８を約３００ｎｍ堆積した後、これをホトリソ
グラフィー技術を用いることにより所定の形状に加工す
る。この後、４４０℃、３０分程度のアニールを行うこ
とにより、ゲート電極１５およびソース、ドレイン部１
６とアルミニウム電極１８とがオーミック接触を得る。
【００３４】さらに、図７のｇおよび図８に示すよう
に、プラズマＣＶＤ法により基板温度３００℃でＳｉＨ
4とＮＨ3との混合ガスをプラズマにより分解することに
より、窒化シリコンを約４００ｎｍ堆積した。この窒化
シリコン膜は、１〜３０％の水素を含んでいる。さら
に、電極と電気的に接触できるように窒化シリコン膜１
９にコンタクトホール２０を形成し、最後に窒化シリコ
ン中に含有する水素を活性層である多結晶シリコンへ拡
散させるために４００〜５５０℃の範囲の温度でアニー
ルを行い、第２の実施例における薄膜トランジスタ装置
の製造を完了する。
に、プラズマＣＶＤ法により基板温度３００℃でＳｉＨ
4とＮＨ3との混合ガスをプラズマにより分解することに
より、窒化シリコンを約４００ｎｍ堆積した。この窒化
シリコン膜は、１〜３０％の水素を含んでいる。さら
に、電極と電気的に接触できるように窒化シリコン膜１
９にコンタクトホール２０を形成し、最後に窒化シリコ
ン中に含有する水素を活性層である多結晶シリコンへ拡
散させるために４００〜５５０℃の範囲の温度でアニー
ルを行い、第２の実施例における薄膜トランジスタ装置
の製造を完了する。
【００３５】図９〜図１３は、水素拡散アニールの温度
を４９０℃として、第２の実施例により得られたトラン
ジスタ特性とこの実施例と同一のプロセスを用いて石英
およびＳｉ基板上に作製したトランジスタとの特性の違
いを示したものである。図９には、しきい値電圧の水素
拡散アニール時間依存性の基板による差異を示す。ま
た、図１０および図１１においては、各々水素拡散アニ
ールを０．５時間行った際の熱膨張係数としきい値電圧
との関係および水素拡散アニール後のゲート電極（Ｐ添
加多結晶シリコン）中の水素プロファイルを示す。さら
に、図１２および図１３には、それぞれ第２の実施例に
より得られたトランジスタ、この実施例と同一のプロセ
スを用いて石英基板上に作製したトランジスタのドレイ
ン電流のゲート電圧依存性（チャネル長：５０μｍ、チ
ャネル幅５０μｍ、ドレイン／ソース間電圧：０．５
Ｖ、アニール時間：０．５時間）を示した。なお、表１
には、第２の実施例において用いた高歪点ガラスおよび
石英基板、Ｓｉウエハの熱膨張係数を示している。
を４９０℃として、第２の実施例により得られたトラン
ジスタ特性とこの実施例と同一のプロセスを用いて石英
およびＳｉ基板上に作製したトランジスタとの特性の違
いを示したものである。図９には、しきい値電圧の水素
拡散アニール時間依存性の基板による差異を示す。ま
た、図１０および図１１においては、各々水素拡散アニ
ールを０．５時間行った際の熱膨張係数としきい値電圧
との関係および水素拡散アニール後のゲート電極（Ｐ添
加多結晶シリコン）中の水素プロファイルを示す。さら
に、図１２および図１３には、それぞれ第２の実施例に
より得られたトランジスタ、この実施例と同一のプロセ
スを用いて石英基板上に作製したトランジスタのドレイ
ン電流のゲート電圧依存性（チャネル長：５０μｍ、チ
ャネル幅５０μｍ、ドレイン／ソース間電圧：０．５
Ｖ、アニール時間：０．５時間）を示した。なお、表１
には、第２の実施例において用いた高歪点ガラスおよび
石英基板、Ｓｉウエハの熱膨張係数を示している。
【００３６】
【表１】
【００３７】以上の図９〜図１３により、基板として熱
膨張係数２．６×１０-6ｄｅｇ-1以上のものを用いたも
のの方が、熱膨張係数が２．６×１０-6ｄｅｇ-1以下で
ある石英を用いたものより短い飽和時間で良好な特性が
得られることが分かる。また、図１１より、トランジス
タ特性の基板による差異の原因が、ＳｉＮ：Ｈから活性
層への水素の供給速度の差異による結果であることがわ
かる。
膨張係数２．６×１０-6ｄｅｇ-1以上のものを用いたも
のの方が、熱膨張係数が２．６×１０-6ｄｅｇ-1以下で
ある石英を用いたものより短い飽和時間で良好な特性が
得られることが分かる。また、図１１より、トランジス
タ特性の基板による差異の原因が、ＳｉＮ：Ｈから活性
層への水素の供給速度の差異による結果であることがわ
かる。
【００３８】
【発明の効果】以上のように本発明によれば、歪点が８
５０℃以下のガラス基板を用いることにより、水素拡散
アニールの際のＳｉＮ：Ｈ膜中におけるボイド等の欠陥
の発生やＳｉＮ：Ｈ膜の剥がれ等が防止され、その結
果、水素パッシベーション処理後のトランジスタ特性
を、速やかに十分に良好なものとすることができる。
５０℃以下のガラス基板を用いることにより、水素拡散
アニールの際のＳｉＮ：Ｈ膜中におけるボイド等の欠陥
の発生やＳｉＮ：Ｈ膜の剥がれ等が防止され、その結
果、水素パッシベーション処理後のトランジスタ特性
を、速やかに十分に良好なものとすることができる。
【００３９】また同様に、基板として熱膨張係数が２．
６×１０-6ｄｅｇ-1以上のものを用いることにより、Ｓ
ｉＮ：Ｈからの熱拡散法による水素パッシベーション処
理でトランジスタ特性を、速やかに良好なものとするこ
とができる。
６×１０-6ｄｅｇ-1以上のものを用いることにより、Ｓ
ｉＮ：Ｈからの熱拡散法による水素パッシベーション処
理でトランジスタ特性を、速やかに良好なものとするこ
とができる。
【図１】本発明の第１の実施例における薄膜トランジス
タ装置の各製造工程を示す断面図である。
タ装置の各製造工程を示す断面図である。
【図２】本発明の第１の実施例における薄膜トランジス
タ装置の平面図である。
タ装置の平面図である。
【図３】本発明の第１の実施例と比較例との各々の薄膜
トランジスタ装置における電界効果移動度の水素拡散ア
ニール時間依存性を示す図である。
トランジスタ装置における電界効果移動度の水素拡散ア
ニール時間依存性を示す図である。
【図４】本発明の第１の実施例と比較例との各々の薄膜
トランジスタ装置におけるしきい値電圧の水素拡散アニ
ール時間依存性を示す図である。
トランジスタ装置におけるしきい値電圧の水素拡散アニ
ール時間依存性を示す図である。
【図５】本発明の第１の実施例における薄膜トランジス
タのドレイン電流のゲート電圧依存性を示す図である。
タのドレイン電流のゲート電圧依存性を示す図である。
【図６】従来の薄膜トランジスタのドレイン電流のゲー
ト電圧依存性を示すである。
ト電圧依存性を示すである。
【図７】本発明の第２の実施例における薄膜トランジス
タ装置の各製造工程を示す断面図である。
タ装置の各製造工程を示す断面図である。
【図８】本発明の第２の実施例における薄膜トランジス
タ装置の平面図である。
タ装置の平面図である。
【図９】本発明の第２の実施例と比較例との各々の薄膜
トランジスタ装置におけるしきい値電圧のアニール時間
依存性を示す図である。
トランジスタ装置におけるしきい値電圧のアニール時間
依存性を示す図である。
【図１０】本発明の第２の実施例の薄膜トランジスタに
おけるしきい値電圧の基板の熱膨張係数依存性を示す図
である。
おけるしきい値電圧の基板の熱膨張係数依存性を示す図
である。
【図１１】本発明の第２の実施例の薄膜トランジスタに
おけるゲート電極中の水素プロファイルを示す図であ
る。
おけるゲート電極中の水素プロファイルを示す図であ
る。
【図１２】本発明の第２の実施例により得られた薄膜ト
ランジスタ（基板：高歪点ガラスＡ）の特性を示す図で
ある。
ランジスタ（基板：高歪点ガラスＡ）の特性を示す図で
ある。
【図１３】本発明の第２の実施例と同一のプロセスを用
いて石英基板上に作製した薄膜トランジスタの特性を示
す図である。
いて石英基板上に作製した薄膜トランジスタの特性を示
す図である。
１，１１ ガラス基板 ２，１２ バファ層（二酸化シリコン） ３，１３ 活性層（多結晶シリコン層） ４，１４ ゲート絶縁膜（二酸化シリコン） ５，１５ ゲート電極（多結晶シリコン） ６，１６ ソース／ドレイン部 ７，１７ コンタクトホール ８，１８ Ａ１電極 ９，１９ 層間絶縁膜（窒化シリコン） １０，２０ コンタクトホール
Claims (2)
- 【請求項１】 絶縁性基板上に薄膜半導体を含んで、一
部または全面に水素を含む窒化シリコン層を形成し、該
薄膜半導体に該窒化シリコン層中の水素を導入する熱処
理工程を経て製造される薄膜半導体装置であって、該基
板に歪点が８５０℃以下の絶縁性物質を用いる薄膜半導
体装置。 - 【請求項２】 絶縁性基板上に薄膜半導体を含んで、一
部または全面に水素を含む窒化シリコン層を形成し、該
薄膜半導体に該窒化シリコン層中の水素を導入する熱処
理工程を経て製造される薄膜半導体装置であって、該基
板に熱膨張係数が２．６×１０-6ｄｅｇ-1以上の絶縁性
物質を用いる薄膜半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23204393A JPH06196704A (ja) | 1992-09-25 | 1993-09-17 | 薄膜半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25609092 | 1992-09-25 | ||
| JP4-256090 | 1992-09-25 | ||
| JP23204393A JPH06196704A (ja) | 1992-09-25 | 1993-09-17 | 薄膜半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06196704A true JPH06196704A (ja) | 1994-07-15 |
Family
ID=26530255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23204393A Pending JPH06196704A (ja) | 1992-09-25 | 1993-09-17 | 薄膜半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06196704A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6277722B1 (en) | 1999-06-24 | 2001-08-21 | Hyundai Electronics | Method for forming poly metal gate |
| US7271041B2 (en) | 2002-07-19 | 2007-09-18 | Nec Lcd Technologies, Ltd. | Method for manufacturing thin film transistor |
| JP2012212880A (ja) * | 2011-03-23 | 2012-11-01 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
1993
- 1993-09-17 JP JP23204393A patent/JPH06196704A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6277722B1 (en) | 1999-06-24 | 2001-08-21 | Hyundai Electronics | Method for forming poly metal gate |
| US7271041B2 (en) | 2002-07-19 | 2007-09-18 | Nec Lcd Technologies, Ltd. | Method for manufacturing thin film transistor |
| JP2012212880A (ja) * | 2011-03-23 | 2012-11-01 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5707746A (en) | Thin film transistor device with advanced characteristics by improved matching between a glass substrate and a silicon nitride layer | |
| US6228728B1 (en) | Method of fabricating semiconductor device | |
| JP3910229B2 (ja) | 半導体薄膜の作製方法 | |
| JP2003078116A (ja) | 半導体部材の製造方法及び半導体装置の製造方法 | |
| JPH10209453A (ja) | 半導体装置およびその製造方法 | |
| JPH06196704A (ja) | 薄膜半導体装置 | |
| KR100405015B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH04367277A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3249753B2 (ja) | 半導体素子の製造方法 | |
| JPH05243575A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0656856B2 (ja) | 半導体装置の製造方法 | |
| JP4559397B2 (ja) | 結晶性珪素膜の作製方法、及び薄膜トランジスタの作製方法 | |
| JPH1074922A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3167797B2 (ja) | 半導体装置の製造方法 | |
| JPH03165066A (ja) | 多結晶シリコン薄膜トランジスタ及びその製造方法 | |
| JPH07297151A (ja) | 半導体装置の製造方法 | |
| JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
| JP5199954B2 (ja) | 半導体装置の製造方法 | |
| JPH03132078A (ja) | 半導体装置及びその製造方法 | |
| JPH04367276A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3875033B2 (ja) | 結晶性珪素膜の作製方法 | |
| JP2565192B2 (ja) | 半導体装置の製造方法 | |
| Pangal et al. | Integrated amorphous and polycrystalline silicon thin-film transistors in a single silicon layer | |
| JPH03120871A (ja) | 薄膜トランジスタの製造方法 | |
| KR100570217B1 (ko) | 반도체 장치의 결함 제거방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000302 |