JP3319856B2 - 半導体装置及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばスタティック
メモリのメモリセル等に利用される薄膜トランジスタ等
の半導体装置及びその製造方法に関し、特に薄膜多結晶
シリコン等をチャンネル部に有するトランジスタ等の半
導体装置及びその製造方法に関するものである。

【０００２】

【従来の技術】薄膜多結晶シリコントランジスタ（ＴＦ
Ｔ：Thin Film Transistor、以下では薄膜トランジスタ
という）を含む従来の半導体装置について説明する。現
在、高集積化が進むＳＲＡＭにおいて、小面積で低待機
時電流（または低スタンバイ電流という）を実現するた
めに、ＮチャンネルＭＯＳトランジスタ上にＰチャンネ
ルＭＯＳ薄膜多結晶シリコントランジスタ（ＰＭＯＳ-
ＴＦＴ）を積み重ねたメモリセル（完全ＣＭＯＳ型メモ
リセル）等が要求されている。例えば、薄膜トランジス
タを用いたＣＭＯＳ型低消費ＳＲＡＭのスタンバイ電流
Ｉｓｂは、薄膜トランジスタのオフ電流Ｉｏｆｆによっ
て決定される。１ＭビットＳＲＡＭを例に取れば、Ｉｓ
ｂ＝Ｉｏｆｆ×１０⁶ であり、４ＭビットＳＲＡＭでは
Ｉｓｂ＝Ｉｏｆｆ×４×１０⁶ である。このようにスタ
ンバイ電流Ｉｓｂは、薄膜トランジスタのオフ電流Ｉｏ
ｆｆをメモリセルの個数倍した値になる。そのため、薄
膜トランジスタ１個のオフ電流Ｉｏｆｆを低減すること
により、ＳＲＡＭ全体のスタンバイ電流Ｉｓｂを大きく
削減することができる。

【０００３】この薄膜トランジスタのオフ電流の発生原
因は、ドレインとチャンネル間の空乏層内での発生電流
と考えられている。この発生電流は、多結晶シリコンの
粒界や結晶粒内の欠陥にあるトラップ準位に起因する。
従って、多結晶シリコンを使った薄膜トランジスタのオ
フ電流を減らす一つの方法は、このトラップ準位を形成
するダングリングボンドを水素等によって終端すること
である。それによって、バンドギャップ中のトラップ準
位が減少し、トラップを介して発生する電流、つまり薄
膜トランジスタのオフ電流を減らすことができる。水素
化の方法としては、アルミ配線を形成した後に、パッシ
ベーション膜としてプラズマ窒化膜を堆積させてパッシ
ベーション膜に含まれている水素を拡散させる方法が一
般的であるが、水素イオンを注入する方法や、水素プラ
ズマ中でアニールする方法でも水素化の効果を得ること
ができる。ここで、プラズマ窒化膜とは、プラズマＣＶ
Ｄ法により形成された窒化膜である。

【０００４】図７乃至図９にＳＲＡＭ構造の一部である
従来の薄膜トランジスタの構造の概略を示す。図７には
単結晶シリコン１上に形成された薄膜トランジスタの概
略平面図を示し、図８は図７のＡ−Ａ線に沿った概略断
面図、図９は図７のＢ−Ｂ線に沿った概略断面図であ
る。これらの図に於いて、単結晶シリコン基板１上の層
部分１ａ上には多結晶シリコンのゲート電極２が形成さ
れ、その上には薄膜多結晶シリコン層４が公差して形成
され、ゲート電極２に重なる部分は薄膜トランジスタの
チャンネル部４ａとなり、ゲート電極２に重ならない部
分はソース４ｂあるいはドレイン４ｃとなっている。ゲ
ート電極２とチャンネル部４ａとの間にはシリコン酸化
膜５が形成されている。このようなトランジスタ構造は
更に第１層間絶縁膜７、ＯＨ基ストッパーとしてのシリ
コン窒化膜６および平坦化された第２層間絶縁膜８によ
り覆われ、半導体装置全体は更にパッシベーション膜９
により保護されている。

【０００５】このような構造の従来の半導体装置を製造
するためには、まず、多結晶シリコン基板１上の層部分
１ａにＮチャンネルＭＯＳ−ＦＥＴを形成した後に層間
絶縁膜を介して、薄膜トランジスタのゲート電極２を多
結晶シリコンで形成する。次にゲート電極２上に、減圧
ＣＶＤ法によってゲート酸化膜用のシリコン酸化膜５を
例えば４０ｎｍ形成し、続いて能動体として働く多結晶
シリコン層４を例えば３０ｎｍ形成する。この状態でフ
ォトリソグラフィ法によって、多結晶シリコン層４のチ
ャンネル部４ａとなるべき領域にレジストを残してソー
ス４ｂおよびドレイン４ｃを形成して薄膜トランジスタ
を構成する。

【０００６】次に、第１層間絶縁膜７を薄膜トランジス
タ上に堆積させ、その上にＯＨ基ストッパー用のシリコ
ン窒化膜６を例えば１００ｎｍ堆積する。その上に不純
物が添加された第２層間絶縁膜８を堆積させた後、ウェ
ット雰囲気中で熱処理することにより第２層間絶縁膜８
の表面を平坦化させ、図示してないコンタクトホールを
形成し、タングステンプラグを形成し、アルミ配線を行
う。更にその上にパッシベーション膜９としてプラズマ
窒化膜を形成し、半導体装置が完成する。

【０００７】このような従来の半導体装置に於いて、第
１および第２の層間絶縁膜７および８の間にシリコン窒
化膜６を形成するのは、上述の通りＯＨ基のストッパー
として作用させるためである。即ち、図１０に示す如
く、第１および第２の層間絶縁膜７および８の間にシリ
コン窒化膜が設けられていない半導体装置にパッシベー
ション膜９としてプラズマ窒化膜を堆積させる場合に
は、この堆積工程中に第２の層間絶縁膜８上に形成され
たパッシベーション膜９中の水素が、拡散経路５０で示
す如く層間絶縁膜７および８を通して薄膜トランジスタ
に達し、薄膜トランジスタを水素化するので、オフ電流
の小さい薄膜トランジスタを製造することができるので
ある。

【０００８】一方、アルミ配線の断線防止のために行う
下層膜の平坦化の方法として、ボロンやリン等を多く含
む酸化膜を約１μｍ堆積させ、約８００℃から約１００
０℃で水蒸気中で熱処理を加えてリフローさせるウェッ
トリフローが行われており、この方法は酸素Ｏ₂ や窒素
Ｎ₂ 雰囲気中での熱処理に比べてリフロー効果が大き
い。しかしながら、薄膜トランジスタを用いたＳＲＡＭ
の層間絶縁膜平坦化にこのウェットリフロー法を適用す
る場合、ウェットリフロー時の雰囲気中に含まれるＯＨ
基が拡散経路５１により示す如く薄膜トランジスタに達
し、薄膜トランジスタのゲート酸化膜を再酸化して、図
３に示す如く厚膜化し、ゲートポリシリコンの酸化部分
５２およびチャンネルポリシリコンの酸化部分５３を形
成させてしまうという問題があった。

【０００９】この問題を解決するために、従来、図１１
に示すようにＯＨ基を通さないシリコン窒化膜６をボロ
ン、リン等を多く含む酸化膜と薄膜トランジスタとの間
に形成して、経路５１で示すようにＯＨ基の侵入を防
ぎ、薄膜トランジスタの酸化膜の再酸化を防いでいる。
この層間窒化膜６は温度約７８０℃で減圧ＣＶＤ法によ
って形成するもので、水素を含まず、また膜質が緻密な
ため水素の拡散係数も極めて小さい。パッシベーション
膜９であるプラズマ窒化膜は、逆に水素を多く含み、後
の熱処理で水素を放出する。

【００１０】ところが、層間窒化膜６は、ＯＨ基を通さ
ないだけでなく、経路５０で示す如く水素の拡散も妨げ
るため、薄膜トランジスタに対する水素化の効果を著し
く減少させ、薄膜トランジスタのチャンネル部のダング
リングボンドを終結することができず、オフ電流を増大
させてしまうという問題を引き起こす。水素は、約２０
ｎｍのシリコン窒化膜でさえほとんど透過しないことが
分かっている。水素は、アルミ配線と基板を結ぶコンタ
クトホールを開口する時に同時に層間窒化膜に開けられ
た開口部分からしか薄膜トランジスタに達することがで
きない。

【００１１】

【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、負荷として用いられる
PMOS-TFTの上層にシリコン窒化膜が堆積される構造とな
る。このため、緻密なシリコン窒化膜が水素の拡散を妨
害し、薄膜トランジスタのチャンネル部に水素が到達す
ることを妨げる。このため、薄膜トランジスタのダング
リングボンドを水素により終結することができないとい
う問題点があった。

【００１２】この発明は上記のような問題点を解決する
ためになされたもので、ウェットリフローによって層間
膜を平坦化する際、多結晶半導体を用いた薄膜トランジ
スタのチャンネル部のゲート酸化膜が再酸化して厚膜化
することなく、水素拡散等の薄膜トランジスタのダング
リングボンド終結に必要な物質の拡散を図ることによ
り、図るトランジスタの特性を向上することを目的とし
ており、さらにそのような薄膜トランジスタの製造方法
を提供することを目的としている。

【００１３】

【課題を解決するための手段】請求項１記載の半導体装
置は、ゲート電極上に形成された酸化膜のゲート酸化膜
及び前記ゲート酸化膜上に形成された多結晶半導体膜か
らなるチャンネル部を有する薄膜トランジスタと、上記
多結晶半導体膜の側壁及び上記ゲート酸化膜の側壁を覆
うシリコン窒化膜のサイドウオールと、上記薄膜トラン
ジスタを上記シリコン窒化膜と共に覆い、水素が通過可
能な層間絶縁膜と、上記層間絶縁膜上に設けられたパッ
シベーション膜とを備えている。

【００１４】請求項２記載の半導体装置の製造方法は、
ゲート電極上に形成された酸化膜のゲート酸化膜及び前
記ゲート酸化膜上に形成された多結晶半導体膜からなる
チャンネル部を有する薄膜トランジスタを形成する工程
と、上記薄膜トランジスタを覆うシリコン窒化膜を形成
する工程と、上記シリコン窒化膜を異方性エッチングし
て上記多結晶半導体膜の側壁及び上記ゲート酸化膜の側
壁を覆うシリコン窒化膜のサイドウオールを形成する工
程と、上記サイドウオールと共に上記薄膜トランジスタ
を覆い、水素が通過可能な層間絶縁膜を形成する工程
と、上記層間絶縁膜を水蒸気雰囲気中で熱処理して平坦
化する工程と、上記層間絶縁膜上にパッシベーション膜
としてとしてプラズマ窒化膜を形成する工程とを備えて
いる。

【００１５】請求項１記載の半導体装置は、ゲート電極
上に形成された酸化膜のゲート酸化膜及び前記ゲート酸
化膜上に形成された多結晶半導体膜からなるチャンネル
部を有する薄膜トランジスタにおける多結晶半導体膜の
側壁及びそのゲート酸化膜の側壁を覆うシリコン窒化膜
のサイドウオールを備えているので、シリコン窒化膜を
通過できない水素を薄膜トランジスタの上面からチャン
ネル部に導入できると共に、薄膜トランジスタ形成後の
工程により薄膜トランジスタのゲート酸化膜に酸化剤が
侵入するのを防ぐことができる。このことからトランジ
スタの持っているダングリングボンドを終結するための
物質をチャンネル部の上面より導入することができ、ト
ランジスタが有しているダングリングボンドを容易に終
結させることができる。また、同時にチャンネル部のゲ
ート酸化膜の再酸化を防止できる。

【００１６】請求項２記載の本発明による半導体装置の
製造方法は、ゲート電極上に形成された酸化膜のゲート
酸化膜及び前記ゲート酸化膜上に形成された多結晶半導
体膜からなるチャンネル部を有する薄膜トランジスタを
形成する工程とこの多結晶半導体膜の側壁及びゲート酸
化膜の側壁を覆うシリコン窒化膜を形成する工程とを備
えており、チャンネル部の上面より水素を導入すること
ができ、薄膜トランジスタが有しているダングリングボ
ンドを容易に終結させることができる。また、同時にチ
ャンネル部のゲート酸化膜の再酸化を防止できる。

【００１７】

【実施例】図１乃至図６には、本発明の半導体装置のＳ
ＲＡＭ構造の一部である薄膜トランジスタの構造の概略
およびその製造工程を示す。図１は単結晶シリコン１上
に形成された薄膜トランジスタの概略断面図で、図８に
対応する図である。これらの図に於いて、単結晶シリコ
ン基板１上の層部分１ａ上には多結晶シリコンで形成し
たメモリセルの負荷を構成する薄膜トランジスタのゲー
ト電極２が形成され、その上には薄膜多結晶シリコン層
４がシリコン酸化膜５を介して公差して形成され、図示
はされてないが、薄膜多結晶シリコン層４がゲート電極
２に重なる部分は薄膜トランジスタのチャンネル部とな
り、ゲート電極２に重ならない部分はソースあるいはド
レインとなっている。

【００１８】本発明の半導体装置は、薄膜トランジスタ
のチャンネル部を構成する多結晶シリコン層４およびシ
リコン酸化膜５の２つの側壁上にＯＨ基ストッパーの作
用をするシリコン窒化膜１６が形成され、この側壁を覆
っている。

【００１９】このようなトランジスタ構造は更に第１層
間絶縁膜７および平坦化された第２層間絶縁膜８により
覆われている。これら層間絶縁膜７および８には、図示
してないコンタクトホールを貫通させてその中にタング
ステンプラグを形成し、第２絶縁膜８上にアルミ配線を
形成してある。更にその上にパッシベーション膜９とし
てプラズマ窒化膜を形成して半導体装置全体を覆って保
護し、半導体装置が完成する。

【００２０】このような構造の従来の半導体装置を製造
するためには、まず、図２に示す如く、多結晶シリコン
基板１上の層部分１ａにＮチャンネルＭＯＳ−ＦＥＴ
（図示してない）を形成した後に層間絶縁膜を介して、
薄膜トランジスタのゲート電極２を多結晶シリコンで形
成する。更にゲート電極２上に、減圧ＣＶＤ法によって
ゲート酸化膜用のシリコン酸化膜５を例えば４０ｎｍの
厚さで形成し、続いて能動体として働く多結晶シリコン
層４を例えば３０ｎｍの厚さで形成する。この状態でフ
ォトリソグラフィ法によって、多結晶シリコン層４のチ
ャンネル部となるべき領域にレジストを残してソースお
よびドレイン用のイオン注入を行う。その後レジストを
除去して熱処理を施すことによってイオン種を活性化
し、ソースおよびドレイン領域を形成して薄膜トランジ
スタを構成する。

【００２１】次に、図３に示す如く、薄膜トランジスタ
を覆うシリコン窒化膜１６ａを例えば１００ｎｍの厚さ
で周知の適当な方法により堆積させる。

【００２２】次に、図３の工程で形成したシリコン窒化
膜１６ａが、ウエハ全面において丁度エッチングされる
時間だけ異方性エッチングを行ない、図４に示すように
チャネル部の側壁を覆うシリコン窒化膜１６が残される
様な形状に除去し、チャンネル部に対するサイドウォー
ルを形成する。このシリコン窒化膜１６がウェットリフ
ロー時に侵入してくるＯＨ基のストッパーとして働き、
ゲートやチャネルの再酸化を防ぎ、ゲート酸化膜５の厚
酸化を阻止できる。なお、チャネルも酸化され薄くなる
が、その分だけ厚く積んでおけば問題ない。

【００２３】次に、図５に於いて第１層間絶縁膜７を薄
膜トランジスタ上に堆積させ、その上に不純物が添加さ
れた第２層間絶縁膜８を堆積させた後、図６に示す如く
ウェット雰囲気中で熱処理することにより第２層間絶縁
膜８の表面を平坦化させ、図示してないコンタクトホー
ルを形成し、タングステンプラグを形成し、アルミ配線
を行う。その上に更にパッシベーション膜９としてプラ
ズマ窒化膜を形成し、半導体装置が完成する。このパッ
シベーション膜９を形成する際に、基板温度は３５０℃
程度になっており、この熱によりパッシベーション膜９
に含まれる水素が拡散し、図１中の経路５０のようにチ
ャンネル部に達する。この水素によって薄膜トランジス
タのチャンネル部４と、図には示されていないがソース
・ドレイン領域とに含まれるダングリングポンドが終結
して、薄膜トランジスタの特性を向上することができ
る。

【００２４】

【発明の効果】以上の如く、請求項１記載の本発明の半
導体装置によれば、ゲート電極上に形成された酸化膜の
ゲート酸化膜及び前記ゲート酸化膜上に形成された多結
晶半導体膜からなるチャンネル部を有する薄膜トランジ
スタにおける多結晶半導体膜の側壁及びそのゲート酸化
膜の側壁を覆うシリコン窒化膜のサイドウオールを備え
ているので、シリコン窒化膜を通過できない水素を薄膜
トランジスタの上面からチャンネル部に導入できると共
に、薄膜トランジスタ形成後の工程により薄膜トランジ
スタのゲート酸化膜に酸化剤が侵入するのを防ぐことが
できる。従って、トランジスタの持っているダングリン
グボンドを終結するための物質をチャンネル部の上面よ
り導入することができ、トランジスタが有しているダン
グリングボンドを容易に終結させることができる。ま
た、同時にチャンネル部のゲート酸化膜の再酸化を防止
できる。酸化剤の混入を防ぎ、ゲート酸化膜の厚膜化を
防止できる。また同時に、前記シリコン窒化膜を通過で
きない物質を前記トランジスタの上面よりチャンネル部
に導入するために、トランジスタの持っているダングリ
ングボンドを終結でき、トランジスタの特性を向上する
ことができるという効果がある。

【００２５】請求項２記載の本発明の半導体装置の製造
方法は、ゲート電極上に形成された酸化膜のゲート酸化
膜及び前記ゲート酸化膜上に形成された多結晶半導体膜
からなるチャンネル部を有する薄膜トランジスタを形成
する工程と、上記薄膜トランジスタを覆うシリコン窒化
膜を形成する工程と、上記シリコン窒化膜を異方性エッ
チングして上記多結晶半導体膜の側壁及び上記ゲート酸
化膜の側壁を覆うシリコン窒化膜のサイドウオールを形
成する工程と、上記サイドウオールと共に上記薄膜トラ
ンジスタを覆い、水素が通過可能な層間絶縁膜を形成す
る工程と、上記層間絶縁膜を水蒸気雰囲気中で熱処理し
て平坦化する工程と、上記層間絶縁膜上にパッシベーシ
ョン膜としてとしてプラズマ窒化膜を形成する工程とを
備えているので、チャンネル部の上面より水素を導入す
ることができ、薄膜トランジスタが有しているダングリ
ングボンドを容易に終結させることができる。また、同
時にチャンネル部のゲート酸化膜の再酸化を防止できる
ので、トランジスタの特性を向上することができるとい
う効果がある。

【図面の簡単な説明】

【図１】この発明の半導体装置の実施例による薄膜トラ
ンジスタの一部分を示す概略断面図である。

【図２】図１の半導体装置の製造方法のうち薄膜トラン
ジスタの形成工程を示す概略断面図である。

【図３】図２の薄膜トランジスタをシリコン窒化膜で覆
った状態を示す概略断面図である。

【図４】図３のシリコン窒化膜をエッチングしてサイド
ウオールを形成した状態の概略断面図である。

【図５】図４の薄膜トランジスタを第１層間絶縁膜で覆
った状態を示す概略断面図である。

【図６】図５の第１層間絶縁膜上に平坦化した第２層間
絶縁膜を形成してパッシベーション膜を形成した状態を
示す概略断面図である。

【図７】従来の薄膜トランジスタを含む半導体装置の概
略平面図である。

【図８】図７の線Ａ−Ａに沿った概略断面図である。

【図９】図７の線Ｂ−Ｂに沿った概略断面図である。

【図１０】従来のシリコン窒化膜を持たない半導体装置
に於ける拡散経路の説明に有用な薄膜トランジスタの一
部分を示す概略断面図である。

【図１１】従来のシリコン窒化膜を持つ半導体装置に於
ける拡散経路の説明に有用な薄膜トランジスタの一部分
を示す概略断面図である。

【符号の説明】

１ 多結晶シリコン基板 ２ ゲート電極 ４ チャネル部 ５ ゲート酸化膜 １６ シリコン窒化膜（サイドウオール） ７ 第一層間絶縁膜 ８ 第二層間絶縁膜

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 ゲート電極上に形成された酸化膜のゲー
   ト酸化膜及び前記ゲート酸化膜上に形成された多結晶半
   導体膜からなるチャンネル部を有する薄膜トランジスタ
   と、上記多結晶半導体膜の側壁及び上記ゲート酸化膜の側壁
   を 覆うシリコン窒化膜のサイドウオールと、 上記薄膜トランジスタを上記シリコン窒化膜と共に覆
   い、水素が通過可能な層間絶縁膜と、 上記層間絶縁膜上に設けられたパッシベーション膜とを
   備えた半導体装置。
2. 【請求項２】 ゲート電極上に形成された酸化膜のゲー
   ト酸化膜及び前記ゲート酸化膜上に形成された多結晶半
   導体膜からなるチャンネル部を有する薄膜トランジスタ
   を形成する工程と、 上記薄膜トランジスタを覆うシリコン窒化膜を形成する
   工程と、 上記シリコン窒化膜を異方性エッチングして上記多結晶
   半導体膜の側壁及び上記ゲート酸化膜の側壁を覆うシリ
   コン窒化膜のサイドウオールを形成する工程と、 上記サイドウオールと共に上記薄膜トランジスタを覆
   い、水素が通過可能な層間絶縁膜を形成する工程と、 上記層間絶縁膜を水蒸気雰囲気中で熱処理して平坦化す
   る工程と、 上記層間絶縁膜上にパッシベーション膜としてとしてプ
   ラズマ窒化膜を形成する工程とを備えた半導体装置の製
   造方法。