JPH0581054B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は薄膜半導体素子に係り、特にアクチブ
マトリクス方式の表示装置などに好適な、薄膜電
界効果トランジスタの製造方法に関する。

〔従来の技術〕

例えば、特開昭57−141961号公報に記載されて
いるように、薄膜トランジスタの構造の一つに、
積層式のコプレーナ形の構造がある。

第２図は、このようなトランジスタの従来例を
示したもので、絶縁物基板１の上に不純物をドー
プしない（ｉ層と呼ぶ）シリコン薄膜２が、島状
に加工されて形成されている。この島状に加工さ
れたシリコン薄膜２の両端の上には、ｎ形不純物
をドープした（n⁺層と呼ぶ）シリコン薄膜３，
３′が、積層して形成されている。その上にSiO₂
膜等のゲート絶縁膜４が形成されている。このゲ
ート絶縁膜４には、n⁺層３の上の一部に開孔部
がある。その上に金属電極５，６，６′が形成さ
れている。

n⁺層３，３′はソース領域およびドレイン領域
であり、そこに接触する金属電極６，６′はソー
ス電極、ドレイン電極である。また金属電極５
は、その両端は、各々ソース、ドレイン領域の
n⁺層３，３′に重なるよう形成されており、ゲー
ト電極を形成する。

このトランジスタはMOSトランジスタと同様
の動作をし、ソース、ドレイン電極６，６′間に
電圧を印加したときに、ゲート電極５に正の電位
を与えれば、その電界効果により、ｉ層２と絶縁
膜４の界面にチヤンネルが形成され、電流が流れ
るようになる。

第３図は他の従来例であり、ゲート絶縁膜４の
上に多結晶シリコン膜のゲート電極７がある。こ
の上に絶縁膜８がある。ソースおよびドレイン領
域３，３′の上のゲート絶縁膜４と絶縁膜８には、
開孔部があり、これを介して、金属電極９，９′
がある。

ところで、このようなトランジスタのオン時の
電流は、ゲート電圧、ゲート絶縁膜の膜厚および
誘電率、界面電荷およびｉ層のシリコン薄膜の電
界効果移動度等に関係する。ここで、電界効果移
動度は、シリコン薄膜の微視的な構造に影響さ
れ、非晶質状態よりは多結晶状態の方が大きい。
また、多結晶状態でも、結晶面又は結晶粒界での
シリコン原子の結合状態、すなわち、シリコン原
子の結合が十分にされていない、いわゆるダング
リングボンドの有無により大きく影響される。そ
のため、多結晶シリコンを用いた場合は、結合さ
れていない部分に水素原子を結合させて安定化す
る方法が一般に行なわれている。これを水素化処
理と呼ぶ。

これまでに知られている水素化処理の方法は、
水素を含むシリコンナイトライド層を、プラズマ
CVDの方法で形成し、その後の熱処理で水素を
拡散する方法がとられている。シリコンナイトラ
イド膜を形成する位置は色々あるが、一般にはゲ
ート電極を形成してからであり、下のｉ層との間
に、何層かの膜が挿入されている。

〔発明が解決しようとする問題点〕

上記従来技術は次の問題点があつた。

(1) シリコンナイトライド膜の形成プロセスが増
加する。シリコンナイトライド膜は、ヤング率
が小さいことからクラツクが入り易く、プロセ
ス上注意する必要があるので、工程が一工程増
加する以上に、プロセス上の不利益になる。

(2) 水素原子の拡散時に、水素は、中間に多結晶
シリコン層があればそこで吸収され、また、中
間にメタル層があればつきぬけにくいといつた
ことがあるため、界面から離れた表面に形成さ
れた膜からは、十分に拡散されなくなる。

本発明の目的は、なるべく簡略なプロセスで水
素化処理することであり、水素化処理の拡散源と
なる水素を含む膜を、できるだけトランジスタの
界面に近づけて形成することである。

〔問題点を解決するための手段〕

上記目的は、ゲート絶縁膜を形成した後に、水
素を含んだ非晶質シリコン膜を形成させてゲート
電極とし、その後、所定の温度で熱処理して、上
記ゲート電極から上記ゲート絶縁膜を介して多結
晶シリコン膜に水素を拡散させることにより達成
される。

このとき、この水素を含んだ非晶質シリコン膜
は、ｎ形又はｐ形の不純物をドープしておくこと
により、低抵抗の膜とする。

そして、この非晶質シリコン膜からなるゲート
電極は、多結晶シリコン膜に水素を拡散させるた
めの水素供給源として働くのは勿論、それだけで
はなく、さらに次の２通りの役割をも果たすこと
ができる。

１）ゲート電極として使用できる。

２）ソース、ドレイン領域のコンタクト領域とし
て使用できる。この場合は、ゲート絶縁膜およ
び、絶縁膜に開孔部を設け、下のソース、ドレイ
ン領域のn⁺層に接続させる。

このような手段をとることにより、プロセスを
多くすることなく、効果的な水素化処理ができ
る。

〔作用〕

ゲート電極は水素を添加した非晶質シリコン膜
で形成される。ゲート電極としては、n⁺形の不
純物等抵抗を下げるための不純物がドープしてあ
ればよく、最終的には水素がその中に存在しなく
なつてしまつてもよい。従つて、熱処理により水
素を供給し、チヤンネル領域を形成するｉ層のシ
リコン薄膜を水素化することができる。その際、
ゲート絶縁膜１枚のみへだてた所に水素の拡散源
となる非晶質シリコン膜があるので、水素の拡散
は、比較的低温で、あるいは短時間で処理するこ
とができる。

一方、ソース、ドレイン領域のn⁺層に接触し
た非晶質シリコンは、電極コンタクト用の中間膜
として作用する。この領域から供給される水素原
子は、n⁺領域とｉ領域の界面付近、すなわち接
合形成面付近のシリコンの水素化処理に効果があ
り、水素化することにより、トラツプ密度は減小
し、リーク電流は小さくなる。

〔実施例〕

以下、本発明の一実施例を第１図により説明す
る。

絶縁基板１１の上には、島状に形成した、不純
物をドープしてない多結晶シリコン膜１２が形成
されている。その両端の上にｎ形不純物をドープ
したn⁺形シリコン膜１３，１３′が積層して形成
されている。その上にゲート絶縁膜１４が形成さ
れ、ゲート絶縁膜１４には、n⁺層１３，１３′上
に開孔部がある。その上に水素が添加された非晶
質シリコン１５，１６，１６′がある。１５はゲ
ート電極であり、１６，１６′はn⁺層１３，１
３′と接触している。さらにその上に金属層１７，
１８，１８′がある。１８，１８′が各々ソース電
極とドレイン電極である。また、１７は、ゲート
電極の低抵抗化用の電極である。

次に、この第１図に示した本発明による薄膜ト
ランジスタの製造方法の一実施例について、第４
図により説明する。

(a) 絶縁基板１１の上に、多結晶シリコンのｉ層
１２およびn⁺層１３を積層して形成する。

(b) ホトエツチングにより、n⁺層１３の一部を
除去する。

(c) ホトエツチングにより、島を形成する。

(d) ゲート絶縁膜１４を形成し、ホトエツチング
によりその一部を除去し、開孔部を設ける。

(e) 水素を添加した非晶質シリコン膜１５を形成
する。実施例では、このシリコン膜１５はｎ形
のドーパントを添加したn⁺形である。さらに
その上に金属層１７を形成する。

(f) ホトエツチングにより、金属層１７とn⁺非
晶質シリコン層１５の一部を除去し、各部を分
離する。

最後に、図示してないが、熱処理（350〜450
℃）を行ない、非晶質シリコン膜１５からｉ層１
２へ水素を拡散させて薄膜トランジスタ素子を得
る。

ところで、上記第２図と第３図で説明した従来
技術には次の問題点もあつた。すなわち、第２
図、第３図において、ソース、ドレイン領域を形
成するn⁺層３，３′は、その形成工程では、ｉ層
２の上全面にn⁺層を積層し、チヤネル領域にな
る部分のn⁺層をエツチングで除去してｉ層を表
面に出す方法によつている。この場合、ｉ層と
n⁺層は、エツチングレートがほぼ等しいことか
ら、n⁺層のみを除去することができず、オーバ
ーエツチングによりｉ層も除去するようにしてい
る。このときn⁺層がｉ層とほぼ同等か、多少薄
い膜厚の場合には、n⁺層の膜厚、エツチンクレ
ートのばらつき等を考慮し、なおかつn⁺層を完
全に除去することを考えると、オーバエツチング
を極端に進めなければならず、この結果、ｉ層が
薄くなりすぎたり、段差の高さが大きくなりすぎ
ることがある。そのため、n⁺層はｉ層に比較し
て、十分薄くしておく必要がある。

しかして、このようにn⁺層を薄くしたときの
問題点として、電極コンタクト層のつきぬけの問
題がある。即ち、第２図、第３図に示すように、
ソース、ドレインの金属電極６，６′は、n⁺層
３，３′と反応して、金属シリサイド層が界面に
も形成されてしまう。そして、n⁺層３，３′が多
結晶シリコンの場合には、粒界にそつてシリサイ
ド化が進行するため、シリサイド層の膜厚は厚く
なり、n⁺層が薄い場合には、つきぬけてしまう
のである。

そして、このようなつきぬけを生じるとn⁺層
とｉ層の接合がこわされることがある。そして、
接合は役に立たなくなり、リーク電流が増大して
しまう。

そこで、このような問題点を解決するために
は、n⁺層をエツチングで除去するときには、n⁺
層の膜厚が薄く、ソース、ドレインの電極を接続
すべき領域では、n⁺層の膜が厚くなつていれば
よく、そのためには第４図で説明したように、ｉ
層１２の上に膜厚の薄い第１のn⁺層１３を形成
して、その一部をエツチングで除去し、次にｉ層
およびn⁺層の一部をエツチングで除去して島状
のパターンを形成し、その上に絶縁膜１４を形成
したあと、n⁺層の上の一部分をエツチングで除
去して開孔部を設け、その上に膜厚の厚い第２の
n⁺層１５を形成し、その上に電極用の金属膜１
７を形成するようにしてやればよい。

このようにすれば、ｉ層を露出するためにn⁺
層をエツチングで除去するときには、第１のn⁺
層が薄いために、その膜厚やエツチングレートの
ばらつきを考えてオーバエツチングしたところ
で、ｉ層のエツチング深さが、極端に大きくなる
ことはない。その後で、膜厚の厚い第２のn⁺層
を形成し、これの一部をエツチングで除去する
が、その場合には、エツチングで除去する領域に
は、第１のn⁺層と第２のn⁺層の間に絶縁膜が挿
入されており、絶縁膜とシリコン層のエツチング
レートは大きく異なることから、オーバエツチン
グしても下の絶縁膜が大きくエツチングされるこ
とはない。金属電極は第２のn⁺層の上に形成す
るので、金属シリサイド層が界面に形成されたと
しても、つきぬけることはない。

従つて、上記実施例によれば、以下のような効
果がある。

(1) n⁺層をエツチングで除去する領域のn⁺層は
膜厚が薄いので、n⁺層を一部を完全に除去す
るためには、極端なオーバエツチングの必要は
ない。

(2) 金属電極を接続するn⁺層は、膜厚の厚い第
２のn⁺層であるので、界面にできるシリサイ
ド層がつきぬけて、下地のｉ層に接続すること
はない。

(3) 第２のn⁺層は、ゲート電極を形成するn⁺層
と同じプロセスで形成されるので、プロセスは
長くならない。

(4) 必要に応じては、第１のn⁺層の不純物濃度
を低くして、電界緩和用のn^-層とし、n⁺−n^-
−ｉ接合を形成することもできる。

ところで、以上の説明では、本発明を第１図の
実施例によつて説明しており、これによれば、第
１図の１５，１６，１６′は、水素添加の非晶質
シリコン膜で説明しているが、本特許の主旨から
いえば、上記膜は、多結晶シリコンであつてもよ
い。また、第１図の１７，１８，１８′の金属又
はシリサイド膜は、必ずしも積層されて形成され
たものでなく、第２のn⁺層のどこかの部分で接
触していてもよい。さらに、コンタクト領域１
６，１６′も必ずしもなくともよい。

〔発明の効果〕

本発明によれば、次の効果がある。

１ 水素化処理用の水素を含んだ膜を、ゲート絶
縁膜の上に設けるので、水素が拡散すべき距離
を短くでき、かつ水素を吸収する層が間に入ら
ないことから、比較的低温で、短時間のアニー
ルでよい。

２ 第４図で説明したプロセスを通せば、第２図
の従来例に必要なプロセスに比較して、特別に
ホトエツチングの回数を増加しなくともよく、
プロセスの増加を充分に抑えることができる。

３ 水素化処理に、シリコンナイトライド膜を使
用しなくともよいため、ヤング率が小さいため
に起るクラツク等の問題はなくなる。

４ 第３図従来例のように、ゲート電極として多
結晶シリコン膜を用いる場合には、従来技術で
は、その上にシリコンナイトライド膜を設ける
工程が入るが、本発明では、上記多結晶シリコ
ンの代りに、水素を含む、非晶質シリコンを形
成するのみでよく、プロセス工程は増加しな
い。

５ 第１図の実施例のように、非晶質シリコンの
上に、金属又は金属シリサイド膜をつけておけ
ば、水素の外側への拡散をストツプさせること
ができ、水素化処理中、又は長期間の使用時に
水素が外側へ逃げることを少くすることがで
き、特性を安定化することができる。

【図面の簡単な説明】

第１図は本発明の製造方法により製造された薄
膜トランジスタの一例を示す断面図、第２図及び
第３図はそれぞれ従来例を示す断面図、第４図は
本発明による薄膜トランジスタの製造方法の一実
施例を示す説明図である。 １１…絶縁基板、１２…多結晶シリコン膜、１
３，１３′…n⁺シリコン膜、１４…ゲート絶縁
膜、１５，１６，１６′…水素添加非晶質シリコ
ン膜、１７，１８，１８′…金属層。

Claims (1)

1. 【特許請求の範囲】 １ 絶縁基板上に島状に形成した多結晶シリコン
   薄膜領域で形成した絶縁ゲート型電界効果トラン
   ジスタからなる薄膜トランジスタの製造方法にお
   いて、上記多結晶シリコン薄膜領域にあるゲート
   絶縁膜上に水素を添加した非晶質シリコン膜から
   なるゲート電極を形成する工程と、加熱処理によ
   り上記水素を添加した非晶質シリコン膜から上記
   多結晶シリコン薄膜領域に水素を拡散する工程の
   少なくとも２種の工程を含み、上記多結晶シリコ
   ン薄膜領域の少なくとも一部に、上記非晶質シリ
   コン膜からなるゲート電極から拡散されてきた水
   素と結合した多結晶シリコンが含まれるように構
   成したことを特徴とする薄膜トランジスタの製造
   方法。 ２ 特許請求の範囲第１項において、上記非晶質
   シリコン膜の一部がソース領域及びドレイン領域
   に接触して形成されるように、上記ゲート絶縁膜
   に開孔部を形成する工程が含まれていることを特
   徴とする薄膜トランジスタの製造方法。 ３ 特許請求の範囲第１項において、上記非晶質
   シリコン膜が一方導電形特性を呈するように不純
   物を添加する工程が含まれていることを特徴とす
   る薄膜トランジスタの製造方法。 ４ 特許請求の範囲第１項において、上記非晶質
   シリコン膜の上面に金属膜又は金属シリサイド膜
   を積層する工程が含まれていることを特徴とする
   薄膜トランジスタの製造方法。