JPH07120805B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH07120805B2 JPH07120805B2 JP62257703A JP25770387A JPH07120805B2 JP H07120805 B2 JPH07120805 B2 JP H07120805B2 JP 62257703 A JP62257703 A JP 62257703A JP 25770387 A JP25770387 A JP 25770387A JP H07120805 B2 JPH07120805 B2 JP H07120805B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- source
- silicon layer
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置およびその製造方法に関し、特に多
結晶シリコン膜を用いた薄膜トランジスタを有する半導
体装置およびその製造方法に関する。
結晶シリコン膜を用いた薄膜トランジスタを有する半導
体装置およびその製造方法に関する。
多結晶シリコン膜を薄膜トランジスタに用いる場合は、
チャンネル領域の膜厚は薄い方がリーク電流が低減する
傾向があることが、例えばアイイーイーイー トランザ
クションズ オン エレクトロン デバイシーズ（IEEE
Transactions on Electron Devices）Vol.ED−32
No.2 Feb.1985年258頁にエス・デ・エス・マール
（S.D.S.Malh）等により報告されている。
チャンネル領域の膜厚は薄い方がリーク電流が低減する
傾向があることが、例えばアイイーイーイー トランザ
クションズ オン エレクトロン デバイシーズ（IEEE
Transactions on Electron Devices）Vol.ED−32
No.2 Feb.1985年258頁にエス・デ・エス・マール
（S.D.S.Malh）等により報告されている。
第２図は、多結晶シリコンを用いて形成した従来の薄膜
トランジスタの一例の断面図である。
トランジスタの一例の断面図である。
第２図において、半導体基板１にはＮチャンネルトラン
ジスタのソース・ドレインを形成するN+型拡散層２が形
成されており、ゲート絶縁膜４を介して共通のゲート電
極５が形成されている。そして層間絶縁膜６と第２のゲ
ート絶縁膜７上には、Ｐチャンネルトランジスタのソー
ス・ドレイン領域を形成するP+型多結晶シリコン層8Aと
多結晶シリコンからなるチャンネル領域8Bとが形成され
ており、これらP+型シリコン層8Aとチャンネル領域8Bは
一体的に形成され、両方の領域で多結晶シリコンの膜厚
に差はない。
ジスタのソース・ドレインを形成するN+型拡散層２が形
成されており、ゲート絶縁膜４を介して共通のゲート電
極５が形成されている。そして層間絶縁膜６と第２のゲ
ート絶縁膜７上には、Ｐチャンネルトランジスタのソー
ス・ドレイン領域を形成するP+型多結晶シリコン層8Aと
多結晶シリコンからなるチャンネル領域8Bとが形成され
ており、これらP+型シリコン層8Aとチャンネル領域8Bは
一体的に形成され、両方の領域で多結晶シリコンの膜厚
に差はない。
上述したように、多結晶シリコンを用いて形成した従来
の薄膜トランジスタでは、一つの多結晶シリコン層に、
薄膜トランジスタのチャンネル領域とＰチャンネルトラ
ンジスタのソース・ドレイン領域が一体的に形成されて
いるため、これら両領域の膜厚は等しくなっている。こ
のため、チャンネル領域の膜厚を薄くすることにより、
薄膜トランジスタのリーク電流を低減させ、しきい値電
圧の絶対値を低下させようとする、同時にソース・ドレ
イン領域の膜厚も薄せざるを得なくなり、電気抵抗が高
くなってしまうという欠点がある。
の薄膜トランジスタでは、一つの多結晶シリコン層に、
薄膜トランジスタのチャンネル領域とＰチャンネルトラ
ンジスタのソース・ドレイン領域が一体的に形成されて
いるため、これら両領域の膜厚は等しくなっている。こ
のため、チャンネル領域の膜厚を薄くすることにより、
薄膜トランジスタのリーク電流を低減させ、しきい値電
圧の絶対値を低下させようとする、同時にソース・ドレ
イン領域の膜厚も薄せざるを得なくなり、電気抵抗が高
くなってしまうという欠点がある。
第１の発明の半導体装置は、半導体素子が形成された半
導体基板と、該半導体基板上に絶縁膜を介して形成され
薄膜トランジスタのチャンネル領域とソース・ドレイン
領域を形成する多結晶シリコン層と、該多結晶シリコン
層の前記チャンネル領域とソース・ドレイン領域のうち
チャンネル領域のみが薄くなるようにその表面に形成さ
れたシリコン酸化膜と、該シリコン酸化膜の側面に接し
前記多結晶シリコン層の前記ソース・ドレイン領域上に
形成された金属硅化物膜とを含む薄膜トランジスタを有
することを特徴とするものである。
導体基板と、該半導体基板上に絶縁膜を介して形成され
薄膜トランジスタのチャンネル領域とソース・ドレイン
領域を形成する多結晶シリコン層と、該多結晶シリコン
層の前記チャンネル領域とソース・ドレイン領域のうち
チャンネル領域のみが薄くなるようにその表面に形成さ
れたシリコン酸化膜と、該シリコン酸化膜の側面に接し
前記多結晶シリコン層の前記ソース・ドレイン領域上に
形成された金属硅化物膜とを含む薄膜トランジスタを有
することを特徴とするものである。
第２の発明の半導体装置の製造方法は、半導体素子が形
成された半導体基板上に絶縁膜を介し薄膜トランジスタ
のチャンネル領域とソース・ドレイン領域となる多結晶
シリコン層を形成する工程と、窒化シリコン膜をマスク
とし前記多結晶シリコン層表面の前記チャンネル領域と
ソース・ドレイン領域のうちチャンネル領域のみを酸化
しシリコン酸化膜を形成して多結晶シリコン膜を薄膜化
する工程と、前記シリコン酸化膜上を含む全面に金属膜
を形成したのち熱処理し前記多結晶シリコン層の前記ソ
ース・ドレイン領域上に金属硅化物膜を形成し、かつ前
記シリコン酸化膜上の未反応の前記金属膜を除去する工
程とを含むことを特徴とするものである。
成された半導体基板上に絶縁膜を介し薄膜トランジスタ
のチャンネル領域とソース・ドレイン領域となる多結晶
シリコン層を形成する工程と、窒化シリコン膜をマスク
とし前記多結晶シリコン層表面の前記チャンネル領域と
ソース・ドレイン領域のうちチャンネル領域のみを酸化
しシリコン酸化膜を形成して多結晶シリコン膜を薄膜化
する工程と、前記シリコン酸化膜上を含む全面に金属膜
を形成したのち熱処理し前記多結晶シリコン層の前記ソ
ース・ドレイン領域上に金属硅化物膜を形成し、かつ前
記シリコン酸化膜上の未反応の前記金属膜を除去する工
程とを含むことを特徴とするものである。
次に、本発明について図面を参照して説明する。第１図
（ａ）〜（ｇ）は本発明の一実施例を説明するための工
程順に示した半導体チップの断面図である。
（ａ）〜（ｇ）は本発明の一実施例を説明するための工
程順に示した半導体チップの断面図である。
まず第１図（ａ）に示すように、フィールド絶縁膜３で
囲まれた半導体基板１表面の素子領域に、N+型拡散層2,
ゲート絶縁膜４及びゲート電極５より構成されたＮ型MO
SFETを形成したのち、ゲート電極５の上面が露出する様
に、酸化膜等からなる層間絶縁膜６を形成する。次に層
間絶縁膜６及びゲート電極５表面の第２のゲート絶縁膜
７上を低濃度の不純物（例えば１×1017cm-2程度のＮ型
不純物）を有するか、或は不純物を全く有しない多結晶
シリコン層８を約1000Åの厚さに形成する。
囲まれた半導体基板１表面の素子領域に、N+型拡散層2,
ゲート絶縁膜４及びゲート電極５より構成されたＮ型MO
SFETを形成したのち、ゲート電極５の上面が露出する様
に、酸化膜等からなる層間絶縁膜６を形成する。次に層
間絶縁膜６及びゲート電極５表面の第２のゲート絶縁膜
７上を低濃度の不純物（例えば１×1017cm-2程度のＮ型
不純物）を有するか、或は不純物を全く有しない多結晶
シリコン層８を約1000Åの厚さに形成する。
次に第１図（ｂ）に示すように、多結晶シリコン層８表
面に熱酸化により薄いシリコン酸化膜９を形成する。し
かる後、窒化シリコン膜10を薄膜トランジスタのチャン
ネル領域となる領域を除いて形成する。
面に熱酸化により薄いシリコン酸化膜９を形成する。し
かる後、窒化シリコン膜10を薄膜トランジスタのチャン
ネル領域となる領域を除いて形成する。
次に第１図（ｃ）に示すように、窒化シリコン膜10で覆
われてないチャンネル領域のみに選択的にシリコン酸化
膜11を形成してその領域の多結晶シリコン層８の膜厚を
400Å程度に薄くしたのち窒化シリコン膜10を除去す
る。
われてないチャンネル領域のみに選択的にシリコン酸化
膜11を形成してその領域の多結晶シリコン層８の膜厚を
400Å程度に薄くしたのち窒化シリコン膜10を除去す
る。
次に第１図（ｄ）に示すように、シリコン酸化膜11が形
成されていない多結晶シリコン層８の領域に、高濃度の
Ｐ型不純物を導入してP+型多結晶シリコン層8Aとするこ
とにより、この領域をＰチャンネルトランジスタのソー
ス・ドレインとする薄膜トランジスタが形成される。次
いでP+型多結晶シリコン層8A上の薄いシリコン酸化膜９
を除去する。
成されていない多結晶シリコン層８の領域に、高濃度の
Ｐ型不純物を導入してP+型多結晶シリコン層8Aとするこ
とにより、この領域をＰチャンネルトランジスタのソー
ス・ドレインとする薄膜トランジスタが形成される。次
いでP+型多結晶シリコン層8A上の薄いシリコン酸化膜９
を除去する。
次に第１図（ｅ）に示すように、P+型多結晶シリコン層
8A及びシリコン酸化膜11を覆うように、ＷまたはTi等の
金属薄膜12を堆積する。
8A及びシリコン酸化膜11を覆うように、ＷまたはTi等の
金属薄膜12を堆積する。
次に第１図（ｆ）に示すように、熱処理を行ないP+型多
結晶シリコン層8Aと、金属薄膜12を反応させて、金属硅
化物膜12Aを自己整合的に形成する。
結晶シリコン層8Aと、金属薄膜12を反応させて、金属硅
化物膜12Aを自己整合的に形成する。
次に第１図（ｇ）に示すように、シリコン酸化膜11上の
未反応の金属薄膜12を除去し、P+型多結晶シリコン層8A
及び、金属硅化物膜12Aの２層膜をソース・ドレイン領
域とした薄膜トランジスタを形成する。
未反応の金属薄膜12を除去し、P+型多結晶シリコン層8A
及び、金属硅化物膜12Aの２層膜をソース・ドレイン領
域とした薄膜トランジスタを形成する。
このように本実施例のよれば、薄膜トランジスタのチャ
ンネル領域のみを薄くできるのでリーク電流が低減さ
れ、しきい値電圧の絶縁値を低下させることができる。
更にP+型多結晶シリコン層上に金属硅化物を形成するこ
とにより、ソース・ドレイン領域及びこれに接続する配
線の抵抗を小さくできる利点がある。
ンネル領域のみを薄くできるのでリーク電流が低減さ
れ、しきい値電圧の絶縁値を低下させることができる。
更にP+型多結晶シリコン層上に金属硅化物を形成するこ
とにより、ソース・ドレイン領域及びこれに接続する配
線の抵抗を小さくできる利点がある。
以上説明したように本発明は、絶縁膜を介して形成され
た多結晶シリコン層のチャンネル領域を選択的に酸化す
ることにより、ソース・ドレイン領域と配線領域の抵抗
を低いままに維持し、リーク電流が少くかつしきい値電
圧の絶対値の低い薄膜トランジスタを有する半導体装置
を形成することができる効果がある。
た多結晶シリコン層のチャンネル領域を選択的に酸化す
ることにより、ソース・ドレイン領域と配線領域の抵抗
を低いままに維持し、リーク電流が少くかつしきい値電
圧の絶対値の低い薄膜トランジスタを有する半導体装置
を形成することができる効果がある。
また多結晶シリコンを用いた薄膜トランジスタのチャン
ネル領域を薄くすることは、多結晶シリコンのソース・
ドレイン領域からの不純物の横方向拡散を抑えられると
いう効果もある。
ネル領域を薄くすることは、多結晶シリコンのソース・
ドレイン領域からの不純物の横方向拡散を抑えられると
いう効果もある。
第１図（ａ）〜（ｇ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図は従
来の半導体装置の構造例を示す断面図である。 １……半導体基板、２……N+型拡散層、３……フィール
ド絶縁膜、４……ゲート絶縁膜、５……ゲート電極、６
……層間絶縁膜、７……第２のゲート絶縁膜、８……多
結晶シリコン層、8A……P+型多結晶シリコン層、8B……
チャンネル領域、９……薄いシリコン酸化膜、10……窒
化シリコン膜、11……シリコン酸化膜、12……金属薄
膜、12A……金属硅化物膜。
めの工程順に示した半導体チップの断面図、第２図は従
来の半導体装置の構造例を示す断面図である。 １……半導体基板、２……N+型拡散層、３……フィール
ド絶縁膜、４……ゲート絶縁膜、５……ゲート電極、６
……層間絶縁膜、７……第２のゲート絶縁膜、８……多
結晶シリコン層、8A……P+型多結晶シリコン層、8B……
チャンネル領域、９……薄いシリコン酸化膜、10……窒
化シリコン膜、11……シリコン酸化膜、12……金属薄
膜、12A……金属硅化物膜。
Claims (2)
- 【請求項１】半導体素子が形成された半導体基板と、該
半導体基板上に絶縁膜を介して形成され薄膜トランジス
タのチャンネル領域とソース・ドレイン領域を形成する
多結晶シリコン層と、該多結晶シリコン層の前記チャン
ネル領域とソース・ドレイン領域のうちチャンネル領域
のみが薄くなるようにその表面に形成されたシリコン酸
化膜と、該シリコン酸化膜の側面に接し前記多結晶シリ
コン層の前記ソース・ドレイン領域上に形成された金属
硅化物膜とを含む薄膜トランジスタを有することを特徴
とする半導体装置。 - 【請求項２】半導体素子が形成された半導体基板上に絶
縁膜を介し薄膜トランジスタのチャンネル領域とソース
・ドレイン領域となる多結晶シリコン層を形成する工程
と、窒化シリコン膜をマスクとし前記多結晶シリコン層
表面の前記チャンネル領域とソース・ドレイン領域のう
ちチャンネル領域のみを酸化しシリコン酸化膜を形成し
て多結晶シリコン層を薄膜化する工程と、前記シリコン
酸化膜上を含む全面に金属膜を形成したのち熱処理し前
記多結晶シリコン層の前記ソース・ドレイン領域上に金
属硅化物膜を形成し、かつ前記シリコン酸化膜上の未反
応の前記金属膜を除去する工程とを含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62257703A JPH07120805B2 (ja) | 1987-10-12 | 1987-10-12 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62257703A JPH07120805B2 (ja) | 1987-10-12 | 1987-10-12 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0199261A JPH0199261A (ja) | 1989-04-18 |
| JPH07120805B2 true JPH07120805B2 (ja) | 1995-12-20 |
Family
ID=17309939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62257703A Expired - Lifetime JPH07120805B2 (ja) | 1987-10-12 | 1987-10-12 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120805B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2894391B2 (ja) * | 1991-09-20 | 1999-05-24 | 三菱電機株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP4894196B2 (ja) * | 2005-08-18 | 2012-03-14 | 株式会社ブリヂストン | 車両用シートパッド |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5691470A (en) * | 1979-12-25 | 1981-07-24 | Toshiba Corp | Semiconductor |
| JPS5999772A (ja) * | 1982-11-29 | 1984-06-08 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPS59205761A (ja) * | 1983-05-10 | 1984-11-21 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS62163363A (ja) * | 1986-01-14 | 1987-07-20 | Fujitsu Ltd | スタテイツクｒａｍ |
| JPS62219653A (ja) * | 1986-03-20 | 1987-09-26 | Hitachi Ltd | 半導体装置の製造方法 |
-
1987
- 1987-10-12 JP JP62257703A patent/JPH07120805B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0199261A (ja) | 1989-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4497106A (en) | Semiconductor device and a method of manufacturing the same | |
| US4716131A (en) | Method of manufacturing semiconductor device having polycrystalline silicon layer with metal silicide film | |
| JPH02273934A (ja) | 半導体素子およびその製造方法 | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JPS6143864B2 (ja) | ||
| JP3284992B2 (ja) | 半導体装置とその製造方法 | |
| JPH0691098B2 (ja) | 半導体装置 | |
| JPH0644572B2 (ja) | 半導体装置の製造方法 | |
| JPH05251694A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JP2729422B2 (ja) | 半導体装置 | |
| JP2519284B2 (ja) | 埋め込みゲ―ト型ｍｏｓｆｅｔの製造方法 | |
| JPH05343686A (ja) | 半導体装置およびその製造方法 | |
| JP3106757B2 (ja) | Ｍｏｓ電界効果半導体装置の製造方法 | |
| JPH07321327A (ja) | 半導体装置及びその製造方法 | |
| JPH07120805B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11121757A (ja) | 半導体装置およびその製造方法 | |
| JP2782781B2 (ja) | 半導体装置の製造方法 | |
| JP3303550B2 (ja) | 半導体装置の製造方法 | |
| JPS6197967A (ja) | 半導体装置およびその製造方法 | |
| JP3125929B2 (ja) | 半導体装置の製造方法 | |
| JPS61267365A (ja) | 半導体装置 | |
| JPH0618200B2 (ja) | ラテラルトランジスタ半導体装置の製造方法 | |
| JPH0127589B2 (ja) | ||
| JP2776891B2 (ja) | 半導体集積回路装置 | |
| JPS6331944B2 (ja) |