JPH0199261A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置およびその製造方法に関し。

特に多結晶シリコン膜を用いた抵抗または薄膜トランジ
スタを有する半導体装置およびその製造方法に関する。

〔従来の技術〕

多結晶シリコン膜を抵抗に用いる場合、膜厚は薄い方が
、抵抗は高くなる。また、多結晶シリコン膜を薄膜トラ
ンジスタに用いる場合は、チャンネル領域の膜厚は薄い
方がリーク電流が低減する傾向があることが、例えばア
イイーイーイー　トランザクシヨンズ　オン　エレクト
ロン　デバイシーズ（ＩＥＥＥ　’ｌ’ｒａｎｓａｃｔ
ｉｏｎｓ　ｏｎ　ＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓ）　
Ｖｏｌ、ＥＤ−３２Ｎｏ、２　Ｆｅｂ、１９８５年２５
８　頁にニス・デ・ニス・マール（ＪＤ、８゜Ｍａｌｈ
）等によシ報告されている。

第５図は、多結晶シリコンを用いて形成した従来の薄膜
トランジスタの一例の断面図である。

第５図において、半導体基板１にはＮチャンネルトラン
ジスタのソース・ドレインを形成する計型拡散層２が形
成されておシ、ゲート絶Ｒ４を介して共通のゲート電極
５が形成されている。そし７Ｊ： て層間絶縁膜６と第２のゲート絶縁膜かには、Ｐチャン
ネルトランジスタのソース・ドレインを形成する　Ｐ型
多結晶シリコン層８Ａと多結晶シリコンからなるチャン
ネル領域８Ｂとが形成されておシ、これらＰ型多結晶シ
リコン層８Ａとチャンネル領域８Ｂは一体的に形成され
、両方の領域で多結晶シリコンの膜厚に差はない。

第６図は多結晶シリコンを用いて形成した抵抗を有する
従来の半導体装置の一例の断面図である。

第６図に示すように高抵抗の多結晶シリコン抵抗１４と
低抵抗のＮ＋　ｍ多結晶シリコン配線１３とは一体的に
形成され、両方の領域で多結晶シリコンの膜厚に差はな
い。

〔発明が解決しようとする問題点〕

上述したように、多結晶シリコンを用いて形成した従来
の薄膜トランジスタでは、一つの多結晶シリコンの層に
、薄膜トランジスタのチャンネル領域とＰチャンネルト
ランジスタのソース・ドレインの領域が一体的に形成さ
れているため、これら両頭域の膜厚は等しくなっている
。このため、チャンネル領域の膜厚を薄くすることによ
シ、薄膜トランジスタのリーク電流を低減させ、しきい
値電圧の絶対値を低下させようとすると、同時にソース
・ドレイン領域の膜厚も薄くせざるを得なくなシ、電気
抵抗が高くなってしまうという欠点がある。

また、上述した多結晶シリコンを用いて形成した抵抗を
有する半導体装置では一つの多結晶シリコン層に高抵抗
の抵抗領域と、低抵抗の配線領域が一体的に形成されて
いるため、これら両頭域の膜厚も等しくなっている。こ
のため抵抗領域の膜厚を薄くすることにより抵抗値を高
めることは、同時に低抵抗配線領域の電気抵抗を高めて
しまうという欠点がおる。

〔問題点を解決するための手段〕

第１の発明の半導体装置は、半導体素子が形成された半
導体基板と該半導体基板上に絶縁膜を介して形成された
多結晶シリコン層とを有す半導体装置であって、前記多
結晶シリコン層の所定部分が薄く形成されているもので
ある。

第２の発明の半導体装置の製造方法は、半導体素子が形
成された半導体基板上に絶縁膜を介して多結晶シリコン
層を形成する工程と、窒化シリコン膜をマスクとし前記
多結晶シリコン層表面の所定部分を酸化し多結晶シリコ
ン層を薄膜化する工程とを含んで構成される。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図である。

この第１の実施例は、多結晶シリコンを用いた薄膜トラ
ンジスタの構造及びその製造方法を示すものである。

まず第１図（ａ）に示すように、フィールド絶縁膜３で
囲まれた半導体基板１表面の素子領域に、計拡散層２．
ゲート絶縁膜４．ゲート電極５よシ構成されたＮ型Ｍ０
８ＦＥＴを形成したのち、ゲート電極５の上面が露出す
る様に、眉間絶縁膜６を形成する。次に眉間絶縁膜６及
びゲート電極５表面の第２のゲート絶縁膜７上を低濃度
の不純物（例えばｌＸｌ０　　（ｍ　　程度のＮ型不純
物）を有するか、或は不純物を全く有しない多結晶シリ
コン層８を約１００ＯＡの厚さに形成する。

次に第１図（ｂ）に示すように、多結晶シリコン層８表
面に熱酸化によシ薄いシリコン酸化膜９を形成する。し
かる後、窒化シリコン膜１０を薄膜トランジスタのチャ
ンネルとなる領域を除いて形成する。

次に第１図（Ｃ）に示すように、窒化シリコン膜１０で
覆われてないチャンネル領域のみ選択的にシリコン酸化
膜１１を形成してその領域の多結晶シリコン層８の膜厚
を４００Ａ程度に薄くしたのち窒化シリコン膜１０を除
去する。

次に第１図（ｄ）に示すように、シリコン酸化膜１１が
形成されていない多結晶シリコン層８の領域に、高濃度
のＰ型不純物を導入して戸型多結晶シリコン配線８人と
することにより、この領域をＰチャンネルトランジスタ
のソース・ドレインとする薄膜トランジスタが形成され
る。

このように第１の実施例によれば、薄膜トランジスタの
チャンネル領域のみを薄くできるのでリーク電流が低減
され、しきい値電圧の絶対値を低下させることができる
。

第２図は本発明の第２の実施例の断面図である。

この第２の実施例は、多結晶シリコンを用いた抵抗を有
する半導体装置及びその製造方法を示した例である。

第２図において、半導体基板１表面の鹸型拡散層２人及
びゲート電極５に接して、Ｎ＋＋多結晶シリコン配線１
３が形成されておシ、それと連続して上面及び側面をシ
リコン酸化膜１１Ａで囲まれた膜厚の薄い高抵抗の多結
晶シリコン抵抗１４Ａが形成されている。

この第２の実施例におけるシリコン酸化膜１１Ａで囲ま
れた膜厚の薄い多結晶シリコン抵抗１４Ａの製造方法は
、第１図（ａ）〜（ｄ）で示した第１の実施例における
多結晶シリコン層を用いた薄膜トランジスタのチャンネ
ル領域の形成方法と同様の操作によシ形成できる。

本第２の実施例によれば、多結晶シリコン抵抗１４のみ
を薄く形成できるのでその抵抗値を容易に高くすること
ができる。

第３図（ａ）〜（ｄ）は本発明の第３の実施例を説明す
るための工程順に示した半導体チップの断面図である。

この第３の実施例は多結晶シリコンを用いた薄膜トラン
ジスタの構造及びその製造方法を示した例である。

まず第３図（ａ）に示すように、第１の実施例を示した
第１図（ｄ）の状態よシ、Ｐ＋型多結６７９３７層８Ａ
上の薄いシリコン酸化膜９を除去する。

次に第３図（ｂ）に示すように、Ｐ＋型多結晶シリコ７
層８Ａ及びシリコン酸化膜１１を覆うように、Ｗまたは
１゛ｉ等の金属薄膜１５を堆積する。

次に第３図（Ｃ）に示すように、熱処理を行ないＰ＋型
多結晶シリコ７層８Ａと、金属薄膜１５を反応させて、
金属硅化物膜１５Ａを形成する。

次に第３図（ｄ）に示すように、シリコン酸化膜ｌｌ上
の未反応の金属薄膜１５を除去し、戸型多結晶シリコン
層８Ａ及び、金属硅化物膜１５Ａの２層膜をソース・ド
レイン領域とした薄膜トランジスタを形成する。

このようにＰｉ多結晶シリコン層上に金属硅化物膜を形
成することによシ、ソース・ドレイン領域及びこれに接
続する配線の抵抗を小さくできる利点がある。

第４図は本発明の第４の実施例の断面図である。

この第４の実施例は多結晶シリコンを用いた抵抗を有す
る半導体装置の構造及びその製造方法を示した例である
。

第４図において示されている構造は、第２図で示した第
２の実施例の構造におけるＮ＋型型詰結晶シリコン配線
１３上金属硅化物膜１５Ｂを形成したものであシ、その
他は第２の実施例と同一である。製造方法は第３図（ａ
）〜（ｄｌで示した第３の実施例において、Ｐ＋型多結
６７９３７層８Ａ上に金属硅化物膜１５Ａを形成した方
法に準する。

この第４の実施例においてもＮ＋型多結晶シリプン配線
１３上に金属硅化物膜１５Ｂが形成されているため、配
線の抵抗を小さくできる利点がある。

〔発明の効果〕

以上説明したように本発明は、絶縁膜を介して形成され
た多結晶シリコン層を選択的に酸化し、その薄くなった
多結晶シリコン層の領域を薄膜トランジスタのチャンネ
ル領域或は、抵抗領域にすることによシ、ソース・ドレ
イン領域と配線領域の抵抗を低いままに維持し、リーク
電流が低くしきい値電圧の絶対値の低い薄膜トランジス
タや、シート抵抗の高い抵抗を有する半導体装置を形成
することができる効果がある。

また多結晶シリコンを用いた薄膜トランジスタのチャン
ネル領域や高抵抗の膜厚を薄くすることは、多結晶シリ
コンのソース・ドレイン領域、低抵抗配線領域からの不
純物の横方向拡散を抑える効果もある。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るだめの工程順に示した半導体チップの断面図、第２図
は本発明の第２の実施例の断面図、第３図（ａ）〜（ｄ
）は本発明の第３の実施例を説明するための工程順に示
した半導体チップの断面図、第４図は本発明の第４の実
施例の断面図、第５図及び第６図は従来の半導体装置の
構造例を示す断面図である。 １・・・半導体基板、２・・・Ｎ＋型型数散層３・・・
フィールド絶縁膜、４・・・ゲート絶縁膜、５，５Ａ・
・・ゲート電極、６・・・層間絶縁膜、７・・・第２の
ゲート絶縁膜、８・・・多結晶シリコン層、８Ａ・・・
Ｐ＋型多結晶シリコン層、１３Ｂ・・・チャンネル領域
、９，９Ａ・・・薄いシリコン酸化膜、１０・・・窒化
シリコン膜、１１　、１１Ａ・・・シリコン酸化膜、１
３・・・Ｎ＋＋多結晶シリコン配線、１４，１４Ａ・・
・多結晶シリコン抵抗、１５・・・金属薄膜、１５Ａ、
１５Ｂ・・・金属硅化物膜。 代理人　弁理士　　内　原　　　音 ｌ：半導体基板　　　　に；層ｒＩＡ絶縁換２：Ｎ＋型
拡敢層　　　　７゛第２のケニＦ絶肩−莫３：フィール
ド絶泊栗庁ｋ　　　　８Ｘ＋鯖晶シリコン層４、ケート
糸き、縁月莫　　　　　　９：簿いシリコン醜し膜５；
ゲニト電ａ　　　　　　　１０：窒化シリコン瓦に第　
／　以り δへ；　Ｐ＋型型線結晶シリコン４　５８ニゲヤンネル
否！臘乙 第７図 第Ｚ図 第５図

Claims (3)

【特許請求の範囲】
1. （１）半導体素子が形成された半導体基板と該半導体基
   板上に絶縁膜を介して形成された多結晶シリコン層とを
   有す半導体装置において、前記多結晶シリコン層の所定
   部分は薄く形成されていることを特徴とする半導体装置
   。
2. （２）薄く形成された多結晶シリコン層を除く多結晶シ
   リコン層表面の少くとも一部分に金属硅化物膜が形成さ
   れている特許請求の範囲第（１）項記載の半導体装置。
3. （３）半導体素子が形成された半導体基板上に絶縁膜を
   介して多結晶シリコン層を形成する工程と、窒化シリコ
   ン膜をマスクとし前記多結晶シリコン層表面の所定部分
   を酸化し多結晶シリコン層を薄膜化する工程とを含むこ
   とを特徴とする半導体装置の製造方法。