JPS59205761A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59205761A JPS59205761A JP8112483A JP8112483A JPS59205761A JP S59205761 A JPS59205761 A JP S59205761A JP 8112483 A JP8112483 A JP 8112483A JP 8112483 A JP8112483 A JP 8112483A JP S59205761 A JPS59205761 A JP S59205761A
- Authority
- JP
- Japan
- Prior art keywords
- film
- source
- drain regions
- polycrystalline silicon
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 4
- 239000011521 glass Substances 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 53
- 239000010409 thin film Substances 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052714 tellurium Inorganic materials 0.000 description 3
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 108091008695 photoreceptors Proteins 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
゛本発明はＭＯＢ型半導体装置の製造方法に関するもの
であり、ＭＯＢ型トシトランジスター性を向上させた半
導体装置の製造方法に関するものである。
であり、ＭＯＢ型トシトランジスター性を向上させた半
導体装置の製造方法に関するものである。
半導体薄膜を用いた薄膜電界効果トランジスター（以下
ＴＰＴと言う）は、大面積の平面型表示装置の可能性か
ら、現在活発に開発研究が行なわれている。この様なＴ
ＰＴは半導体薄膜内の電子移動度が低い為にＯＮ電流が
低く、十分な電流を得る為にはゲート電圧に５σ〜１０
０ボルトという高圧を印加する必要が有り、又ＯＦＦ特
性については非晶質薄膜ではあるが光電流が多く、従っ
てマトリックスのスイッチング素子の必要性であるＯＮ
電流とＯＦＦ′ｒｔ流の比約１０’を得る為にはゲート
電圧を上記の様に高くシ、がつ表示素子に照射される光
の強度も制限しなければならない。又、Ｔ、Ｖ、画面の
様に゛フレーム周波数が固定した像を表示する為には上
記のＯＮ ／ ＯＦ Ｆ比のみならず、個々の電流値に
も制限が加えられ名。例えば液晶を駆動して、Ｔ、Ｖ、
画面を宍示する場合、ＯＭｔ流は１マイクロアンペアが
必要であり、ＯＦ Ｆ ＩＪ−りは約百ピコアンペア以
下が要求される。用いられる半導体薄膜の特性について
考察すれば、現在最も多く研究されているアモルファス
シリコンの場合ＯＦＦリークは非常に少ないが、電子移
動度が極端に小さい為にＯＮ電流が低く、ＴＰＴに応用
した場合、チャンネル巾が１〜２ミリメートルという大
きいものとし、ゲート電圧も高くしなければならない。
ＴＰＴと言う）は、大面積の平面型表示装置の可能性か
ら、現在活発に開発研究が行なわれている。この様なＴ
ＰＴは半導体薄膜内の電子移動度が低い為にＯＮ電流が
低く、十分な電流を得る為にはゲート電圧に５σ〜１０
０ボルトという高圧を印加する必要が有り、又ＯＦＦ特
性については非晶質薄膜ではあるが光電流が多く、従っ
てマトリックスのスイッチング素子の必要性であるＯＮ
電流とＯＦＦ′ｒｔ流の比約１０’を得る為にはゲート
電圧を上記の様に高くシ、がつ表示素子に照射される光
の強度も制限しなければならない。又、Ｔ、Ｖ、画面の
様に゛フレーム周波数が固定した像を表示する為には上
記のＯＮ ／ ＯＦ Ｆ比のみならず、個々の電流値に
も制限が加えられ名。例えば液晶を駆動して、Ｔ、Ｖ、
画面を宍示する場合、ＯＭｔ流は１マイクロアンペアが
必要であり、ＯＦ Ｆ ＩＪ−りは約百ピコアンペア以
下が要求される。用いられる半導体薄膜の特性について
考察すれば、現在最も多く研究されているアモルファス
シリコンの場合ＯＦＦリークは非常に少ないが、電子移
動度が極端に小さい為にＯＮ電流が低く、ＴＰＴに応用
した場合、チャンネル巾が１〜２ミリメートルという大
きいものとし、ゲート電圧も高くしなければならない。
電子移動度の大きいテルルを用いたＴＰＴは十分なＯＮ
電流は得られるもののそれに比例し、ＯＦＦリークが大
きく、チャンネル巾を狭くする必要があるカ、蓋産的に
みた実用的な値の５〜１０ミクロンのチャンネル巾にし
ても実用的に十分な０ＩＦＦリークにならない。さらに
多結晶シリコン薄膜を用いたものは、アモルファスシリ
コンとテルルの両特性のほぼ中間的な特性を持っており
、０Ｎｔｉｌｉ：流、０ＦＦＩＪ−りとも上記ＴＶ像表
示に必要な特性に最も近いが、十分とはいえない。この
多結晶シリコンを用いたＴＰＴ特性について若干詳述す
る。第１図の多結晶シリコンを用いたＴＰＴの１例の断
面図を示した。ガラス基板１上に島状に多結晶シリコン
２を設け、光示を熱酸化しゲート絶縁膜３とする。次に
ゲー）を極４を設けて、必要に応じ、イオン打ち込みに
よりゲー）を極４なマスクにし、半導体薄膜２のドレイ
ン及びソース領域に不純物を拡散する。さらに全面に絶
縁膜５を形成し、ドレイン及びソース領域上の絶縁膜に
コンタクトホールを開け、ドレイン及びゲート電極６を
設けてＴＦ’Ｔが完成する。この様にして作ったＴＰＴ
の特性は、半導体薄膜２の膜厚により変化する。このデ
ータを示したのが第２図横軸に熱酸化前の多結晶シリコ
ンの膜厚をとり、ＯＮｉ流、ＯＦＦリーク。
電流は得られるもののそれに比例し、ＯＦＦリークが大
きく、チャンネル巾を狭くする必要があるカ、蓋産的に
みた実用的な値の５〜１０ミクロンのチャンネル巾にし
ても実用的に十分な０ＩＦＦリークにならない。さらに
多結晶シリコン薄膜を用いたものは、アモルファスシリ
コンとテルルの両特性のほぼ中間的な特性を持っており
、０Ｎｔｉｌｉ：流、０ＦＦＩＪ−りとも上記ＴＶ像表
示に必要な特性に最も近いが、十分とはいえない。この
多結晶シリコンを用いたＴＰＴ特性について若干詳述す
る。第１図の多結晶シリコンを用いたＴＰＴの１例の断
面図を示した。ガラス基板１上に島状に多結晶シリコン
２を設け、光示を熱酸化しゲート絶縁膜３とする。次に
ゲー）を極４を設けて、必要に応じ、イオン打ち込みに
よりゲー）を極４なマスクにし、半導体薄膜２のドレイ
ン及びソース領域に不純物を拡散する。さらに全面に絶
縁膜５を形成し、ドレイン及びソース領域上の絶縁膜に
コンタクトホールを開け、ドレイン及びゲート電極６を
設けてＴＦ’Ｔが完成する。この様にして作ったＴＰＴ
の特性は、半導体薄膜２の膜厚により変化する。このデ
ータを示したのが第２図横軸に熱酸化前の多結晶シリコ
ンの膜厚をとり、ＯＮｉ流、ＯＦＦリーク。
コンタクト抵抗をプロットしたものである。ＯＮ電流も
ＯＦ Ｆ ＩＪ−りも多結晶シリコン２の膜厚が減少す
ると急速に特性が向上する。ＯＮ電流は第２図（α）に
示した様に膜厚が１５００オングストロ一ム以上では膜
厚によらないがそれ以下で急激にＯＮｉ流が向上する。
ＯＦ Ｆ ＩＪ−りも多結晶シリコン２の膜厚が減少す
ると急速に特性が向上する。ＯＮ電流は第２図（α）に
示した様に膜厚が１５００オングストロ一ム以上では膜
厚によらないがそれ以下で急激にＯＮｉ流が向上する。
これは、多結晶シリコン膜厚が１５００オングストロー
ム以下では、ゲート電圧印加により発生する空乏層の厚
みが膜厚により制限される為であり、同一ゲート電圧、
同一ドにイン電圧でＯＮ電流を測定した場合この様な特
性変化を示す。ＯＦＦリークは膜厚が１５００オングス
トロ一ム以上でも膜厚によりリーク蝋がｆ化するが、７
５００オングストローム以下になるとより急速に特性が
向上する。これに対し、多結晶シリコン２と、ドレイン
及びソース電極６のコンタクト抵抗は、膜厚が１２００
〜１６００オングストローム以下で急激に増大し、バラ
ツキも大きくなる。これは多結晶シリコシが薄い為に、
電極６と接する多結晶シリコン２がほとんど電極に溶解
してしまうためであり、シリコン膜厚が１０００オング
ストローム以下になれば）絶縁膜のコンタクトフォトエ
ツチング時にシリコン膜がエツチング除去され、多結晶
シリコンと全く接触されなくなってしまう。
ム以下では、ゲート電圧印加により発生する空乏層の厚
みが膜厚により制限される為であり、同一ゲート電圧、
同一ドにイン電圧でＯＮ電流を測定した場合この様な特
性変化を示す。ＯＦＦリークは膜厚が１５００オングス
トロ一ム以上でも膜厚によりリーク蝋がｆ化するが、７
５００オングストローム以下になるとより急速に特性が
向上する。これに対し、多結晶シリコン２と、ドレイン
及びソース電極６のコンタクト抵抗は、膜厚が１２００
〜１６００オングストローム以下で急激に増大し、バラ
ツキも大きくなる。これは多結晶シリコシが薄い為に、
電極６と接する多結晶シリコン２がほとんど電極に溶解
してしまうためであり、シリコン膜厚が１０００オング
ストローム以下になれば）絶縁膜のコンタクトフォトエ
ツチング時にシリコン膜がエツチング除去され、多結晶
シリコンと全く接触されなくなってしまう。
本発明は以上の欠点を考察してなされたものであり、特
性の非常に優れたＴＰＴの製造方法を提供するものであ
る。以下本発明を図面により詳細に説明する。
性の非常に優れたＴＰＴの製造方法を提供するものであ
る。以下本発明を図面により詳細に説明する。
第２図は多結晶シリコン２の熱酸化前の膜厚を横軸にと
ったグラフであり、従って熱酸化後の多結晶シリコンの
残り膜厚は薄くなっている。このデータは多結晶シリコ
ンの熱酸化膜の膜厚が１５００オングストロームの場合
であり、この熱酸化により酸化膜に変わった多結晶シリ
コンは約７００オングストロームである。これにより多
結晶シリコンの残り膜厚に対してコンタクト抵抗をプロ
ットし直したものが第２図（Ｃ）の破線である。
ったグラフであり、従って熱酸化後の多結晶シリコンの
残り膜厚は薄くなっている。このデータは多結晶シリコ
ンの熱酸化膜の膜厚が１５００オングストロームの場合
であり、この熱酸化により酸化膜に変わった多結晶シリ
コンは約７００オングストロームである。これにより多
結晶シリコンの残り膜厚に対してコンタクト抵抗をプロ
ットし直したものが第２図（Ｃ）の破線である。
これにより多結晶シリコン膜厚が・７００オングストロ
ームまでコンタクト抵抗は一定であり、安定している。
ームまでコンタクト抵抗は一定であり、安定している。
従って初期の多結晶シリコン膜厚を１００オングストロ
ーム以下にしても、熱酸化時に少なくとも電極６と接触
する部分を耐酸化性被膜でおおい熱酸化を防げば、コン
タクト特性も安定し、ＴＰＴの特性〜も非常に優れたも
のになる。
ーム以下にしても、熱酸化時に少なくとも電極６と接触
する部分を耐酸化性被膜でおおい熱酸化を防げば、コン
タクト特性も安定し、ＴＰＴの特性〜も非常に優れたも
のになる。
第３図は本発明を実施したＴＰＴの製造方法の１例を工
程を追って示したものである。まず従来と同様にして、
ガラス基板Ｚ上に多結晶シリコン８を島状に形成する。
程を追って示したものである。まず従来と同様にして、
ガラス基板Ｚ上に多結晶シリコン８を島状に形成する。
秋に全面に１０００オングストローム程度の酸化シリコ
ン９及びＷＩｔ酸化性族の窒化シリコン１ｏを被着やは
り１０００オングストロ一ム程度し、少なくともＴＰＴ
のチャンネル領域の窒化シリコン１ｏ及び酸化シリコン
９′？ｉ−エツチング除去する。これが第３図の（αン
である。次にこれを熱酸化しＴＰＴのチャンネル領域へ
選択的に約２５００オングストロームの酸化膜１１を形
成し、第６図（Ａ）となる。酸化後室化膜１０をエツチ
ング除去し、さらに下地酸化膜９をエツチングする。酸
化膜のエツチング時に熱酸化膜１１の表面層も酸化膜の
膜厚分だけ１０００オングストロームエツチングされる
。これによりゲート１ａＲｊＮの膜厚は１５００オング
ストロームとなり、従来と同じ膜厚となる。酸化膜９．
窒化膜１０及び熱酸化膜のそれぞれの膜厚は上記の値に
限る必要はなく、他の膜厚値であってもさしつかえない
。これによりＴＰＴのコンタクト部の多結晶シリコンの
膜厚は初期の膜厚のままで、チャンネル部の残り多結晶
シリコンの膜厚は薄く出来る。次に第３図（ｃ）の様に
ゲート絶縁膜１１上ヘゲート電極１２を形成し１、これ
をマスクにし、多結晶シリコン８へ不純物をイオン打ち
込みにより導入する。不純物の拡散はイオン打ち込みの
みでなく、熱によるプレデポジシ曹ンでも良い。最後ニ
ハシヘーション用絶縁膜１３を形成し、ソース及びドレ
インのコンタクトホールを開け、ドレ。
ン９及びＷＩｔ酸化性族の窒化シリコン１ｏを被着やは
り１０００オングストロ一ム程度し、少なくともＴＰＴ
のチャンネル領域の窒化シリコン１ｏ及び酸化シリコン
９′？ｉ−エツチング除去する。これが第３図の（αン
である。次にこれを熱酸化しＴＰＴのチャンネル領域へ
選択的に約２５００オングストロームの酸化膜１１を形
成し、第６図（Ａ）となる。酸化後室化膜１０をエツチ
ング除去し、さらに下地酸化膜９をエツチングする。酸
化膜のエツチング時に熱酸化膜１１の表面層も酸化膜の
膜厚分だけ１０００オングストロームエツチングされる
。これによりゲート１ａＲｊＮの膜厚は１５００オング
ストロームとなり、従来と同じ膜厚となる。酸化膜９．
窒化膜１０及び熱酸化膜のそれぞれの膜厚は上記の値に
限る必要はなく、他の膜厚値であってもさしつかえない
。これによりＴＰＴのコンタクト部の多結晶シリコンの
膜厚は初期の膜厚のままで、チャンネル部の残り多結晶
シリコンの膜厚は薄く出来る。次に第３図（ｃ）の様に
ゲート絶縁膜１１上ヘゲート電極１２を形成し１、これ
をマスクにし、多結晶シリコン８へ不純物をイオン打ち
込みにより導入する。不純物の拡散はイオン打ち込みの
みでなく、熱によるプレデポジシ曹ンでも良い。最後ニ
ハシヘーション用絶縁膜１３を形成し、ソース及びドレ
インのコンタクトホールを開け、ドレ。
イン電極及びソース電極１４を形成し、完成する。以上
の工程によりＴＦＴを作る場合、初期の多結晶シリコン
の膜厚を１ｓｏｏＸとすると、熱酸化で２５ｏｏＸの酸
化膜が形成され、その時に減少する多結晶シリコンの膜
厚は１１００オングストロームであって、残りの多結晶
シリコン膜厚は４００オングストロームである。これは
第２図のグラフＣＣＬ）ｔ Ｃｂ）の横軸で１１００オ
ングストロームに対応しており、ＯＮｔ流、ＯＦＦリー
クとも格段にすぐれた特性である。他方多結晶シリコン
のコンタクト部での膜厚は１５００オングストロームで
あって第２図（ｃ）のグラフ上２２００ オンｆス）
Ｃ２−ムの特性に対応する。よってコンタクト抵抗は、
安定して低い値を有し、なんら問題は無い。初期の多結
晶シリコンの膜厚を上記の１５００オングストロームよ
り薄くする事が可能であり、コンタクト抵抗から見れば
１０００オングストロームまで可能である。以上述べた
本発明の実施例においては第５図（Ｓ）の選択酸化後、
窒化膜１０及び酸化膜９を全面エッチしたが、除去する
ことなく残して、ＴＰＴを完成する事も可能である。こ
の場合は熱酸化膜は、第３図の例の場合より酸化膜９の
膜厚だけ薄くする必要が有り、又、ソース・ドレインの
不純物導入でイオン打ち込みを行なう場合窒化膜１０．
震化膜９を通して多結晶シリコン８に打ち込まなければ
ならない。以上本発明を実施例を用いて詳述したが、要
は半導体薄膜のチャンネル領域を選択的に熱酸化しゲー
ト絶縁膜とし、チャンネル領域の半導体Ｎ膜の残り膜厚
を薄くする事により、ＯＮ電流。
の工程によりＴＦＴを作る場合、初期の多結晶シリコン
の膜厚を１ｓｏｏＸとすると、熱酸化で２５ｏｏＸの酸
化膜が形成され、その時に減少する多結晶シリコンの膜
厚は１１００オングストロームであって、残りの多結晶
シリコン膜厚は４００オングストロームである。これは
第２図のグラフＣＣＬ）ｔ Ｃｂ）の横軸で１１００オ
ングストロームに対応しており、ＯＮｔ流、ＯＦＦリー
クとも格段にすぐれた特性である。他方多結晶シリコン
のコンタクト部での膜厚は１５００オングストロームで
あって第２図（ｃ）のグラフ上２２００ オンｆス）
Ｃ２−ムの特性に対応する。よってコンタクト抵抗は、
安定して低い値を有し、なんら問題は無い。初期の多結
晶シリコンの膜厚を上記の１５００オングストロームよ
り薄くする事が可能であり、コンタクト抵抗から見れば
１０００オングストロームまで可能である。以上述べた
本発明の実施例においては第５図（Ｓ）の選択酸化後、
窒化膜１０及び酸化膜９を全面エッチしたが、除去する
ことなく残して、ＴＰＴを完成する事も可能である。こ
の場合は熱酸化膜は、第３図の例の場合より酸化膜９の
膜厚だけ薄くする必要が有り、又、ソース・ドレインの
不純物導入でイオン打ち込みを行なう場合窒化膜１０．
震化膜９を通して多結晶シリコン８に打ち込まなければ
ならない。以上本発明を実施例を用いて詳述したが、要
は半導体薄膜のチャンネル領域を選択的に熱酸化しゲー
ト絶縁膜とし、チャンネル領域の半導体Ｎ膜の残り膜厚
を薄くする事により、ＯＮ電流。
ＯＦＦリークとも良好な特性を得るとともに、コンタク
ト部の半導体薄膜の膜厚はコンタクト抵抗を安定して低
い値にするに十分な値を確保出来る。半導体薄膜は多結
晶シリコンに限らず、アモルファスシリコン、テルル等
他の物質に応用可能であって、又チャンネル領域の選択
的熱酸化は、他の酸化方法例えば、陽極酸化、プラズマ
酸化等も適用可能である。本発明を実施する事によって
ＴＰＴの特性が大巾に向上するので、この応用範囲は、
表示画素のスイッチングにとどまらず、従来不可能と考
えられていた、マトリックスアレーの駆動用トランジス
ターに適用可能等、広範囲な応用で出来る等本発明のも
たらす効果は大きい。
ト部の半導体薄膜の膜厚はコンタクト抵抗を安定して低
い値にするに十分な値を確保出来る。半導体薄膜は多結
晶シリコンに限らず、アモルファスシリコン、テルル等
他の物質に応用可能であって、又チャンネル領域の選択
的熱酸化は、他の酸化方法例えば、陽極酸化、プラズマ
酸化等も適用可能である。本発明を実施する事によって
ＴＰＴの特性が大巾に向上するので、この応用範囲は、
表示画素のスイッチングにとどまらず、従来不可能と考
えられていた、マトリックスアレーの駆動用トランジス
ターに適用可能等、広範囲な応用で出来る等本発明のも
たらす効果は大きい。
第１図は従来におけるＴＰＴの１例を示す断面図であり
、第２図（αン〜ＣＣ）は、多結晶シリコン薄膜の膜厚
によるＴＰＴの特性変化を示したものである。又第３図
（α）〜（ｄ）は本発明を実施したＴＦＴの１例を工程
を追って示した断面図である。 以 上 第１図
、第２図（αン〜ＣＣ）は、多結晶シリコン薄膜の膜厚
によるＴＰＴの特性変化を示したものである。又第３図
（α）〜（ｄ）は本発明を実施したＴＦＴの１例を工程
を追って示した断面図である。 以 上 第１図
Claims (1)
- １、 絶縁性基板上に島状の半導体層が選択的に被着形
成され、該半導体層を熱酸化して形成した絶縁膜な介し
てゲート電極を形成し、前記半導体層に接して、前記ゲ
ート電極の幅より広い間隔をもってゲート電極と重なら
ないようにソース及びドレイン電極が配設されたＭＯａ
型半導体装置の製造方法において、少なくとも前記半導
体層の前ｄピソース及びドレイン電極と接する部分は、
耐酸化性被膜でおおった後に、前記半導体層を熱酸化す
る事を特徴とするＭＯＢ型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8112483A JPS59205761A (ja) | 1983-05-10 | 1983-05-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8112483A JPS59205761A (ja) | 1983-05-10 | 1983-05-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59205761A true JPS59205761A (ja) | 1984-11-21 |
| JPH0534837B2 JPH0534837B2 (ja) | 1993-05-25 |
Family
ID=13737637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8112483A Granted JPS59205761A (ja) | 1983-05-10 | 1983-05-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59205761A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136260A (ja) * | 1983-12-24 | 1985-07-19 | Sony Corp | 電界効果型トランジスタの製造方法 |
| JPH0199261A (ja) * | 1987-10-12 | 1989-04-18 | Nec Corp | 半導体装置およびその製造方法 |
| US6337232B1 (en) | 1995-06-07 | 2002-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region |
| US6797550B2 (en) | 2001-12-21 | 2004-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
| US6911358B2 (en) | 2001-12-28 | 2005-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5891678A (ja) * | 1981-11-27 | 1983-05-31 | Nec Corp | 半導体装置およびその製造方法 |
-
1983
- 1983-05-10 JP JP8112483A patent/JPS59205761A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5891678A (ja) * | 1981-11-27 | 1983-05-31 | Nec Corp | 半導体装置およびその製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136260A (ja) * | 1983-12-24 | 1985-07-19 | Sony Corp | 電界効果型トランジスタの製造方法 |
| JPH0199261A (ja) * | 1987-10-12 | 1989-04-18 | Nec Corp | 半導体装置およびその製造方法 |
| US6541795B2 (en) | 1994-06-14 | 2003-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film semiconductor device and production method for the same |
| US6337232B1 (en) | 1995-06-07 | 2002-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region |
| US6797550B2 (en) | 2001-12-21 | 2004-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
| US7319055B2 (en) | 2001-12-21 | 2008-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device utilizing crystallization of semiconductor region with laser beam |
| US6911358B2 (en) | 2001-12-28 | 2005-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7129121B2 (en) | 2001-12-28 | 2006-10-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7635883B2 (en) | 2001-12-28 | 2009-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0534837B2 (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100260668B1 (ko) | 액티브 매트릭스 패널 | |
| KR940007451B1 (ko) | 박막트랜지스터 제조방법 | |
| US5294555A (en) | Method of manufacturing thin film transistor and active matrix assembly including same | |
| US5789283A (en) | LDD polysilicon thin film transistor and manufacturing method thereof | |
| KR100229676B1 (ko) | 셀프얼라인 박막트랜지스터 제조방법 | |
| JPH06148685A (ja) | 液晶表示装置 | |
| KR100679917B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US5783843A (en) | Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors | |
| JPH10163498A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法、及び液晶表示装置 | |
| US5429962A (en) | Method for fabricating a liquid crystal display | |
| US6124153A (en) | Method for manufacturing a polysilicon TFT with a variable thickness gate oxide | |
| JPH07176750A (ja) | 薄膜トランジスターの製造方法 | |
| JP2733909B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US6140164A (en) | Method of manufacturing a semiconductor device | |
| JPS59205761A (ja) | 半導体装置の製造方法 | |
| GB2166276A (en) | Liquid crystal display apparatus | |
| US6100119A (en) | Thin film transistor and method for fabricating the same | |
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| GB2044994A (en) | Thin film transistors | |
| JP2621619B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0740607B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS63142851A (ja) | 半導体装置 | |
| JPH01115162A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH06112223A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0778996A (ja) | 表示素子基板用半導体装置の製造方法 |