JPS63142851A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63142851A JPS63142851A JP61291089A JP29108986A JPS63142851A JP S63142851 A JPS63142851 A JP S63142851A JP 61291089 A JP61291089 A JP 61291089A JP 29108986 A JP29108986 A JP 29108986A JP S63142851 A JPS63142851 A JP S63142851A
- Authority
- JP
- Japan
- Prior art keywords
- film
- potential
- glass substrate
- cmos circuit
- onto
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000011521 glass Substances 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 claims description 23
- 239000010409 thin film Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 229920005591 polysilicon Polymers 0.000 abstract description 6
- 230000007257 malfunction Effects 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 239000004020 conductor Substances 0.000 abstract description 4
- 239000012212 insulator Substances 0.000 abstract description 4
- 238000002844 melting Methods 0.000 abstract description 4
- 230000008018 melting Effects 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 3
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 abstract description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、絶縁基板上に作られた半導体装置に関するも
のである。
のである。
従来の技術
近年、アクティブ・マトリックス方式の液晶表示装置と
、密着型イメージセンサとは、注目を集めるようになっ
てきた。これらの装置の駆動のためには、ガラス基板上
にＣ−ＭＯＳ のシフトレジスターを形成しなければ
ならない。
、密着型イメージセンサとは、注目を集めるようになっ
てきた。これらの装置の駆動のためには、ガラス基板上
にＣ−ＭＯＳ のシフトレジスターを形成しなければ
ならない。
以下、図面を参照しながら、従来のこの種のＣ−Ｍ Ｏ
Ｓ 回路について説明する。
Ｓ 回路について説明する。
第２図は、従来のＣ−ＭＯ３回路の模式的な断面図を示
すものである。
すものである。
１はガラス基板、４はｎ−ａｈ）ランジスタ、６はｐ−
ｃｈトランジスタ、６はチャネル領域、７はゲート電極
である。
ｃｈトランジスタ、６はチャネル領域、７はゲート電極
である。
発明が解決しようとする問題点
しかしながら、上記のような構成では、ＦＥＴのチャネ
ル領域６は、絶縁体であるガラス基板上に形成されてい
るため、電位が不安定であり、その結果Ｃ−ＭＯＳ
回路が誤動作するという欠点を有していた。
ル領域６は、絶縁体であるガラス基板上に形成されてい
るため、電位が不安定であり、その結果Ｃ−ＭＯＳ
回路が誤動作するという欠点を有していた。
本発明は上記欠点に鑑み、ＦＥＴのチャネル領域の電位
を固定することのできる半導体装置を提供するものであ
る。
を固定することのできる半導体装置を提供するものであ
る。
問題点を解決するだめの手段
上記問題点を解決するために、本発明の半導体装置は、
ガラス基板上に、導電体膜が形成され、その上に絶縁体
膜が形成され、さらにその上に、従来のＣ−ＭＯＳ
回路が形成されて構成され上記導電体膜は、グランド電
位に接地されて用いられる。
ガラス基板上に、導電体膜が形成され、その上に絶縁体
膜が形成され、さらにその上に、従来のＣ−ＭＯＳ
回路が形成されて構成され上記導電体膜は、グランド電
位に接地されて用いられる。
作 用
この構成によって、ｋｒＥＴのチャネル領域と、導電体
膜との間には大きな寄生容量が発生する。
膜との間には大きな寄生容量が発生する。
その容量結合により、従来問題になったネヤネル領域の
電位の不安定性は大巾に改善される。
電位の不安定性は大巾に改善される。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の第１の実施例におけ／、、Ｃ−ＭＯ８
回路の模式的断面図を示すものである。
回路の模式的断面図を示すものである。
第１図において、１は例えば、石英ガラスのようなガラ
ス基板、２は例えば、不純物を拡散したポリシリコンや
、モリブデン・シリサイド、またはタングステン・シリ
サイドのような高融点金属などを用いた、導電性膜、３
は例えばＳ ｉＯ２を用い膜厚は１μｍ以下である絶縁
膜、４はｎ−ａｈ ）ランジスタ、６はｐ−ａｈ ）ラ
ンジスタ、ｅはチャネル領域、７はゲート電極を示すも
のである。
ス基板、２は例えば、不純物を拡散したポリシリコンや
、モリブデン・シリサイド、またはタングステン・シリ
サイドのような高融点金属などを用いた、導電性膜、３
は例えばＳ ｉＯ２を用い膜厚は１μｍ以下である絶縁
膜、４はｎ−ａｈ ）ランジスタ、６はｐ−ａｈ ）ラ
ンジスタ、ｅはチャネル領域、７はゲート電極を示すも
のである。
以上のように構成された、ガラス基板１上の、Ｃ−ＭＯ
３回路について、以下に説明する。
３回路について、以下に説明する。
導電性膜２の電位をグランドレベルに接地すれば、導電
性膜２と、チャネル領域６とは、絶縁膜３をかいして大
きな容量を持つ、そのため、特に周波数の高いパルスの
変調によるチャネル領域６の電位変化は抑制され、従来
問題になった、Ｃ−ＭＯ８回路の誤動作は防止できる。
性膜２と、チャネル領域６とは、絶縁膜３をかいして大
きな容量を持つ、そのため、特に周波数の高いパルスの
変調によるチャネル領域６の電位変化は抑制され、従来
問題になった、Ｃ−ＭＯ８回路の誤動作は防止できる。
また、本発明では、導電性膜２をポリシリコンや高融点
金属材料を用いたこと、さらに絶縁体３には５ｌｏ２を
用いたことにより、耐熱性がすぐれている。そのためそ
の上に、ポリシリコン膜を形成し、例えば、シンメルテ
ィング法やレーザ法による溶融再結晶化した良質のＳｉ
膜に、トランジスタを形成することが可能である。
金属材料を用いたこと、さらに絶縁体３には５ｌｏ２を
用いたことにより、耐熱性がすぐれている。そのためそ
の上に、ポリシリコン膜を形成し、例えば、シンメルテ
ィング法やレーザ法による溶融再結晶化した良質のＳｉ
膜に、トランジスタを形成することが可能である。
さらに、絶縁膜３は薄いほど、容量が大きくなり、チャ
ネル領域６の電位変化は小さくなる。そのためには、導
電性膜２を不純物を拡散した膜厚が５ｏｏｏ人程度のポ
リシリコンを用い、そのポリシリコン表面を熱酸化した
膜厚が２ｏｏｏ八〜６へ００人 の３１０２膜を、絶縁
膜３に用いればよい。
ネル領域６の電位変化は小さくなる。そのためには、導
電性膜２を不純物を拡散した膜厚が５ｏｏｏ人程度のポ
リシリコンを用い、そのポリシリコン表面を熱酸化した
膜厚が２ｏｏｏ八〜６へ００人 の３１０２膜を、絶縁
膜３に用いればよい。
さらに、ガラス基板方向からの光に対して、導電性膜２
はしゃ光の役をはたすため、光り−ク電流によるトラン
ジスタの誤動作も防止できる効果もある。
はしゃ光の役をはたすため、光り−ク電流によるトラン
ジスタの誤動作も防止できる効果もある。
なお、第１の実施例では、Ｃ−ＭＯＳ回路としたが、ｎ
−ＭＯ８だけの回路、ｐ−ＭＯ８だけの回路でも、同様
の効果があるのは言うまでもない。
−ＭＯ８だけの回路、ｐ−ＭＯ８だけの回路でも、同様
の効果があるのは言うまでもない。
発明の効果
以上のように、本発明によれば、ガラス基板上に作った
トランジスタのチャネル領域の電位を容量結合により固
定したことにより、ガラス基板上に作られたＣ −ＭＯ
Ｓ 回路の誤動作がなくなり、その実用的な効果は犬な
るものがある。
トランジスタのチャネル領域の電位を容量結合により固
定したことにより、ガラス基板上に作られたＣ −ＭＯ
Ｓ 回路の誤動作がなくなり、その実用的な効果は犬な
るものがある。
第１図は本発明の一実施例における、Ｃ−ＭＯ８回路の
模式的断面図、第２図は、従来のＣ−ＭＯ８回路の模式
的断面図である。 １・・・・・・ガラス基板、２・・・・・・導電性膜、
３・・・・・・絶縁膜、４・・・・・・ｎ−ｃｈトラン
ジスタ、６・・団・ｐ −ａｈトランジスタ、６・・・
・・・チャネル領域、７・・・・・・ゲート電極。
模式的断面図、第２図は、従来のＣ−ＭＯ８回路の模式
的断面図である。 １・・・・・・ガラス基板、２・・・・・・導電性膜、
３・・・・・・絶縁膜、４・・・・・・ｎ−ｃｈトラン
ジスタ、６・・団・ｐ −ａｈトランジスタ、６・・・
・・・チャネル領域、７・・・・・・ゲート電極。
Claims (1)
- ガラス基板上に、導電性膜が設けられ、前記導電性膜の
上に絶縁膜が設けられ、前記絶縁膜の上に薄膜トランジ
スタが設けられていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61291089A JPS63142851A (ja) | 1986-12-05 | 1986-12-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61291089A JPS63142851A (ja) | 1986-12-05 | 1986-12-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63142851A true JPS63142851A (ja) | 1988-06-15 |
Family
ID=17764300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61291089A Pending JPS63142851A (ja) | 1986-12-05 | 1986-12-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63142851A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5040043A (en) * | 1988-10-12 | 1991-08-13 | Nippon Telegraph And Telephone Corporation | Power semiconductor device |
| US5264720A (en) * | 1989-09-22 | 1993-11-23 | Nippondenso Co., Ltd. | High withstanding voltage transistor |
| US5378919A (en) * | 1991-01-21 | 1995-01-03 | Sony Corporation | Semiconductor integrated circuit device with plural gates and plural passive devices |
| US5412240A (en) * | 1992-01-31 | 1995-05-02 | Canon Kabushiki Kaisha | Silicon-on-insulator CMOS device and a liquid crystal display with controlled base insulator thickness |
| US5892256A (en) * | 1988-08-25 | 1999-04-06 | Sony Corporation | Semiconductor memory and a method of manufacturing the same |
-
1986
- 1986-12-05 JP JP61291089A patent/JPS63142851A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5892256A (en) * | 1988-08-25 | 1999-04-06 | Sony Corporation | Semiconductor memory and a method of manufacturing the same |
| US5040043A (en) * | 1988-10-12 | 1991-08-13 | Nippon Telegraph And Telephone Corporation | Power semiconductor device |
| US5264720A (en) * | 1989-09-22 | 1993-11-23 | Nippondenso Co., Ltd. | High withstanding voltage transistor |
| US5378919A (en) * | 1991-01-21 | 1995-01-03 | Sony Corporation | Semiconductor integrated circuit device with plural gates and plural passive devices |
| US5412240A (en) * | 1992-01-31 | 1995-05-02 | Canon Kabushiki Kaisha | Silicon-on-insulator CMOS device and a liquid crystal display with controlled base insulator thickness |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5294555A (en) | Method of manufacturing thin film transistor and active matrix assembly including same | |
| JPH05335573A (ja) | 薄膜半導体装置 | |
| JPH0519830B2 (ja) | ||
| KR920010884A (ko) | 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터 | |
| US6124153A (en) | Method for manufacturing a polysilicon TFT with a variable thickness gate oxide | |
| US5053354A (en) | Method of fabricating a reverse staggered type silicon thin film transistor | |
| JPH1126768A (ja) | 液晶表示装置用薄膜トランジスタ | |
| JPS6014473A (ja) | 薄膜トランジスタの電極構造 | |
| JPS63142851A (ja) | 半導体装置 | |
| JP2850072B2 (ja) | 半導体装置 | |
| JPS59108360A (ja) | 半導体装置 | |
| JP2755683B2 (ja) | アクテブマトリクス型液晶表示装置 | |
| JPH04181779A (ja) | 薄膜トランジスタ | |
| JPH01246863A (ja) | 半導体装置及び製造方法 | |
| US4979006A (en) | Reverse staggered type silicon thin film transistor | |
| JP2668317B2 (ja) | アクティブマトリクスパネル | |
| JP2635542B2 (ja) | 薄膜トランジスタ | |
| JPS62122275A (ja) | Ｍｉｓ型半導体装置 | |
| JPS6185868A (ja) | 薄膜トランジスタ | |
| JPH0534837B2 (ja) | ||
| JPS63193568A (ja) | 薄膜トランジスタ | |
| JPH09129890A (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JP3536518B2 (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JPH01248668A (ja) | 薄膜トランジスタ | |
| JP2589877B2 (ja) | 薄膜トランジスタ |