JPS6014473A - 薄膜トランジスタの電極構造 - Google Patents
薄膜トランジスタの電極構造Info
- Publication number
- JPS6014473A JPS6014473A JP58121085A JP12108583A JPS6014473A JP S6014473 A JPS6014473 A JP S6014473A JP 58121085 A JP58121085 A JP 58121085A JP 12108583 A JP12108583 A JP 12108583A JP S6014473 A JPS6014473 A JP S6014473A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- amorphous silicon
- film transistor
- melting point
- high melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 28
- 238000002844 melting Methods 0.000 claims abstract description 10
- 230000008018 melting Effects 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 229910052715 tantalum Inorganic materials 0.000 claims abstract 2
- 229910052721 tungsten Inorganic materials 0.000 claims abstract 2
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 239000002019 doping agent Substances 0.000 claims 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 19
- 238000010438 heat treatment Methods 0.000 abstract description 14
- 239000010408 film Substances 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 abstract description 6
- 230000004888 barrier function Effects 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 150000002739 metals Chemical class 0.000 abstract description 3
- 230000000149 penetrating effect Effects 0.000 abstract description 2
- 229910052804 chromium Inorganic materials 0.000 abstract 1
- 239000007772 electrode material Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920006254 polymer film Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は液晶画像表示装置等の駆動に使用される薄膜ト
ランジスタに関するものである。
ランジスタに関するものである。
従来より薄膜トランジスタをスイッチング素子とした液
晶画像表示装置の駆動回路の構成としては、同一基板上
に互いに直交するＸ−・電極群とＹ−電極群を配列した
トランジスタアレイより成るものが知られている。一画
素の構成は第１図に示すようにトランジスタ（１）、表
示電位記憶容量（２）、液晶表示画素駆動電極（８）、
一画素分の液晶（４）、Ｘ−電極（５）、Ｙ−電極（６
）より成る。
晶画像表示装置の駆動回路の構成としては、同一基板上
に互いに直交するＸ−・電極群とＹ−電極群を配列した
トランジスタアレイより成るものが知られている。一画
素の構成は第１図に示すようにトランジスタ（１）、表
示電位記憶容量（２）、液晶表示画素駆動電極（８）、
一画素分の液晶（４）、Ｘ−電極（５）、Ｙ−電極（６
）より成る。
画像の表示は必要な画素へＸ−電極信号、Ｙ−電極信号
を加えることにより液晶駆動電極に適当な電位を与え液
晶分子の配列を制御し電気光学的な変調を与えることで
画像を表示する。液晶は短期間にトランジスタから表示
電位記憶容量に電荷を蓄積し、長時間にわたって保持す
る電位によって駆動されるために、トランジスタのオフ
時の液晶及びトランジスタの抵抗による電荷の放電によ
る電位低下は充分に小さい必要がある。
を加えることにより液晶駆動電極に適当な電位を与え液
晶分子の配列を制御し電気光学的な変調を与えることで
画像を表示する。液晶は短期間にトランジスタから表示
電位記憶容量に電荷を蓄積し、長時間にわたって保持す
る電位によって駆動されるために、トランジスタのオフ
時の液晶及びトランジスタの抵抗による電荷の放電によ
る電位低下は充分に小さい必要がある。
基板に透明なガラスを用いスイッチング用薄脱トランジ
スタのチャンネルを形成する半導体層に非晶質シリコン
を用いた従来の画像表示装置の一画素の構成の平面図を
第２図に、第２図Ａ −Ａ’間の断面構造を第３図に示
す。第３図において第２図と対応する構成には同一符号
をつけて表わしＣいる。（７）はＡ：Ｌ、 Ｏｒ、 Ｍ
ｏ等の金属膜等の導電膜によるゲート電極、（８）は工
ｎｚＯ３゜ＢｎＯｘ等の透明導電膜で表示電位記憶容量
の片側電極、（１４）はＳｉＯ２＋’ Ｂｉ、ｓＮａ
、 Ａｌ２０ａ等のゲート絶縁膜、（９）は非晶質シリ
コン、（１０）はソース電極、（１１）はドレイン電極
、（１３）は１旧０３゜５ｎＯｚ等の液晶表示画素電極
、（１５）は（１１）、 （１３）間の５ｉｎ２． ５
ｉｓＮ４等による層間絶縁膜で、この絶縁膜の除去され
た部分（１２）で（１１）と（１３）とのコンタクトが
なされている。（１６）はポリイミド等のポリマー膜等
の液晶の配向処理層、（２０）はガラス基板である。こ
の（２０）に対向する基板（２１）には工ｎｚｏｓ、
Ｅｌｎ０２等の液晶駆動電極（１７）とポリマー膜等の
液晶の配向処理層（１８）が形成されている。２枚の基
板間に挾持される（１９）は液晶である。
スタのチャンネルを形成する半導体層に非晶質シリコン
を用いた従来の画像表示装置の一画素の構成の平面図を
第２図に、第２図Ａ −Ａ’間の断面構造を第３図に示
す。第３図において第２図と対応する構成には同一符号
をつけて表わしＣいる。（７）はＡ：Ｌ、 Ｏｒ、 Ｍ
ｏ等の金属膜等の導電膜によるゲート電極、（８）は工
ｎｚＯ３゜ＢｎＯｘ等の透明導電膜で表示電位記憶容量
の片側電極、（１４）はＳｉＯ２＋’ Ｂｉ、ｓＮａ
、 Ａｌ２０ａ等のゲート絶縁膜、（９）は非晶質シリ
コン、（１０）はソース電極、（１１）はドレイン電極
、（１３）は１旧０３゜５ｎＯｚ等の液晶表示画素電極
、（１５）は（１１）、 （１３）間の５ｉｎ２． ５
ｉｓＮ４等による層間絶縁膜で、この絶縁膜の除去され
た部分（１２）で（１１）と（１３）とのコンタクトが
なされている。（１６）はポリイミド等のポリマー膜等
の液晶の配向処理層、（２０）はガラス基板である。こ
の（２０）に対向する基板（２１）には工ｎｚｏｓ、
Ｅｌｎ０２等の液晶駆動電極（１７）とポリマー膜等の
液晶の配向処理層（１８）が形成されている。２枚の基
板間に挾持される（１９）は液晶である。
チャンネルを形成する半導体層に非晶質シリコンを用い
たこの従来の液晶画像表示装置にお〜・ては、上記ソー
ス電極（１０）、ドレイン電極（１］）としては、非晶
質シリコン（９）のオーム性接触もしくは準オーム性接
触を得る材料として扱い易さの面からＡＩが広く用いら
れている。
たこの従来の液晶画像表示装置にお〜・ては、上記ソー
ス電極（１０）、ドレイン電極（１］）としては、非晶
質シリコン（９）のオーム性接触もしくは準オーム性接
触を得る材料として扱い易さの面からＡＩが広く用いら
れている。
汀・４図に示すような一般に不純物を添加しない水素化
された非晶質シリコン゛（以後はｎ−非晶質シリコンと
呼ぶ） （２１）とＡ１（２２）の接合は、ショットキ
ー障壁を形成して銑流性を有するが、この障壁は２００
℃程度の熱処理により逆方向リーク電流が大巾に増加す
るため、熱処理後にはソース部分及びドレイン部分の接
触は準オーム性接触として扱うことが可能となる。しか
しながら、上記の方法でソース及びドレイン部分の準オ
ーム性接触をとった薄膜トランジスタのトランジスタ特
性は、第５図（ａ）に示すようにＮチャンネル動作のみ
ならすＰチャンネル動作も顕著となる。このため、第５
図（ｂ）に示すように通Ｓｇ Ｎチャンネルモードで使
用した場合のトランジスタのドレイン電流とドレイン電
圧との相関曲線をみると、ゲート電圧かＯボルトの時の
トランジスタのオフ電流は、ドレイン電圧が高くなると
、Ｐチャンネルモードからの電流が重畳されるために急
激に増加を始める。このオフ電かＬが増加を始める時の
ドレイン電圧の値はソース及びドレイン電極形成以後の
熱処理湯度と時間に依存しており、温度が高い程、又、
時間が長い程、低電圧化する。トランジスタのオフ電流
の増加は液晶駆動の際の表示電荷の保持性能を劣化させ
る原因となる。そこで最近では、第６図に示すようにｎ
−非晶質シリコン（２１）とＡｌ’（２２）の間にリン
く４のｎ型ドーノくントを添加した水素化非晶質シリコ
ン層（以後はｎ子弁晶質シリコンと呼ぶ） （２３）を
挿入することでオーム性接触の改善とＰチャンネル動作
の抑制が行われている。しかしながら、この椋な構造に
おいても、ソース及びドレイン電極形成以後の画像表示
装置の作成工程においで２００〜３００℃の熱処理が含
まれる場合には、前記のＡ１は熱拡散によりｎ＋非非晶
質シリコフケ容易に貫通してｎ−非晶質層に入り、アク
セプターとして働くことにより、第７図点線で示したよ
うにＰチャンネル動作の抑制効果力２失われてしまうと
いう問題があった。
された非晶質シリコン゛（以後はｎ−非晶質シリコンと
呼ぶ） （２１）とＡ１（２２）の接合は、ショットキ
ー障壁を形成して銑流性を有するが、この障壁は２００
℃程度の熱処理により逆方向リーク電流が大巾に増加す
るため、熱処理後にはソース部分及びドレイン部分の接
触は準オーム性接触として扱うことが可能となる。しか
しながら、上記の方法でソース及びドレイン部分の準オ
ーム性接触をとった薄膜トランジスタのトランジスタ特
性は、第５図（ａ）に示すようにＮチャンネル動作のみ
ならすＰチャンネル動作も顕著となる。このため、第５
図（ｂ）に示すように通Ｓｇ Ｎチャンネルモードで使
用した場合のトランジスタのドレイン電流とドレイン電
圧との相関曲線をみると、ゲート電圧かＯボルトの時の
トランジスタのオフ電流は、ドレイン電圧が高くなると
、Ｐチャンネルモードからの電流が重畳されるために急
激に増加を始める。このオフ電かＬが増加を始める時の
ドレイン電圧の値はソース及びドレイン電極形成以後の
熱処理湯度と時間に依存しており、温度が高い程、又、
時間が長い程、低電圧化する。トランジスタのオフ電流
の増加は液晶駆動の際の表示電荷の保持性能を劣化させ
る原因となる。そこで最近では、第６図に示すようにｎ
−非晶質シリコン（２１）とＡｌ’（２２）の間にリン
く４のｎ型ドーノくントを添加した水素化非晶質シリコ
ン層（以後はｎ子弁晶質シリコンと呼ぶ） （２３）を
挿入することでオーム性接触の改善とＰチャンネル動作
の抑制が行われている。しかしながら、この椋な構造に
おいても、ソース及びドレイン電極形成以後の画像表示
装置の作成工程においで２００〜３００℃の熱処理が含
まれる場合には、前記のＡ１は熱拡散によりｎ＋非非晶
質シリコフケ容易に貫通してｎ−非晶質層に入り、アク
セプターとして働くことにより、第７図点線で示したよ
うにＰチャンネル動作の抑制効果力２失われてしまうと
いう問題があった。
本発明は、従来の非晶質シリコン薄膜トランジスタにお
ける上記の問題を解８決１べ（なされたもので、薄膜ト
ランジスタ形成後に、３００℃位までの熱処理を受けて
も、トランジスタ特性が熱処理前と変化しない、面］熱
性の高く安定した薄膜［・ランジスタを提供することを
目的としている。
ける上記の問題を解８決１べ（なされたもので、薄膜ト
ランジスタ形成後に、３００℃位までの熱処理を受けて
も、トランジスタ特性が熱処理前と変化しない、面］熱
性の高く安定した薄膜［・ランジスタを提供することを
目的としている。
第８図を用いて本発明の詳細な説明する。第８図は本発
明によるＮ膜トランジスタ部分の断面を示したものであ
る。従来の非晶質シリコンを用いた薄膜トランジスタ第
７図と較べると、ｎ−非晶質シリコン（２１）上のソー
ス及びドレイン電極の下地を形成するｎ＋＋晶質シリコ
ン−（２３）と従来よりの電極材料であるｈｌ（２２）
は、高融点金じ（２４）好ましくは、Ｏｒ、 Ｔａ、
Ｖ＋’のいずれか１つの高融点金属によって隔てられて
おり、直接に接触する部分を持たない。なお、図中（２
５）はゲート電極、（２６）は絶縁膜である。
明によるＮ膜トランジスタ部分の断面を示したものであ
る。従来の非晶質シリコンを用いた薄膜トランジスタ第
７図と較べると、ｎ−非晶質シリコン（２１）上のソー
ス及びドレイン電極の下地を形成するｎ＋＋晶質シリコ
ン−（２３）と従来よりの電極材料であるｈｌ（２２）
は、高融点金じ（２４）好ましくは、Ｏｒ、 Ｔａ、
Ｖ＋’のいずれか１つの高融点金属によって隔てられて
おり、直接に接触する部分を持たない。なお、図中（２
５）はゲート電極、（２６）は絶縁膜である。
このため、これ等の高融点金属は薄膜トランジスク形成
後の画像表示装置の作成工程に含まれる３００℃位まで
の熱処理において、Ａｌがｎ＋非非晶質シリコフシ貫通
することを阻止するバリヤ一層として有効に機能する。
後の画像表示装置の作成工程に含まれる３００℃位まで
の熱処理において、Ａｌがｎ＋非非晶質シリコフシ貫通
することを阻止するバリヤ一層として有効に機能する。
この結果、Ａ１がｎ−非晶質シリコン層に入った時に鵡
瑠にみられるトランジスタｆ）Ｐチー゛Ｖンネル動作の
発生が抑えられる。従って、トランジスタの動作はＮチ
ャンネルモードのみとなり、ゲート電圧が０ボルトの時
のトランジスタのオフ電流は、ドレイン電圧が高くなっ
ても充分にイ直い値に維持される。第９図、第１０図、
第１１図は、第８図の電極構造の変形であり、いずれの
場合においても同様の効果が期待できる。
瑠にみられるトランジスタｆ）Ｐチー゛Ｖンネル動作の
発生が抑えられる。従って、トランジスタの動作はＮチ
ャンネルモードのみとなり、ゲート電圧が０ボルトの時
のトランジスタのオフ電流は、ドレイン電圧が高くなっ
ても充分にイ直い値に維持される。第９図、第１０図、
第１１図は、第８図の電極構造の変形であり、いずれの
場合においても同様の効果が期待できる。
第１２図は高融点金属としてＯｒを用い、ｎ＋非晶卸シ
リコ７５０’ＯＸ、 Ｏｒ Ｉ ０００ Ｘ、 Ａ１６
０００又の膜厚にした時の寅験結果である。
リコ７５０’ＯＸ、 Ｏｒ Ｉ ０００ Ｘ、 Ａ１６
０００又の膜厚にした時の寅験結果である。
３００°Ｃ１時間の熱処理によってもトランジスタ特性
の変化は全くみられず、３５０℃において初めて非晶質
シリコンからの水素の離脱にもとづく膜質の変化に起因
すると思われるオン電流の減少がみられた。又、Ｃｒの
かわりにＩｌｌ ａまたはＷを用いた場合にもＯｒの場
合とほぼ同じ結果が得られた。
の変化は全くみられず、３５０℃において初めて非晶質
シリコンからの水素の離脱にもとづく膜質の変化に起因
すると思われるオン電流の減少がみられた。又、Ｃｒの
かわりにＩｌｌ ａまたはＷを用いた場合にもＯｒの場
合とほぼ同じ結果が得られた。
以上、本発明により液晶表示装置り等の駆動に使用され
る非晶πｊシリコン薄膜トランジスタとして耐熱性に優
れた安定したものが得られる。
る非晶πｊシリコン薄膜トランジスタとして耐熱性に優
れた安定したものが得られる。
第１図は液晶画像表示装置の一画素の構成図。
第２図は従来の半導体層に非晶質シリコンを用いた液晶
画像表示装置の一画素の構成の平面図。 第３図は第２図の部分断面構造図。 第４図は第２図のＭ族トランジスタ部分の断面構造図。 第５図は従来のソース及びドレイン電極にＡ１ヲ用いた
場合の薄膜トランジスタの特性曲線。（ａ）はより−・
７０曲線、（ｂ）はより−ＶＤ１１ｉ１５＋を示づ、ア
ばＰグ・ヤンネル領域、ＮはＮチャンネル領域を示す。 第６図はソース及びドレイン電極のＡ１の下地にｎ＋非
非晶ダシシリコン挿入した場合の・ 薄膜トランジスタ
部分の断面構造図。 第７図は、年６図の構造の？４Ｙ膜トランジスタの特性
曲線。Ｃ）はＩＤ −ＶＧ萌諏、（ｂ）は勾）−ＶＤ曲
線で、実線は熱処理前、破線は熱処理後を示す。 第８図は本発明の実施例を示す薄膜トランジスタ部分の
断面構造図。 第９，１０，１１図は薄膜トランジスタの構造が変わっ
た場合の本実施例の変形。 ｆに １２図は本発明の具体的実施結果を示すもので、
第８図の構造にもとづき、高融点金側にＯｒを用いた場
合の薄に： トランジスタの特性曲線。（ａ）は■Ｄ−
ｖａ ［１ｌＩｋ 、 （ｈ）は如−ＶＤ １ｉ）１線
で、実線は〃′、処理前、破線は３００″Ｃ熱処ヲ里後
、一点？４”ａ線は３５０℃熱処朋熱部 才３ 閉 才４罠 才ｌ ｆに周 オフ０閲 手続補正書 昭和５８年８月ノに日 特許庁長官 若杉和夫殿 １、事件の表示 昭和５８年特許願第１２１０８５号 ２、発明の名称 ＃＃ Ｉ”ランジスタの電極構造 ３、ｌ１ｌｉ正をする者 事件との関係 特許出願人 住所 東京都千代田区丸の内二丁目１番２号氏名 （０
０４）旭硝子株式会社 ５、補正命令の日付 自発補正 ６、補正により増加する発明の数 なし７、補正の対象 （１）明細書の発明の詳細な説明の欄 （２）図面 ８、補正の内容 （１）明細書第４頁第９行［非晶質シリコン（９）の」
を［非晶質シリコン（９）とＪに補正する。 （２）明細書第７頁第１行「第７図」を「第６図」に補
正する。 （３）同頁第１９行「値い値Ｊを「低い値」に補正する
。 （４）第９図を別紙の如（補正する。 以上
画像表示装置の一画素の構成の平面図。 第３図は第２図の部分断面構造図。 第４図は第２図のＭ族トランジスタ部分の断面構造図。 第５図は従来のソース及びドレイン電極にＡ１ヲ用いた
場合の薄膜トランジスタの特性曲線。（ａ）はより−・
７０曲線、（ｂ）はより−ＶＤ１１ｉ１５＋を示づ、ア
ばＰグ・ヤンネル領域、ＮはＮチャンネル領域を示す。 第６図はソース及びドレイン電極のＡ１の下地にｎ＋非
非晶ダシシリコン挿入した場合の・ 薄膜トランジスタ
部分の断面構造図。 第７図は、年６図の構造の？４Ｙ膜トランジスタの特性
曲線。Ｃ）はＩＤ −ＶＧ萌諏、（ｂ）は勾）−ＶＤ曲
線で、実線は熱処理前、破線は熱処理後を示す。 第８図は本発明の実施例を示す薄膜トランジスタ部分の
断面構造図。 第９，１０，１１図は薄膜トランジスタの構造が変わっ
た場合の本実施例の変形。 ｆに １２図は本発明の具体的実施結果を示すもので、
第８図の構造にもとづき、高融点金側にＯｒを用いた場
合の薄に： トランジスタの特性曲線。（ａ）は■Ｄ−
ｖａ ［１ｌＩｋ 、 （ｈ）は如−ＶＤ １ｉ）１線
で、実線は〃′、処理前、破線は３００″Ｃ熱処ヲ里後
、一点？４”ａ線は３５０℃熱処朋熱部 才３ 閉 才４罠 才ｌ ｆに周 オフ０閲 手続補正書 昭和５８年８月ノに日 特許庁長官 若杉和夫殿 １、事件の表示 昭和５８年特許願第１２１０８５号 ２、発明の名称 ＃＃ Ｉ”ランジスタの電極構造 ３、ｌ１ｌｉ正をする者 事件との関係 特許出願人 住所 東京都千代田区丸の内二丁目１番２号氏名 （０
０４）旭硝子株式会社 ５、補正命令の日付 自発補正 ６、補正により増加する発明の数 なし７、補正の対象 （１）明細書の発明の詳細な説明の欄 （２）図面 ８、補正の内容 （１）明細書第４頁第９行［非晶質シリコン（９）の」
を［非晶質シリコン（９）とＪに補正する。 （２）明細書第７頁第１行「第７図」を「第６図」に補
正する。 （３）同頁第１９行「値い値Ｊを「低い値」に補正する
。 （４）第９図を別紙の如（補正する。 以上
Claims (1)
- 【特許請求の範囲】 （１） 半導体層に非晶質シリコンを用いた薄膜トラン
ジスタにおいて、前記薄膜トランジスタのソース及びド
レイン電極の構造を、チャンネルとなる不純物無添加の
非晶質シリコンとｎ型ドーパントを添加した非晶質シリ
コンと高融点金属とアルミニウムとをこの順序からなる
多層構造とし、非晶質シリコン督 高融点金属により隔てられて直接接触する部分をもたな
いことを特徴とする薄膜トランジスタの電極構造。 （２） 非晶質シリコン層は、プラズマＣＶＤ法または
スパッター法により製膜した水素化非晶質シリコンであ
ることを特徴とする特許請求の範囲第１項記載の薄膜ト
ランジスタ。 （８） 高融点金属としてＯｒ、 Ｔａ、 Ｗのいずれ
かを用いることを特徴とする特許請求の範囲第１項又は
第２項記載の薄膜トランジスタの電極構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58121085A JPS6014473A (ja) | 1983-07-05 | 1983-07-05 | 薄膜トランジスタの電極構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58121085A JPS6014473A (ja) | 1983-07-05 | 1983-07-05 | 薄膜トランジスタの電極構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6014473A true JPS6014473A (ja) | 1985-01-25 |
Family
ID=14802488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58121085A Pending JPS6014473A (ja) | 1983-07-05 | 1983-07-05 | 薄膜トランジスタの電極構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6014473A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS644070A (en) * | 1987-06-26 | 1989-01-09 | Hitachi Ltd | Thin film transistor and manufacture thereof |
| JPS6459216A (en) * | 1987-08-31 | 1989-03-06 | Toshiba Corp | Thin film transistor array for liquid crystal display and its manufacture |
| JPS6490560A (en) * | 1987-10-01 | 1989-04-07 | Casio Computer Co Ltd | Thin-film transistor |
| JPH0191468A (ja) * | 1987-10-02 | 1989-04-11 | Hitachi Ltd | 薄膜トランジスタ |
| JPH01117067A (ja) * | 1987-10-30 | 1989-05-09 | Toshiba Corp | 薄膜素子 |
| JPH0344968A (ja) * | 1989-07-12 | 1991-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH05265038A (ja) * | 1992-03-18 | 1993-10-15 | Sanyo Electric Co Ltd | 液晶表示装置 |
| EP0588487A2 (en) * | 1992-08-19 | 1994-03-23 | AT&T Corp. | Method of making thin film transistors |
| NL9302256A (nl) * | 1992-12-28 | 1994-07-18 | Casio Computer Co Ltd | Dunnefilmtransistor voor vloeibaarkristalweergeefinrichting en werkwijze voor het fabriceren daarvan. |
| JPH06204479A (ja) * | 1985-02-27 | 1994-07-22 | Toshiba Corp | アモルフアスシリコン半導体装置 |
| US5362660A (en) * | 1990-10-05 | 1994-11-08 | General Electric Company | Method of making a thin film transistor structure with improved source/drain contacts |
| JP2006049577A (ja) * | 2004-08-04 | 2006-02-16 | Sony Corp | 電界効果型トランジスタ |
| JP2011035411A (ja) * | 2010-10-06 | 2011-02-17 | Sony Corp | 電界効果型トランジスタ |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49127587A (ja) * | 1973-04-06 | 1974-12-06 | ||
| JPS5687364A (en) * | 1979-12-18 | 1981-07-15 | Nec Corp | Semiconductor device |
| JPS58112365A (ja) * | 1981-12-26 | 1983-07-04 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| JPS58190061A (ja) * | 1982-04-28 | 1983-11-05 | Toshiba Corp | アモルファスシリコン半導体装置 |
-
1983
- 1983-07-05 JP JP58121085A patent/JPS6014473A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49127587A (ja) * | 1973-04-06 | 1974-12-06 | ||
| JPS5687364A (en) * | 1979-12-18 | 1981-07-15 | Nec Corp | Semiconductor device |
| JPS58112365A (ja) * | 1981-12-26 | 1983-07-04 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| JPS58190061A (ja) * | 1982-04-28 | 1983-11-05 | Toshiba Corp | アモルファスシリコン半導体装置 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204479A (ja) * | 1985-02-27 | 1994-07-22 | Toshiba Corp | アモルフアスシリコン半導体装置 |
| JPS644070A (en) * | 1987-06-26 | 1989-01-09 | Hitachi Ltd | Thin film transistor and manufacture thereof |
| JPS6459216A (en) * | 1987-08-31 | 1989-03-06 | Toshiba Corp | Thin film transistor array for liquid crystal display and its manufacture |
| JPS6490560A (en) * | 1987-10-01 | 1989-04-07 | Casio Computer Co Ltd | Thin-film transistor |
| JPH0191468A (ja) * | 1987-10-02 | 1989-04-11 | Hitachi Ltd | 薄膜トランジスタ |
| JPH01117067A (ja) * | 1987-10-30 | 1989-05-09 | Toshiba Corp | 薄膜素子 |
| JPH0344968A (ja) * | 1989-07-12 | 1991-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US5362660A (en) * | 1990-10-05 | 1994-11-08 | General Electric Company | Method of making a thin film transistor structure with improved source/drain contacts |
| JPH05265038A (ja) * | 1992-03-18 | 1993-10-15 | Sanyo Electric Co Ltd | 液晶表示装置 |
| EP0588487A2 (en) * | 1992-08-19 | 1994-03-23 | AT&T Corp. | Method of making thin film transistors |
| EP0588487A3 (en) * | 1992-08-19 | 1994-09-28 | At & T Corp | Method of making thin film transistors |
| NL9302256A (nl) * | 1992-12-28 | 1994-07-18 | Casio Computer Co Ltd | Dunnefilmtransistor voor vloeibaarkristalweergeefinrichting en werkwijze voor het fabriceren daarvan. |
| US5539551A (en) * | 1992-12-28 | 1996-07-23 | Casio Computer Co., Ltd. | LCD TFT drain and source electrodes having ohmic barrier, primary conductor, and liquid impermeable layers and method of making |
| JP2006049577A (ja) * | 2004-08-04 | 2006-02-16 | Sony Corp | 電界効果型トランジスタ |
| JP2011035411A (ja) * | 2010-10-06 | 2011-02-17 | Sony Corp | 電界効果型トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3402400B2 (ja) | 半導体集積回路の作製方法 | |
| JP2845303B2 (ja) | 半導体装置とその作製方法 | |
| JP3556679B2 (ja) | 電気光学装置 | |
| US7208766B2 (en) | Semiconductor device and process for production thereof | |
| US20120187837A1 (en) | Method for manufacturing an electrooptical device | |
| JP3108296B2 (ja) | 表示装置の製造方法 | |
| US6337235B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2001051292A (ja) | 半導体装置および半導体表示装置 | |
| JPS6014473A (ja) | 薄膜トランジスタの電極構造 | |
| KR20010006985A (ko) | 전기광학장치 및 전자기기 | |
| US6713825B2 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
| JP2001036019A (ja) | コンデンサ及び半導体装置並びにそれらの作製方法 | |
| JP2000353811A (ja) | 電気光学装置およびその作製方法 | |
| JP4578609B2 (ja) | 電気光学装置 | |
| JPH1054999A (ja) | 表示装置とその製造法 | |
| JP2585158B2 (ja) | 半導体装置の作成方法 | |
| JP2006237624A (ja) | 半導体装置及びインバータ回路 | |
| JP2000349298A (ja) | 電気光学装置およびその作製方法 | |
| JP4860021B2 (ja) | 半導体装置の作製方法 | |
| JP4869464B2 (ja) | 半導体装置およびその作製方法 | |
| JP4034479B2 (ja) | 薄膜トランジスタ基板および液晶表示装置 | |
| JP2635542B2 (ja) | 薄膜トランジスタ | |
| JPH05249495A (ja) | 液晶表示装置 | |
| JPS63142851A (ja) | 半導体装置 | |
| JP4712926B2 (ja) | 半導体装置及び半導体装置の作製方法 |