JPS59108360A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59108360A JPS59108360A JP22087382A JP22087382A JPS59108360A JP S59108360 A JPS59108360 A JP S59108360A JP 22087382 A JP22087382 A JP 22087382A JP 22087382 A JP22087382 A JP 22087382A JP S59108360 A JPS59108360 A JP S59108360A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- insulating
- impurities
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000011521 glass Substances 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 10
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 claims description 6
- 229910052708 sodium Inorganic materials 0.000 claims description 6
- 239000011734 sodium Substances 0.000 claims description 6
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000010828 elution Methods 0.000 abstract description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- KEAYESYHFKHZAL-UHFFFAOYSA-N Sodium Chemical compound [Na] KEAYESYHFKHZAL-UHFFFAOYSA-N 0.000 abstract 2
- 238000000034 method Methods 0.000 abstract 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 7
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置、特にガラス基板上に形成した通
称薄膜トランジスタ（以下、ＴＦＴ ；ＴｈｉｎＦｉｌ
ｍ Ｔｒａｎｓｉｓｔｅｒと称す。）に関するものであ
る。
称薄膜トランジスタ（以下、ＴＦＴ ；ＴｈｉｎＦｉｌ
ｍ Ｔｒａｎｓｉｓｔｅｒと称す。）に関するものであ
る。
第１図は従来のＴＰＴを示す部分断面図である。
図において、（１）は石英ガラス基板又は無アルカリガ
ラス等の絶縁性ガラス基板、（２）は半導体層、（３）
はガラス基板（１）上で、半導体層（２）の周囲に設け
た第１の絶縁層、（４ａ）（４ｂ）はそれぞれ半導体層
（２）に分離して設けたソース領域とドレイン領域で、
半導体層に不純物を高濃度にドープして形成される。
ラス等の絶縁性ガラス基板、（２）は半導体層、（３）
はガラス基板（１）上で、半導体層（２）の周囲に設け
た第１の絶縁層、（４ａ）（４ｂ）はそれぞれ半導体層
（２）に分離して設けたソース領域とドレイン領域で、
半導体層に不純物を高濃度にドープして形成される。
（５）は半導体層（２）上で、ソース領域（４ａ）とド
レイン領域（４ｂ）にまたがって設けた第２の絶縁層、
（６）はこの絶縁層（５）の上に設けたゲート電極、（
７）はソース領域（４ａ）に接続されたソース電極、（
３）はドレイン領域（４ｂ）に接続されたドレイン電極
である。。
レイン領域（４ｂ）にまたがって設けた第２の絶縁層、
（６）はこの絶縁層（５）の上に設けたゲート電極、（
７）はソース領域（４ａ）に接続されたソース電極、（
３）はドレイン領域（４ｂ）に接続されたドレイン電極
である。。
このような構成のＴＰＴにおいては、ガラス基板（１）
より半導体層（２）へのす） ＩＪウム不純物の溶出に
よるＴＰＴの劣化を防ぐために、絶縁性ガラス基板（１
）として、ナ） ＩＪウム不純物の少ない、高価な石英
又は無アルカリガラスを使用する必要があった。
より半導体層（２）へのす） ＩＪウム不純物の溶出に
よるＴＰＴの劣化を防ぐために、絶縁性ガラス基板（１
）として、ナ） ＩＪウム不純物の少ない、高価な石英
又は無アルカリガラスを使用する必要があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、絶縁性ガラス基板上に、基板より
のナトリウム不純物を遮へいする遮へい層を設けること
により、ガラス基板より半導体層へのす） ＩＪウム不
純物の溶出を押え、ＴＰＴの劣化を防いで、高信頼性の
半導体装置を提供することを目的としている。
めになされたもので、絶縁性ガラス基板上に、基板より
のナトリウム不純物を遮へいする遮へい層を設けること
により、ガラス基板より半導体層へのす） ＩＪウム不
純物の溶出を押え、ＴＰＴの劣化を防いで、高信頼性の
半導体装置を提供することを目的としている。
以下、この発明の一実施例を図について説明する。第２
図はこの発明にかかわるＴＰＴの一実施例を示す部分断
面図である。図において、（１）はソーダガラス等のガ
ラス基板、（９）はガラス基板（１）上に設けたシリコ
ン窒化膜で、プラズマＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖ
ａｐｏｒ Ｄｉｐｏｓｉｔｉｏｎ ）等で基板（１）の
全面に形成される。このシリコン窒化膜（９）上にアモ
ルファスシリコン又はポリシリコンの膜を全面に形成し
、さらにこの上に写真製板により半導体１２）、 （４
ａ）、（４ｂ）上のみにシリコン窒化膜を形成してこの
場所以外を酸化し第１の絶縁Ｍ（３）を形成する。前記
の半導体層（２１、（４ａ ）、（４ｂ）上のシリコン
窒化膜をとり除き、その上に同様にして、第２の絶縁層
（５）を形成し、次に、半導体層（４ａ）、（４ｂ）に
不純物を高濃度にドープしてソース領域（４ａ）及びド
レイン領域（４ｂ）を形成する。さらに、第２の絶縁層
（５）上にゲート電極（６）、ソース領域（４ａ）に接
続してソース電極（７）、ドレイン領域（４ｂ）に接続
して、ドレイン電極（８）をそれぞれ形成して、ＴＰＴ
が構成される。
図はこの発明にかかわるＴＰＴの一実施例を示す部分断
面図である。図において、（１）はソーダガラス等のガ
ラス基板、（９）はガラス基板（１）上に設けたシリコ
ン窒化膜で、プラズマＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖ
ａｐｏｒ Ｄｉｐｏｓｉｔｉｏｎ ）等で基板（１）の
全面に形成される。このシリコン窒化膜（９）上にアモ
ルファスシリコン又はポリシリコンの膜を全面に形成し
、さらにこの上に写真製板により半導体１２）、 （４
ａ）、（４ｂ）上のみにシリコン窒化膜を形成してこの
場所以外を酸化し第１の絶縁Ｍ（３）を形成する。前記
の半導体層（２１、（４ａ ）、（４ｂ）上のシリコン
窒化膜をとり除き、その上に同様にして、第２の絶縁層
（５）を形成し、次に、半導体層（４ａ）、（４ｂ）に
不純物を高濃度にドープしてソース領域（４ａ）及びド
レイン領域（４ｂ）を形成する。さらに、第２の絶縁層
（５）上にゲート電極（６）、ソース領域（４ａ）に接
続してソース電極（７）、ドレイン領域（４ｂ）に接続
して、ドレイン電極（８）をそれぞれ形成して、ＴＰＴ
が構成される。
不純物の遮へい層（９）として用いたシリコン窒化膜は
、数百度に温度上昇させても、そのシリコン窒化膜を通
して、不純物のナトＩＪウムを溶出させないことは一般
によく知られており、この発明の一実施例に示したよう
に、ガラス基板（１）として、安価なソーダガラスを用
いても、ソーダガラス基板（１）のす） ｌラム不純物
が上部の半導体層（２）に溶出せず、ＴＰＴを劣化させ
ない安価で高信頼性の半導体装置が実現できる。
、数百度に温度上昇させても、そのシリコン窒化膜を通
して、不純物のナトＩＪウムを溶出させないことは一般
によく知られており、この発明の一実施例に示したよう
に、ガラス基板（１）として、安価なソーダガラスを用
いても、ソーダガラス基板（１）のす） ｌラム不純物
が上部の半導体層（２）に溶出せず、ＴＰＴを劣化させ
ない安価で高信頼性の半導体装置が実現できる。
なお、上記実施例ではガラス基板（１）としてソーダガ
ラスを用いたが、無アルカリガラス等のガラス基板を用
いてもよいことは勿論である。
ラスを用いたが、無アルカリガラス等のガラス基板を用
いてもよいことは勿論である。
また、上記実施例では、遮へい層（９）を全面に形成し
たものを示したが、ガラス基板（１）上で半導体層（２
）及びソース領域（４ａ）、ドレイン領域（４ｂ）の下
部のみに形成してもよく、上記実施例と同様の効果を奏
する。
たものを示したが、ガラス基板（１）上で半導体層（２
）及びソース領域（４ａ）、ドレイン領域（４ｂ）の下
部のみに形成してもよく、上記実施例と同様の効果を奏
する。
以上のように、この発明によれば、絶縁性基板上に、基
板よりのナトリウム不純物を遮へいする遮へい層を設け
たので、ガラス基板より半導体層へのナトリウム不純物
の溶出を押え、ＴＰＴの劣化を防いで、信頼性の高い半
導体装置が得られる効果がある。
板よりのナトリウム不純物を遮へいする遮へい層を設け
たので、ガラス基板より半導体層へのナトリウム不純物
の溶出を押え、ＴＰＴの劣化を防いで、信頼性の高い半
導体装置が得られる効果がある。
第１図は従来のＴＰＴを示す部分断面図、第２図はこの
発明にかかわるＴＰＴの一実施例を示す部分断面図であ
る。図において、（１）は絶縁性ガラス板、（２）は半
導体層、（３）は第１の絶縁層、（４ａ）はソース領域
、（４ｂ）はドレイン領域、（５）は第２の絶縁層、（
６）はゲート電極、（７）はソース電極、（８）はドレ
イン電極、（９）は不純物遮へい層である。 なお、図中、同一符号は同−又は相当部分を示すＯ 代理人 葛 野 信 − 第１図 第２図 ５ ２ ４ｂ
発明にかかわるＴＰＴの一実施例を示す部分断面図であ
る。図において、（１）は絶縁性ガラス板、（２）は半
導体層、（３）は第１の絶縁層、（４ａ）はソース領域
、（４ｂ）はドレイン領域、（５）は第２の絶縁層、（
６）はゲート電極、（７）はソース電極、（８）はドレ
イン電極、（９）は不純物遮へい層である。 なお、図中、同一符号は同−又は相当部分を示すＯ 代理人 葛 野 信 − 第１図 第２図 ５ ２ ４ｂ
Claims (2)
- （１）絶縁性ガラス基板、この基板上に設けた上記基板
よりのナトリウム不純物を遮へいする遮へい層、この遮
へい層上に設けた半導体層、この半導体層の周囲に設け
た第１の絶縁層、上記半導体層に分離して設けたソース
領域とドレイン領域、上記半導体層上で上記ソース領域
と上記ドレイン領域にまたがって設けた第２の絶縁層、
この絶縁層上に設けたゲート電極、及び上記ソース領域
と上記ドレイン領域にそれぞれ接続されたソース電極と
ドレイン電極を備えた半導体装置。 - （２）不純物遮へい層は、シリコン窒化膜よりなること
を特徴とする特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22087382A JPS59108360A (ja) | 1982-12-14 | 1982-12-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22087382A JPS59108360A (ja) | 1982-12-14 | 1982-12-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59108360A true JPS59108360A (ja) | 1984-06-22 |
Family
ID=16757870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22087382A Pending JPS59108360A (ja) | 1982-12-14 | 1982-12-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59108360A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59132677A (ja) * | 1983-01-20 | 1984-07-30 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPH0432267A (ja) * | 1990-05-29 | 1992-02-04 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ |
| JPH06196503A (ja) * | 1992-09-29 | 1994-07-15 | Hyundai Electron Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JPH07321364A (ja) * | 1995-04-28 | 1995-12-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US5550390A (en) * | 1991-08-08 | 1996-08-27 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| US5859444A (en) * | 1991-08-08 | 1999-01-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US6043105A (en) * | 1985-05-07 | 2000-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor sensitive devices |
| US6607947B1 (en) | 1990-05-29 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorinated layer for blocking alkali ions |
| US6624450B1 (en) | 1992-03-27 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6979840B1 (en) | 1991-09-25 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having anodized metal film between the gate wiring and drain wiring |
-
1982
- 1982-12-14 JP JP22087382A patent/JPS59108360A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59132677A (ja) * | 1983-01-20 | 1984-07-30 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| US6503771B1 (en) | 1983-08-22 | 2003-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor photoelectrically sensitive device |
| US6043105A (en) * | 1985-05-07 | 2000-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor sensitive devices |
| JPH0432267A (ja) * | 1990-05-29 | 1992-02-04 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ |
| US7355202B2 (en) | 1990-05-29 | 2008-04-08 | Semiconductor Energy Co., Ltd. | Thin-film transistor |
| US6607947B1 (en) | 1990-05-29 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorinated layer for blocking alkali ions |
| US5550390A (en) * | 1991-08-08 | 1996-08-27 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| US5859444A (en) * | 1991-08-08 | 1999-01-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US6979840B1 (en) | 1991-09-25 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having anodized metal film between the gate wiring and drain wiring |
| US7642584B2 (en) | 1991-09-25 | 2010-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6624450B1 (en) | 1992-03-27 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JPH06196503A (ja) * | 1992-09-29 | 1994-07-15 | Hyundai Electron Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JPH07321364A (ja) * | 1995-04-28 | 1995-12-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0519830B2 (ja) | ||
| JPH05129608A (ja) | 半導体装置 | |
| JPS59108360A (ja) | 半導体装置 | |
| WO2019090868A1 (zh) | 垂直结构薄膜晶体管的制造方法及垂直结构薄膜晶体管 | |
| US6448117B1 (en) | Tri-layer process for forming TFT matrix of LCD with gate metal layer around pixel electrode as black matrix | |
| JPS6151188A (ja) | アクテイブ・マトリクス表示装置用基板 | |
| GB2064866A (en) | Field effect semiconductor device | |
| KR970053971A (ko) | 정전기 방지용 트랜지스터 및 그의 제조방법 | |
| JP2776820B2 (ja) | 半導体装置の製造方法 | |
| JP2690067B2 (ja) | アクティブマトリクス基板 | |
| JPH06268224A (ja) | 電界効果型トランジスタを含む半導体装置 | |
| WO2020177057A1 (zh) | Cmos结构及cmos结构的制造方法 | |
| JPH0384963A (ja) | 薄膜トランジスタ | |
| JPS63142851A (ja) | 半導体装置 | |
| JPH0472769A (ja) | 薄膜トランジスタ | |
| JPH0220060A (ja) | 相補型薄膜電界効果トランジスタ | |
| JPH0417370A (ja) | 薄膜トランジスタ | |
| JPH05243261A (ja) | 絶縁ゲート電界効果トランジスタ | |
| JPS59117267A (ja) | 薄膜トランジスタ | |
| JPH05119351A (ja) | 液晶表示装置およびその製造方法 | |
| JPH0341479Y2 (ja) | ||
| JPS62172758A (ja) | 薄膜トランジスタの構造 | |
| JPH0519831B2 (ja) | ||
| JPH07131019A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2867457B2 (ja) | 薄膜トランジスタマトリクスの製造方法 |