JPH0472769A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH0472769A JPH0472769A JP2186519A JP18651990A JPH0472769A JP H0472769 A JPH0472769 A JP H0472769A JP 2186519 A JP2186519 A JP 2186519A JP 18651990 A JP18651990 A JP 18651990A JP H0472769 A JPH0472769 A JP H0472769A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- forming
- thin film
- gate insulating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 70
- 239000010408 film Substances 0.000 claims abstract description 121
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 38
- 239000010703 silicon Substances 0.000 claims abstract description 38
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 9
- 239000000370 acceptor Substances 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 6
- 239000002184 metal Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000010453 quartz Substances 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は特にアクティブマトリクス型の液晶デイスプレ
ィやイメージセンサや３次元集積回路など応用される薄
膜トランジスタに関する。
ィやイメージセンサや３次元集積回路など応用される薄
膜トランジスタに関する。
［従来の技術］
従来の薄膜トランジスタの構造の一例を第２図を用いて
説明する。この図はチャネル方向の構造断面図であるが
、ガラス、石英、サファイア等の絶縁基板２０１上にド
ナーあるいはアクセプタとなる不純物を添加した多結晶
シリコン、非結晶シリコン等のシリコン薄膜からなるソ
ース領域２０２及びドレイン領域２０３が形成されてい
る。このソース領域端の上側とドレイン領域の上側に接
して、この両者を結ぶ様に多結晶シリコン等のシリコン
薄膜からなるチャネル領域２０４が設けられている。ま
た金属、透明導電膜等から成るソース電極２０５がソー
ス領域２０２に接しており、同じくドレイン電極２０６
がドレイン領域２０３に接している。これら全体をシリ
コン酸化膜等の絶縁膜から成るゲート絶縁膜２０７が被
覆しており、この上に金属、透明導電膜等から成るゲー
ト電極２０８がソース領域２０２及びドレイン領域２０
３の両方に、少なくても一部がかぶさる様に設けられて
いる。ゲート絶縁膜２０７は配線間の絶縁を保持する層
間絶縁膜も兼ねている。
説明する。この図はチャネル方向の構造断面図であるが
、ガラス、石英、サファイア等の絶縁基板２０１上にド
ナーあるいはアクセプタとなる不純物を添加した多結晶
シリコン、非結晶シリコン等のシリコン薄膜からなるソ
ース領域２０２及びドレイン領域２０３が形成されてい
る。このソース領域端の上側とドレイン領域の上側に接
して、この両者を結ぶ様に多結晶シリコン等のシリコン
薄膜からなるチャネル領域２０４が設けられている。ま
た金属、透明導電膜等から成るソース電極２０５がソー
ス領域２０２に接しており、同じくドレイン電極２０６
がドレイン領域２０３に接している。これら全体をシリ
コン酸化膜等の絶縁膜から成るゲート絶縁膜２０７が被
覆しており、この上に金属、透明導電膜等から成るゲー
ト電極２０８がソース領域２０２及びドレイン領域２０
３の両方に、少なくても一部がかぶさる様に設けられて
いる。ゲート絶縁膜２０７は配線間の絶縁を保持する層
間絶縁膜も兼ねている。
第３図は第２図で説明した様な構造を持つ薄膜トランジ
スタの特性の一例を示すグラフであり、横軸がゲート電
圧Ｖｇｓ、縦軸はドレイン電流Ｉｄの対数値である。こ
こでトランジスタがオフ状態の時にソース、ドレイン間
に流れる電流をオフ電流Ｉｏｆｆ、トランジスタがオン
状態の時にソース、ドレイン間に流れる電流をオン電流
工Ｏｎと呼んでいるが、オン電流が大きな特性が望まし
い、この事は特にドライバー内蔵型の液晶デイスプレィ
を実現する上で問題となる。何故なら、周辺回路に用い
るトランジスタには高速動作をさせる為に、オン電流の
大きい特性が要求されるからである０本発明はこの様な
問題点を解決するものであり、その目的とするところは
オン電流の大きな特性を持つ薄膜トランジスタを提供す
る事にある。
スタの特性の一例を示すグラフであり、横軸がゲート電
圧Ｖｇｓ、縦軸はドレイン電流Ｉｄの対数値である。こ
こでトランジスタがオフ状態の時にソース、ドレイン間
に流れる電流をオフ電流Ｉｏｆｆ、トランジスタがオン
状態の時にソース、ドレイン間に流れる電流をオン電流
工Ｏｎと呼んでいるが、オン電流が大きな特性が望まし
い、この事は特にドライバー内蔵型の液晶デイスプレィ
を実現する上で問題となる。何故なら、周辺回路に用い
るトランジスタには高速動作をさせる為に、オン電流の
大きい特性が要求されるからである０本発明はこの様な
問題点を解決するものであり、その目的とするところは
オン電流の大きな特性を持つ薄膜トランジスタを提供す
る事にある。
［発明が解決しようとする課題］
しかし、前述の従来技術には以下に述べるような課題が
ある。
ある。
［課題を解決するための手段］
本発明の薄膜トランジスタではゲート電極がチャネル部
となるシリコン薄膜の上下に形成されている事を特徴と
する。
となるシリコン薄膜の上下に形成されている事を特徴と
する。
［作用］
薄膜トランジスタに於いて、オン電流を増大させる方法
の一つは、チャネル部を構成するシリコン薄膜の膜厚を
薄くする事である。これは、シリコン薄膜中の空間電荷
が減少するためで、この効果を示すグラフを第四図に示
す、しかしながら、チャネル部のシリコン膜厚を限りな
く薄くして行く事は不可能である。その理由として、シ
リコン膜厚が１００Ａ以下になると膜中のグレインどう
しが離れてしまうと言われており、そうなるとチャネル
部としての機能を失ってしまうからである。
の一つは、チャネル部を構成するシリコン薄膜の膜厚を
薄くする事である。これは、シリコン薄膜中の空間電荷
が減少するためで、この効果を示すグラフを第四図に示
す、しかしながら、チャネル部のシリコン膜厚を限りな
く薄くして行く事は不可能である。その理由として、シ
リコン膜厚が１００Ａ以下になると膜中のグレインどう
しが離れてしまうと言われており、そうなるとチャネル
部としての機能を失ってしまうからである。
また、それ以前の問題として、膜厚が薄くなる程グレイ
ンは大きく成り難いが、このグレインサイズもオン電流
を決めるファクターの一つで、大きい程オン電流も大き
い、従って、必要以上に膜厚を薄、＜シても、その効果
は相殺されてしまう。
ンは大きく成り難いが、このグレインサイズもオン電流
を決めるファクターの一つで、大きい程オン電流も大き
い、従って、必要以上に膜厚を薄、＜シても、その効果
は相殺されてしまう。
本発明によれば、ゲート電極をチャネル部のシリコン薄
膜の上下に設ける事で実際のチャネル部の膜厚を変える
事なくオン電流を増大できる。これは反転層が上下にで
きる事に加え、空乏層が上下から延びる事で実効的な膜
厚が半分になるからである。この結果オン電流の大きい
優れた特性を持つ薄膜トランジスタを提供する事が可能
になった。
膜の上下に設ける事で実際のチャネル部の膜厚を変える
事なくオン電流を増大できる。これは反転層が上下にで
きる事に加え、空乏層が上下から延びる事で実効的な膜
厚が半分になるからである。この結果オン電流の大きい
優れた特性を持つ薄膜トランジスタを提供する事が可能
になった。
［実施例コ
以下実施例に基づいて本発明の詳細な説明する。
第１図は本発明による薄膜トランジスタを示す断面構造
図の一例である。ガラス、石英、サファイア等の絶縁基
板１０１上に金属、透明導電膜、あるいは不純物を添加
した多結晶シリコン膜等から成る第一のゲート電極１０
２が形成され、これを覆う様にシリコン酸化膜等の絶縁
膜から成る第一のゲート絶縁膜１０３が形成されている
。この上に、ドナーあるいはアクセプタとなる不純物を
添加した多結晶シリコン、非結晶シリコン等のシリコン
薄膜からなるソース領域１０４及びドレイン領域１０５
が形成されている。このソース領域とドレイン領域に接
して、この両者を結ぶ様に多結晶シリコン、あるいは非
結晶シリコン等のシリコン薄膜からなるチャネル領域１
０６が設けられている。また金属、透明導電膜等から成
るソース電極１０７がソース領域１０４に接しており、
同じくドレイン電極１０８がドレイン領域１０５に接し
ている。これら全体をシリコン酸化膜等の絶縁膜から成
る第二のゲート絶縁膜１０９が被覆しており、この上に
金属、透明導電膜、不純物を添加した多結晶シリコン膜
等から成る第二のゲート電極１１０が設けられており、
この第二のゲート電極は第一のゲート電極と短絡されて
いる。
図の一例である。ガラス、石英、サファイア等の絶縁基
板１０１上に金属、透明導電膜、あるいは不純物を添加
した多結晶シリコン膜等から成る第一のゲート電極１０
２が形成され、これを覆う様にシリコン酸化膜等の絶縁
膜から成る第一のゲート絶縁膜１０３が形成されている
。この上に、ドナーあるいはアクセプタとなる不純物を
添加した多結晶シリコン、非結晶シリコン等のシリコン
薄膜からなるソース領域１０４及びドレイン領域１０５
が形成されている。このソース領域とドレイン領域に接
して、この両者を結ぶ様に多結晶シリコン、あるいは非
結晶シリコン等のシリコン薄膜からなるチャネル領域１
０６が設けられている。また金属、透明導電膜等から成
るソース電極１０７がソース領域１０４に接しており、
同じくドレイン電極１０８がドレイン領域１０５に接し
ている。これら全体をシリコン酸化膜等の絶縁膜から成
る第二のゲート絶縁膜１０９が被覆しており、この上に
金属、透明導電膜、不純物を添加した多結晶シリコン膜
等から成る第二のゲート電極１１０が設けられており、
この第二のゲート電極は第一のゲート電極と短絡されて
いる。
（発明の他の実施例１）
このような薄膜トランジスタはたとえば次の様な工程で
実現できる。第５図は本発明による薄膜トランジスタを
実現する為の工程を示す工程断面図の一例で、ソース・
ドレイン方向から見たものである。また、この断面に垂
直でＹ−Ｙ”を通る面ｚ−２″の断面図もその横に示し
た。 （第５図（ｅ）〜（ｈ）） ガラス、石英、サフ
ァイア等の絶縁基板５０１上に金属、透明導電膜、ある
いは不純物を添加した多結晶シリコン膜等から成る第一
のゲート電極５０２が形成し、これを覆う様にシリコン
酸化膜等の絶縁膜から成る第一のゲート絶縁膜５０３を
形成する。（第５図（ａ）参照）この上に、ドナーある
いはアクセプタとなる不純物を添加した多結晶シリコン
、非結晶シリコン等のシリコン薄膜からなるソース領域
５０４及びドレイン領域５０５を形成する。このソース
領域とドレイン領域に接して、この両者を結ぶ様に多結
晶シリコン、あるいは非結晶シリコン等のシリコン薄膜
からなるチャネル領域５０６を設ける。
実現できる。第５図は本発明による薄膜トランジスタを
実現する為の工程を示す工程断面図の一例で、ソース・
ドレイン方向から見たものである。また、この断面に垂
直でＹ−Ｙ”を通る面ｚ−２″の断面図もその横に示し
た。 （第５図（ｅ）〜（ｈ）） ガラス、石英、サフ
ァイア等の絶縁基板５０１上に金属、透明導電膜、ある
いは不純物を添加した多結晶シリコン膜等から成る第一
のゲート電極５０２が形成し、これを覆う様にシリコン
酸化膜等の絶縁膜から成る第一のゲート絶縁膜５０３を
形成する。（第５図（ａ）参照）この上に、ドナーある
いはアクセプタとなる不純物を添加した多結晶シリコン
、非結晶シリコン等のシリコン薄膜からなるソース領域
５０４及びドレイン領域５０５を形成する。このソース
領域とドレイン領域に接して、この両者を結ぶ様に多結
晶シリコン、あるいは非結晶シリコン等のシリコン薄膜
からなるチャネル領域５０６を設ける。
（第５図（ｂ）参照）
次に、これら全体をシリコン酸化膜等の絶縁膜から成る
第二のゲート絶縁膜５０７で被覆した後、第一及び第二
のゲート絶縁膜５０３，５０７を選択的にエツチングし
て、第一のゲート電極５０２の一部を露出する。この上
に金属、透明導電膜、不純物を添加した多結晶シリコン
膜等から成る第二のゲート電極５０８を設ける。 （第
５図（Ｃ）参照） 後は通常の工程に従って、金属、透明導電膜等から成る
ソース電極５０９をソース領域５０４に、同じくドレイ
ン電極５１０をドレイン領域５０５に接続して本発明に
よる薄膜トランジスタが完成する。（第５図（ｄ）参照
） （発明の他の実施例２） 第６図は本発明による薄膜トランジスタを実現する為の
工程を示す工程断面図の一例で、ソース・ドレイン方向
から見たものである。また、この断面に垂直でＹ−Ｙ’
を通る面Ｚ−Ｚ”の断面図もその横に示した。 （第６
図（ｂ）、 （ｄ）、 （ｆ）、 （ｈ）） ガラス、
石英、サファイア等の絶縁基板６０１上に金属、透明導
電膜、あるいは不純物を添加した多結晶シリコン膜等か
ら成る第一のゲート電極６０２が形成し、これを覆う様
にシリコン酸化膜等の絶縁膜から成る第一のゲート絶縁
膜６０３を形成する。 （第６図（ａ）参照）この上に
、多結晶シリコン、あるいは非結晶シリコン等のシリコ
ン薄膜パターン６０４を形成する。次に、これら全体を
シリコン酸化膜等の絶縁膜から成る第二のゲート絶縁膜
６０５で被覆した後、第一及び第二のゲート絶縁膜６０
３．６０５を選択的にエツチングして、第一のゲート電
極６０２の一部を露出する。（第６図（ｅ）参照）この
上に金属、透明導電膜、不純物を添加した多結晶シリコ
ン膜等から成る第二のゲート電極６０６を設ける。続い
て、ドナー或はアクセプタとなる不純物をイオン注入等
により添加して、シリコン薄膜パターン６０４にソース
領６０７域及びドレイン領域６０８及びチャネル領域６
０９を形成する。（第６図（ｅ）参照） 後は通常の工程に従って、金属、透明導電膜等から成る
ソース電極６１０をソース領域６０７に、同じくドレイ
ン電極６１１をドレイン領域６０８に接続して本発明に
よる薄膜トランジスタが完成する。 （第６図（ｇ）参
照） （発明の他の実施例３） 第７図は本発明による薄膜トランジスタを実現する為の
工程を示す工程断面図の一例で、ソース・ドレイン方向
から見たものである。また、この断面に垂直でＹ−Ｙ’
を通る面ｚ−ｚ’の断面図もその横に示した。 （第７
図（ｂ）、 （ｄ）、 （ｆ）、 （ｈ）） ガラス、
石英、サファイア等の絶縁基板７０１上に金属、透明導
電膜、あるいは不純物を添加した多結晶シリコン膜等か
ら成る第一のゲート電極７０２が形成し、これを覆う様
にシリコン酸化膜等の絶縁膜から成る第一のゲート絶縁
膜７０３を形成する。 （第７図（ａ）参照）この上に
、ドナーあるいはアクセプタとなる不純物を添加した多
結晶シリコン、非結晶シリコン等のシリコン薄膜からな
るソース領域７０４及びドレイン領域７０５を形成する
。このソース領域とドレイン領域に接して、この両者を
結ぶ様に多結晶シリコン、あるいは非結晶シリコン等の
シリコン薄膜からなるチャネル領域７０６を設ける。
第二のゲート絶縁膜５０７で被覆した後、第一及び第二
のゲート絶縁膜５０３，５０７を選択的にエツチングし
て、第一のゲート電極５０２の一部を露出する。この上
に金属、透明導電膜、不純物を添加した多結晶シリコン
膜等から成る第二のゲート電極５０８を設ける。 （第
５図（Ｃ）参照） 後は通常の工程に従って、金属、透明導電膜等から成る
ソース電極５０９をソース領域５０４に、同じくドレイ
ン電極５１０をドレイン領域５０５に接続して本発明に
よる薄膜トランジスタが完成する。（第５図（ｄ）参照
） （発明の他の実施例２） 第６図は本発明による薄膜トランジスタを実現する為の
工程を示す工程断面図の一例で、ソース・ドレイン方向
から見たものである。また、この断面に垂直でＹ−Ｙ’
を通る面Ｚ−Ｚ”の断面図もその横に示した。 （第６
図（ｂ）、 （ｄ）、 （ｆ）、 （ｈ）） ガラス、
石英、サファイア等の絶縁基板６０１上に金属、透明導
電膜、あるいは不純物を添加した多結晶シリコン膜等か
ら成る第一のゲート電極６０２が形成し、これを覆う様
にシリコン酸化膜等の絶縁膜から成る第一のゲート絶縁
膜６０３を形成する。 （第６図（ａ）参照）この上に
、多結晶シリコン、あるいは非結晶シリコン等のシリコ
ン薄膜パターン６０４を形成する。次に、これら全体を
シリコン酸化膜等の絶縁膜から成る第二のゲート絶縁膜
６０５で被覆した後、第一及び第二のゲート絶縁膜６０
３．６０５を選択的にエツチングして、第一のゲート電
極６０２の一部を露出する。（第６図（ｅ）参照）この
上に金属、透明導電膜、不純物を添加した多結晶シリコ
ン膜等から成る第二のゲート電極６０６を設ける。続い
て、ドナー或はアクセプタとなる不純物をイオン注入等
により添加して、シリコン薄膜パターン６０４にソース
領６０７域及びドレイン領域６０８及びチャネル領域６
０９を形成する。（第６図（ｅ）参照） 後は通常の工程に従って、金属、透明導電膜等から成る
ソース電極６１０をソース領域６０７に、同じくドレイ
ン電極６１１をドレイン領域６０８に接続して本発明に
よる薄膜トランジスタが完成する。 （第６図（ｇ）参
照） （発明の他の実施例３） 第７図は本発明による薄膜トランジスタを実現する為の
工程を示す工程断面図の一例で、ソース・ドレイン方向
から見たものである。また、この断面に垂直でＹ−Ｙ’
を通る面ｚ−ｚ’の断面図もその横に示した。 （第７
図（ｂ）、 （ｄ）、 （ｆ）、 （ｈ）） ガラス、
石英、サファイア等の絶縁基板７０１上に金属、透明導
電膜、あるいは不純物を添加した多結晶シリコン膜等か
ら成る第一のゲート電極７０２が形成し、これを覆う様
にシリコン酸化膜等の絶縁膜から成る第一のゲート絶縁
膜７０３を形成する。 （第７図（ａ）参照）この上に
、ドナーあるいはアクセプタとなる不純物を添加した多
結晶シリコン、非結晶シリコン等のシリコン薄膜からな
るソース領域７０４及びドレイン領域７０５を形成する
。このソース領域とドレイン領域に接して、この両者を
結ぶ様に多結晶シリコン、あるいは非結晶シリコン等の
シリコン薄膜からなるチャネル領域７０６を設ける。
（第７図（ｅ）参照）
次に、これら全体をシリコン酸化膜等の絶縁膜から成る
第二のゲート絶縁膜７０７で被覆した後、この上に金属
、透明導電膜、不純物を添加した多結晶シリコン膜等か
ら成る第二のゲート電極７０８を設ける。次に、第一及
び第二のゲート絶縁膜７０３．７０８を選択的にエツチ
ングして、第一のゲート電極７０２の一部を露出した後
、第一および第二のゲート電極７０２．７０８を配線パ
ターン７０９で短絡する。（第７図（ｅ）参照）後は通
常の工程に従って、金属、透明導電膜等から成るソース
電極７１０をソース領域７０４に、同じくドレイン電極
７１１をドレイン領域７０５に接続して本発明による薄
膜トランジスタが完成する。（第７図（ｇ）参照） 以上本発明を実現する為の実施例を説明したがここで述
べられた材料以外でも実現可能であり、特許請求の範囲
を逸脱しない。
第二のゲート絶縁膜７０７で被覆した後、この上に金属
、透明導電膜、不純物を添加した多結晶シリコン膜等か
ら成る第二のゲート電極７０８を設ける。次に、第一及
び第二のゲート絶縁膜７０３．７０８を選択的にエツチ
ングして、第一のゲート電極７０２の一部を露出した後
、第一および第二のゲート電極７０２．７０８を配線パ
ターン７０９で短絡する。（第７図（ｅ）参照）後は通
常の工程に従って、金属、透明導電膜等から成るソース
電極７１０をソース領域７０４に、同じくドレイン電極
７１１をドレイン領域７０５に接続して本発明による薄
膜トランジスタが完成する。（第７図（ｇ）参照） 以上本発明を実現する為の実施例を説明したがここで述
べられた材料以外でも実現可能であり、特許請求の範囲
を逸脱しない。
［発明の効果］
以上述べたように本発明の薄膜トランジスタによるとゲ
ート電極をチャネル部のシリコン薄膜の上下に設ける事
で、従来問題と成っていたオン電流を大幅に増大させる
事が出来る。
ート電極をチャネル部のシリコン薄膜の上下に設ける事
で、従来問題と成っていたオン電流を大幅に増大させる
事が出来る。
この事はドライバーを内蔵した液晶デイスプレィの実現
を可能にするだけに留まらず、イメージセンサ−等薄膜
トランジスタを用いた全ての分野に応用でき、その性能
を大幅に向上させ得るものである。
を可能にするだけに留まらず、イメージセンサ−等薄膜
トランジスタを用いた全ての分野に応用でき、その性能
を大幅に向上させ得るものである。
を示すグラフ
第５図、第６図、第７図は本発明に於ける薄膜トランジ
スタを実現する実施例を示す工程断面図図に於いて 基板 ・ ・ ・ １０１． ２０１． ５０１、６０１、７
０１
スタを実現する実施例を示す工程断面図図に於いて 基板 ・ ・ ・ １０１． ２０１． ５０１、６０１、７
０１
第１図は本発明に於ける薄膜トランジスタの断面構造の
一例を示す図 第２図は従来の薄膜トランジスタの断面構造の一例をし
めす図 第３図は従来の薄膜トランジスタの特性を示すグラフ 第４図はチャネル部を構成するシリコン薄膜の膜厚を薄
くする事により、オン電流が層大する事シリコンパター
ン・・・６０４ ゲート絶縁膜・・・２０７ 第一のゲート電極 ・・・１０２．５０２．６０２．７０２第一のゲート絶
縁膜 ・・・１０３．５０３．６０３．７０３第二のゲート絶
縁膜 ・・・１０９．５０７．６０５．７０７ゲート電極・・
・２０８ ドレイン電極 ・・・１０８．２０６．５１０．６１１、？１１配線パ
ターン・・・７０９ 第二のゲート電極 ・・・１１０．５０８．６０６．７０８ンース領域 ・・・１０４．２０２．５０４．６０７、？０４ドレイ
ン領域 ・・・１０５．２０３．５０５．６０８．７０５以上 出願人 セイコーエプソン株式会社 代理人弁理士 鈴木喜三部（他１名） チャネル領域 ・・・１０６．２０４．５０６．６０９、？０６ソース
電極 −・−１０７，２０５，５０９，６１０，７１０第３図 λθり 第２図 第５図 第 ５ 図 （し） 第５図（Ｃ） 第５０ （ｄ） Ｙ′ 弗５図 （ｅ） 茅 に 図廓ジ Ｙ′ 第６図 側） 埠に固（ｈ） 第に 図 （ｆ ） Ｙ′ 弗ｖ７図（ｅ） 第７図（ｆ）
一例を示す図 第２図は従来の薄膜トランジスタの断面構造の一例をし
めす図 第３図は従来の薄膜トランジスタの特性を示すグラフ 第４図はチャネル部を構成するシリコン薄膜の膜厚を薄
くする事により、オン電流が層大する事シリコンパター
ン・・・６０４ ゲート絶縁膜・・・２０７ 第一のゲート電極 ・・・１０２．５０２．６０２．７０２第一のゲート絶
縁膜 ・・・１０３．５０３．６０３．７０３第二のゲート絶
縁膜 ・・・１０９．５０７．６０５．７０７ゲート電極・・
・２０８ ドレイン電極 ・・・１０８．２０６．５１０．６１１、？１１配線パ
ターン・・・７０９ 第二のゲート電極 ・・・１１０．５０８．６０６．７０８ンース領域 ・・・１０４．２０２．５０４．６０７、？０４ドレイ
ン領域 ・・・１０５．２０３．５０５．６０８．７０５以上 出願人 セイコーエプソン株式会社 代理人弁理士 鈴木喜三部（他１名） チャネル領域 ・・・１０６．２０４．５０６．６０９、？０６ソース
電極 −・−１０７，２０５，５０９，６１０，７１０第３図 λθり 第２図 第５図 第 ５ 図 （し） 第５図（Ｃ） 第５０ （ｄ） Ｙ′ 弗５図 （ｅ） 茅 に 図廓ジ Ｙ′ 第６図 側） 埠に固（ｈ） 第に 図 （ｆ ） Ｙ′ 弗ｖ７図（ｅ） 第７図（ｆ）
Claims (10)
- （１）ドナー或はアクセプタとなる不純物を添加したシ
リコン薄膜からなるソース領域及びドレイン領域と、前
記ソース領域及び前記ドレイン領域の間に前記ソース領
域及び前記ドレイン領域と接して形成されたシリコン薄
膜からなるチャネル領域と、前記ソース領域及び前記ド
レイン領域とチャネル領域を被覆するように形成された
ゲート絶縁膜と、前記ゲート絶縁膜を介して少なくても
前記チャネル領域の一部と対向する様に設けられたゲー
ト電極を具備した薄膜トランジスタに於て、前記ゲート
電極が前記チャネル領域の上下に設けられている事を特
徴とする薄膜トランジスタ - （２）前記上下に設けられたゲート電極が電気的に短絡
されている事を特徴とした請求項１記載の薄膜トランジ
スタ - （３）第一の導電膜を形成し、これを選択的にエッチン
グして第一のゲート電極を形成する工程と、前記第一の
ゲート電極上に第一のゲート絶縁膜を形成する工程と、
前記第一のゲート絶縁膜上にソース領域及びドレイン領
域を形成する工程と、前記ソース領域及び前記ドレイン
領域に接して、シリコン薄膜を形成し、これを選択的に
エッチングして前記チャネル領域を形成する工程と、こ
の上に第二のゲート絶縁膜、第二の導電膜を順次形成す
る工程と、前記第二の導電膜を選択的にエッチングして
第二のゲート電極を形成する工程を含む事を特徴とした
請求項１記載の薄膜トランジスタ - （４）第一の導電膜を形成し、これを選択的にエッチン
グして第一のゲート電極を形成する工程と、前記第一の
ゲート電極上に第一のゲート絶縁膜を形成する工程と、
前記第一のゲート絶縁膜上にソース領域及びドレイン領
域を形成する工程と、前記ソース領域及び前記ドレイン
領域に接して、シリコン薄膜を形成し、これを選択的に
エッチングして前記チャネル領域を形成する工程と、こ
の上に第二のゲート絶縁膜を形成する工程と、前記第一
のゲート電極上に形成されている前記第一及び第二のゲ
ート絶縁膜の少なくとも一部を選択的にエッチングし、
前記第一のゲート電極の少なくとも一部を露出させる工
程と、第二の導電膜を形成する工程と、前記第二の導電
膜を選択的にエッチングして第二のゲート電極を形成す
る工程を含む事を特徴とした請求項１記載の薄膜トラン
ジスタ - （５）第一の導電膜を形成し、これを選択的にエッチン
グして第一のゲート電極を形成する工程と、前記第一の
ゲート電極上に第一のゲート絶縁膜を形成する工程と、
前記第一のゲート絶縁膜上にソース領域及びドレイン領
域を形成する工程と、前記ソース領域及び前記ドレイン
領域に接して、シリコン薄膜を形成し、これを選択的に
エッチングして前記チャネル領域を形成する工程と、こ
の上に第二のゲート絶縁膜及び第二の導電膜を順次形成
する工程と、前記第二の導電膜を選択的にエッチングし
て第二のゲート電極を形成する工程と、前記第一のゲー
ト電極と前記第二のゲート電極を短絡させる工程を含む
事を特徴とした請求項１記載の薄膜トランジスタ - （６）第一の導電膜を形成し、これを選択的にエッチン
グして第一のゲート電極を形成する工程と、前記第一の
ゲート電極上に第一のゲート絶縁膜を形成する工程と、
前記第一のゲート絶縁膜上にシリコン薄膜を形成し、こ
れを選択的にエッチングする工程と、この上に第二のゲ
ート絶縁膜を形成する工程と、前記第一のゲート電極上
に形成されている前記第一及び第二のゲート絶縁膜の少
なくとも一部を選択的にエッチングし、前記第一のゲー
ト電極の少なくとも一部を露出させる工程と、第二の導
電膜を形成する工程と、前記第二の導電膜を選択的にエ
ッチングして第二のゲート電極を形成する工程と、前記
シリコン薄膜に不純物を添加してソース領域及びドレイ
ン領域及びチャネル領域を形成する工程を含む事を特徴
とした請求項１記載の薄膜トランジスタ - （７）第一の導電膜を形成し、これを選択的にエッチン
グして第一のゲート電極を形成する工程と、前記第一の
ゲート電極上に第一のゲート絶縁膜を形成する工程と、
前記第一のゲート絶縁膜上にシリコン薄膜を形成し、こ
れを選択的にエッチングする工程と、この上に第二のゲ
ート絶縁膜及び第二の導電膜を順次形成する工程と、前
記第二の導電膜を選択的にエッチングして第二のゲート
電極を形成する工程と、前記シリコン薄膜に不純物を添
加してソース領域及びドレイン領域及びチャネル領域を
形成する工程と、前記第一のゲート電極と前記第二のゲ
ート電極を短絡させる工程をを含む事を特徴とした請求
項１記載の薄膜トランジスタ - （８）第一の導電膜を形成し、これを選択的にエッチン
グして第一のゲート電極を形成する工程と、前記第一の
ゲート電極上に第一のゲート絶縁膜を形成する工程と、
前記第一のゲート絶縁膜上にシリコン薄膜を形成し、こ
れを選択的にエッチングする工程と、この上に第二のゲ
ート絶縁膜及び第二の導電膜を順次形成する工程と、前
記第二の導電膜を選択的にエッチングして第二のゲート
電極を形成する工程と、前記第一のゲート電極と前記第
二のゲート電極を短絡させる工程と、前記シリコン薄膜
に不純物を添加してソース領域及びドレイン領域及びチ
ャネル領域を形成する工程をを含む事を特徴とした請求
項１記載の薄膜トランジスタ - （９）第一の導電膜を形成し、これを選択的にエッチン
グして第一のゲート電極を形成する工程と、前記第一の
ゲート電極上に第一のゲート絶縁膜を形成する工程と、
前記第一のゲート絶縁膜上にシリコン薄膜を形成し、こ
れを選択的にエッチングする工程と、この上に第二のゲ
ート絶縁膜及び第二の導電膜を順次形成する工程と、前
記第二の導電膜を選択的にエッチングして第二のゲート
電極を形成する工程と、前記シリコン薄膜と接する様に
不純物を添加したシリコン薄膜から成るソース領域及び
ドレイン領域を形成するする工程と、前記第一のゲート
電極と前記第二のゲート電極を短絡させる工程をを含む
事を特徴とした請求項１記載の薄膜トランジスタ - （１０）第一の導電膜を形成し、これを選択的にエッチ
ングして第一のゲート電極を形成する工程と、前記第一
のゲート電極上に第一のゲート絶縁膜を形成する工程と
、前記第一のゲート絶縁膜上にシリコン薄膜を形成し、
これを選択的にエッチングする工程と、この上に第二の
ゲート絶縁膜及び第二の導電膜を順次形成する工程と、
前記第二の導電膜を選択的にエッチングして第二のゲー
ト電極を形成する工程と、前記第一のゲート電極と前記
第二のゲート電極を短絡させる工程と、前記シリコン薄
膜と接する様に不純物を添加したシリコン薄膜から成る
ソース領域及びドレイン領域を形成する工程を含む事を
特徴とした請求項１記載の薄膜トランジスタ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2186519A JPH0472769A (ja) | 1990-07-13 | 1990-07-13 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2186519A JPH0472769A (ja) | 1990-07-13 | 1990-07-13 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0472769A true JPH0472769A (ja) | 1992-03-06 |
Family
ID=16189920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2186519A Pending JPH0472769A (ja) | 1990-07-13 | 1990-07-13 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0472769A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007173767A (ja) * | 2005-10-03 | 2007-07-05 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
| KR100865257B1 (ko) * | 2002-09-16 | 2008-10-24 | 엘지디스플레이 주식회사 | 액정표시장치용 박막트랜지스터의 제조방법 |
| JP2014032415A (ja) * | 1999-08-31 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2015188080A (ja) * | 2014-03-13 | 2015-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置、該半導体装置を有する表示装置、該表示装置を有する表示モジュール、並びに該半導体装置、該表示装置、及び該表示モジュールを有する電子機器 |
| JP2019075568A (ja) * | 2013-06-05 | 2019-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1990
- 1990-07-13 JP JP2186519A patent/JPH0472769A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014032415A (ja) * | 1999-08-31 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8933455B2 (en) | 1999-08-31 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising pixel |
| JP2015008336A (ja) * | 1999-08-31 | 2015-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015129968A (ja) * | 1999-08-31 | 2015-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9250490B2 (en) | 1999-08-31 | 2016-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device including light shielding film |
| JP2016153917A (ja) * | 1999-08-31 | 2016-08-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9466622B2 (en) | 1999-08-31 | 2016-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising a thin film transistor and a storage capacitor |
| KR100865257B1 (ko) * | 2002-09-16 | 2008-10-24 | 엘지디스플레이 주식회사 | 액정표시장치용 박막트랜지스터의 제조방법 |
| JP2007173767A (ja) * | 2005-10-03 | 2007-07-05 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
| JP2019075568A (ja) * | 2013-06-05 | 2019-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2021052187A (ja) * | 2013-06-05 | 2021-04-01 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2015188080A (ja) * | 2014-03-13 | 2015-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置、該半導体装置を有する表示装置、該表示装置を有する表示モジュール、並びに該半導体装置、該表示装置、及び該表示モジュールを有する電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100205388B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP3070062B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR0141774B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US5677547A (en) | Thin film transistor and display device including same | |
| JPH0472769A (ja) | 薄膜トランジスタ | |
| JP2690067B2 (ja) | アクティブマトリクス基板 | |
| JP3105408B2 (ja) | 液晶表示素子 | |
| JPH10321865A (ja) | 液晶表示素子駆動用薄膜トランジスタ及びその製造方法 | |
| JP2776820B2 (ja) | 半導体装置の製造方法 | |
| JPH0792491A (ja) | アクティブマトリクス表示装置用薄膜トランジスタ基板 | |
| JPH08213626A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH0814667B2 (ja) | 半導体装置の製造方法 | |
| JPH05216067A (ja) | 薄膜トランジスタアレイ | |
| JPH06175154A (ja) | 液晶表示装置の製造方法 | |
| JPH0635004A (ja) | 液晶表示装置 | |
| JPH0864830A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2653572B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH10135467A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR100267995B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP2879765B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH05249485A (ja) | スイッチング用薄膜トランジスタを備えたアクティブマトリックス液晶ディスプレイ | |
| JPH0279476A (ja) | 薄膜トランジスタ | |
| JPH0385529A (ja) | 薄膜半導体表示装置 | |
| JPH05257161A (ja) | アクティブマトリクス基板 | |
| JPH06216386A (ja) | 薄膜半導体装置 |