JP2690067B2 - アクティブマトリクス基板 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶ディスプレイ等の
アクティブマトリクス表示装置に使用されるアクティブ
マトリクス基板に関し、より詳しくは、スイッチング素
子として薄膜トランジスタ（以下ＴＦＴと称する）を備
え、かつ表示特性の向上を図るために付加容量を備えた
アクティブマトリクス基板に関する。

【０００２】

【従来の技術】図４は付加容量を備えた一般的なアクテ
ィブマトリクス表示装置の等価回路図を示す。この表示
装置は、横方向に平行な複数のゲートバス配線２４、２
４…に交差して、複数本のソースバス配線２５、２５…
を縦方向に配設してなる。ゲートバス配線２４及びソー
スバス配線２５で囲まれた矩形状をなす１つの絵素領域
には、絵素容量（ＣLC）２３及び付加容量（ＣS）２２
が並列に設けられている。加えて、ゲートバス配線２４
及びソースバス配線２５にはそれぞれＴＦＴ２１のゲー
ト電極及びソース電極が接続されている。また、ＴＦＴ
２１のドレイン電極には絵素容量２３及び付加容量２２
が接続されている。

【０００３】このような表示装置に用いられるアクティ
ブマトリクス基板は従来図５に示す製造工程で作製され
ていた。図５（ａ）に示すように、まず、透明ガラス等
からなる絶縁性基板１の上に、減圧ＣＶＤ法によって後
に半導体層２となるシリコン層を100ｎｍの厚さに堆積
する。次いで、このシリコン層をホトリソグラフィ法及
びドライエッチング法によってパターンニングし、これ
により半導体層２を形成する。

【０００４】次に、図５（ｂ）に示すように、例えばＣ
ＶＤ法によって絶縁性基板１上の全面に半導体層２を覆
うようにしてシリコン酸化物からなる絶縁膜３を100ｎ
ｍの厚さに堆積する。その後、絶縁膜３上の全面にレジ
スト膜４を形成し、次いで該レジスト膜４の半導体層２
の一部である第１容量電極２ｂ上の部分を除去する。そ
して、このレジスト膜４をマスクとして用い、イオン注
入法によって第１容量電極２ｂとなる部分に、例えばリ
ンＰを不純物として、100ＫｅＶ、５×１０¹⁵ｃｍ^-2の
条件下でドーピングする。尚、リンＰのドーピング工程
は絶縁膜３を形成する前に行ってもよい。

【０００５】次に、図５（ｃ）に示すように、レジスト
膜４を除去し、半導体層２上に絶縁膜３を挟んでゲート
電極６及び第２容量電極６ａをパターン形成する。ゲー
ト電極６は前述のゲートバス配線２４に接続されてい
る。また、第１容量電極２ｂ、絶縁膜３及び第２容量電
極６ｂにより、前述の付加容量２２が形成される。従っ
て、このアクティブマトリクス基板では、絶縁膜３が付
加容量の付加容量絶縁膜として用いられている。

【０００６】次に、ゲート電極６及び第２容量電極６ａ
をマスクとして用い、イオン注入法によって、例えばリ
ンを不純物として、100ＫｅＶ、５×１０¹⁵ｃｍ^-2の条
件下でドーピングする。この不純物のイオン注入によ
り、半導体層２のゲート電極６及び第２容量電極６ａの
下方以外の部分にソース領域５ａ及びドレイン領域５ｂ
が形成され、半導体層２のゲート電極６の下方の部分に
チャネル領域２ａが形成される。絶縁膜３はゲート絶縁
膜として機能する。以上の工程によりＴＦＴ２１が作製
される。

【０００７】次に、図５（ｄ）に示すように、絶縁性基
板１上の全面にＣＶＤ法によってシリコン酸化物からな
る層間絶縁膜７を形成する。そして、ドーピングした不
純物を活性化させるために、該絶縁性基板１を、例えば
窒素中で950℃で３０分間熱処理する。その後、層間絶
縁膜７のソース領域５ａ上及びドレイン領域５ｂ上の部
分にコンタクトホール９ａ、９ｂが形成され、該ソース
領域５ａ上のコンタクトホール９ａ上にソースバス配線
２５が形成される。一方、ドレイン領域５ｂ上のコンタ
クトホール９ｂ上及び層間絶縁膜７上には、絵素電極８
が形成され、これによりアクティブマトリクス基板が作
製される。

【０００８】その後、該アクティブマトリクス基板は対
向電極が形成された対向基板と貼り合わされ、両者間に
液晶等の表示媒体が封入され、これでアクティブマトリ
クス表示装置の一例としての液晶ディスプレイが作製さ
れる。

【０００９】

【発明が解決しようとする課題】ところで、液晶ディス
プレイの高精細化、高画質化、即ち絵素サイズの縮小及
び開口率を向上するためには、該液晶ディスプレイの構
成要素であるＴＦＴと付加容量の面積の縮小化を図る必
要がある。

【００１０】しかるに、以下に示す理由によりＴＦＴの
縮小化を図るには困難がある。

【００１１】すなわち、ゲート長を縮小してＴＦＴの縮
小化を図らんとすれば、しきい値電圧Ｖｔｈの低下やリ
ーク電流の増加等を伴う短チャネル効果が発生するた
め、結果的にＴＦＴを縮小するには限界があるからであ
る。

【００１２】また、以下に示す理由により付加容量の縮
小化を図るには困難がある。

【００１３】すなわち、絵素サイズを縮小しても、付加
容量に蓄積すべき電荷を低減できないので、結局、付加
容量の縮小化を図るには限界があるからである。

【００１４】本発明は、このような従来技術の問題点を
解決するものであり、ＴＦＴと付加容量の面積を縮小す
ることなく、開口率を大きくでき、アクティブマトリク
ス基板に組み込んだ場合に、高画質化および高精細化が
図れるアクティブマトリクス基板を提供することを目的
とする。

【００１５】

【課題を解決するための手段】本発明のアクティブマト
リクス基板は、絶縁性基板上に薄膜トランジスタが形成
されたアクティブマトリクス基板であって、チャネル領
域を含む該薄膜トランジスタの形成領域の上に絶縁膜を
介して重畳され且つ該薄膜トランジスタに電気的に接続
された第１容量電極と、該第１容量電極の上に絶縁膜を
介して重畳された第２容量電極と、該第２容量電極の上
に絶縁膜を介して重畳して延在され且つ該第１容量電極
に電気的に接続された絵素電極とを具備してなり、その
ことにより上記目的が達成される。

【００１６】

【作用】上記のように、チャネル領域を含むＴＦＴ形成
領域に絶縁膜を介して付加容量を重畳する構成をとるの
で、絵素の単位面積に対する有効表示面積の割合である
開口率を低減することなく、所定の付加容量を確保でき
る。換言すれば、ＴＦＴと付加容量の面積を縮小するこ
となく、開口率を大きくできる。また、付加容量の上に
さらに絶縁膜を介して絵素電極を重畳する構成をとるの
で、絵素電極の面積に対する付加容量の占める面積が小
さくなり、開口率が大きくなる。

【００１７】

【実施例】以下に本発明の実施例を説明する。

【００１８】図１は本発明方法により製造されるアクテ
ィブマトリクス基板の断面構造を示しており、該アクテ
ィブマトリクス基板は図２に示す工程で作製される。以
下にその詳細を説明する。

【００１９】図２（ａ）に示すように、まず、石英やサ
ファイヤ等からなる絶縁性基板１上に、減圧ＣＶＤ法で
後に半導体層２となるシリコン層を100ｎｍの厚さに堆
積する。次いで、該シリコン層をフォトリソグラフィ法
およびドライエッチング法によってパターニングして半
導体層２を形成する。次いで、例えばＣＶＤ法を用い
て、絶縁性基板１上の全面に半導体層２を覆うようにし
てＳｉＯ2からなるゲート絶縁膜３を100ｎｍの厚さに堆
積する。

【００２０】その後、ゲート絶縁膜３の上にリンＰをド
ーピングしたＳｉを300ｎｍの厚さで堆積し、該Ｓｉを
パターニングしてゲート電極６を形成する。次いで、該
ゲート電極をマスクとして用い、イオン注入法によりリ
ンを不純物として、100ＫｅＶ、５×１０¹⁵ｃｍ^-2の条
件下でドーピングする。このドーピングにより、半導体
層２のゲート電極６の下方に相当する部分にチャネル領
域２ａが形成され、該チャネル領域２ａの側方にソース
領域５ａおよびドレイン領域５ｂが形成される。以上の
ようにしてＴＦＴ２１が作製される。

【００２１】次いで、図２（ｂ）に示すように、ＣＶＤ
法で膜厚600ｎｍのＳｉＯ2膜をＴＦＴ２１を覆うように
して絶縁性基板１上の全面に堆積して第１層間絶縁膜７
ａを形成する。その後、ドーピングした不純物Ｐを活性
化させるために、該絶縁性基板１を、例えば窒素中で95
0℃で３０分間熱処理する。そして、該熱処理が終了す
ると、第１層間絶縁膜７ａのＴＦＴ２１のドレイン領域
５ｂに相当する部分にコンタクトホール９を開口する。

【００２２】次いで、図２（ｃ）に示すように、第１層
間絶縁膜７ａ上に付加容量２２の下部電極となる第１容
量電極１０を膜厚150ｎｍで形成する。該第１容量電極
１０の材質は、リンＰをドーピングしたポリシリコンか
らなる。第１容量電極１０は、具体的にはゲート電極６
の上方部から前記コンタクトホール９の反対側にかけて
形成され、その一部はコンタクトホール９を通してＴＦ
Ｔ２１のドレイン領域に接続される。次に、このように
して形成された第１容量電極１０を覆うようにして、絶
縁性基板１上の全面に付加容量絶縁膜１１を堆積する。
具体的には、ＣＶＤ法を用いて膜厚100ｎｍのＳｉＯ2膜
を堆積して形成される。

【００２３】次いで、図２（ｄ）に示すように、付加容
量絶縁膜１１上に付加容量２２の上部電極となる第２容
量電極１２を形成する。具体的には、リンＰをドーピン
グした膜厚150ｎｍのポリシリコン膜を堆積して形成さ
れる。図に示すように、以上のようにして形成された付
加容量２２は、絶縁性基板１上のＴＦＴ２１形成領域を
含む領域のほぼ直上（真上）に形成される。従って、こ
のような構造によれば、ＴＦＴ２１と付加容量２２が離
反した状態で組み込まれる図５に示す従来構造のアクテ
ィブマトリクス基板に比べて開口率を格段に向上でき
る。それ故、該アクティブマトリクス基板を表示装置に
組み込むと、表示装置の画質を向上でき、且つ高精細化
が図れる。

【００２４】上記のようにして形成された第２容量電極
１２の上には、図１に示すように、第２層間絶縁膜７ｂ
が形成される。具体的には、ＣＶＤ法で膜厚400ｎｍの
ＳｉＯ2膜を堆積して形成される。次いで、該第２層間
絶縁膜７ｂの前記ソース領域５ａの上方に相当する部分
およびゲート電極６の上方に相当する部分にコンタクト
ホール１３ａ、１３ｂをそれぞれ開口する。その後、コ
ンタクトホール１３ａ開口部にソースバスライン２５を
形成し、またコンタクトホール１３ｂ開口部に絵素電極
８を形成する。ソースバスライン２５の一部はコンタク
トホール１３ａを通してソース領域５ａに接続される。
また、絵素電極８の一部はコンタクトホール１３ｂを通
して第１容量電極１０に接続される。以上の工程によ
り、アクティブマトリクス基板が作製される。

【００２５】その後、該アクティブマトリクス基板には
対向面側に対向電極が形成された対向基板が貼り合わさ
れ、両基板間に表示媒体としての液晶が封入され、これ
でアクティブクトリクス表示装置が作製される。

【００２６】上記アクティブマトリクス基板はＴＦＴ２
１のゲート電極６をチャネル層２ａの上部に設ける構造
をとるが、本発明が対象とするアクティブマトリクス基
板はこのような構造のものに限定されるものではなく、
図３に示すようにＴＦＴ２１のゲート電極６をチャネル
層２ａの下方に設ける構造のアクティブマトリクス基板
についても同様に適用できる。このアクティブマトリク
ス基板の製造は、ゲート電極６とチヤネル領域２ａを含
む部分の製造手順が異なる他は、上記実施例のものと同
様であるので、対応する部分について同一の番号を付
し、製造工程については省略する。

【００２７】

【発明の効果】以上の本発明アクティブマトリクス基板
は、チャネル領域を含むＴＦＴ形成領域に絶縁膜を介し
て付加容量を重畳し、この付加容量の上にさらに絶縁膜
を介して絵素電極を重畳する構成をとるので、上記従来
のアクテイブマトリクス基板に比べて開口率を格段に向
上できる。しかも、ＴＦＴと付加容量の面積を低減する
ことなく実現できる。従って、液晶ディスプレイ等のア
クティブマトリクス表示装置に組み込めば、画質の優れ
た、高精細のアクティブマトリクス表示装置を実現でき
る。

【図面の簡単な説明】

【図１】本発明のアクティブマトリクス基板を示す断面
図である。

【図２】本発明のアクティブマトリクス基板の製造工程
を示す断面図である。

【図３】本発明のアクティブマトリクス基板の変形例を
示す断面図である。

【図４】一般的なアクティブマトリクス表示装置の等価
回路を示す図面である。

【図５】従来のアクティブマトリクス基板の製造工程を
示す断面図である。

【符号の説明】

１ 絶縁性基板 ２ 半導体層 ２ａ チャネル層 ３ ゲート絶縁膜 ５ａ ソース領域 ５ｂ ドレイン領域 ６ ゲート電極 ７ａ 第１層間絶縁膜 ７ｂ 第２層間絶縁膜 ８ 絵素電極 ９、１３ａ、１３ｂ コンタクトホール １０ 第１容量電極 １１ 付加容量絶縁膜 １２ 第２容量電極 ２１ ＴＦＴ ２２ 付加容量 ２５ ソースバスライン

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】絶縁性基板上に薄膜トランジスタが形成さ
   れたアクティブマトリクス基板であって、 チャネル領域を含む該薄膜トランジスタの形成領域の上
   に絶縁膜を介して重畳され且つ該薄膜トランジスタに電
   気的に接続された第１容量電極と、 該第１容量電極の上に絶縁膜を介して重畳された第２容
   量電極と、 該第２容量電極の上に絶縁膜を介して重畳して延在され
   且つ該第１容量電極に電気的に接続された絵素電極と を
   具備したアクティブマトリクス基板 。