JP2016040628A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2016040628A
JP2016040628A JP2015228370A JP2015228370A JP2016040628A JP 2016040628 A JP2016040628 A JP 2016040628A JP 2015228370 A JP2015228370 A JP 2015228370A JP 2015228370 A JP2015228370 A JP 2015228370A JP 2016040628 A JP2016040628 A JP 2016040628A
Authority
JP
Japan
Prior art keywords
film
region
insulating film
tft
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2015228370A
Other languages
English (en)
Inventor
北角　英人
Hideto Kitakado
英人 北角
律子 河崎
Ritsuko Kawasaki
律子 河崎
健司 笠原
Kenji Kasahara
健司 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015228370A priority Critical patent/JP2016040628A/ja
Publication of JP2016040628A publication Critical patent/JP2016040628A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】画素のＴＦＴと電気的に接続する保持容量を設けた液晶表示装置。【解決手段】画素ＴＦＴに接続する保持容量を、遮光膜と第３の層間絶縁膜と画素電極とから形成する。画素電極は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。遮光膜はＡｌ、Ｔｉ、Ｔａから選ばれた一種または複数種の元素を主成分とする膜である。【選択図】図４

Description

本発明は絶縁表面を有する基板上に薄膜トランジスタ（以下、ＴＦＴと記す）
で構成された回路を有する半導体装置の作製方法に関する。特に本発明は、 表示領域に
設けた画素ＴＦＴと、該表示領域の周辺に設けた駆動回路とを同一の基板上に設けた液晶
表示装置に代表される電気光学装置、およびそのような電気光学装置を搭載した電子機器
に好適に利用できる。尚、本願明細書において半導体装置とは、半導体特性を利用するこ
とで機能する装置全般を指し、上記電気光学装置およびその電気光学装置を搭載した電子
機器をその範疇に含んでいる。
絶縁表面を有する基板上に、結晶質シリコン膜で活性層を形成したＴＦＴ（以下、結晶
質シリコンＴＦＴと記す）は電界効果移動度が高いことから、いろいろな機能回路を形成
することが可能であり、そのような機能回路を同一基板上に一体形成した上記電気光学装
置が開発されている。アクティブマトリクス型液晶表示装置はその代表例としてよく知ら
れている。
結晶質シリコンＴＦＴを用いたアクティブマトリクス型液晶表示装置は、画像表示領域
の各画素に画素ＴＦＴが形成され、画像表示領域の周辺には駆動回路が設けられている。
駆動回路はＣＭＯＳ回路を基本として形成されるシフトレジスタ回路、レベルシフタ回路
、バッファ回路、サンプリング回路などから構成され、このような回路が同一基板上に形
成され、一体となって表示装置が完成する。
画素ＴＦＴや駆動回路の動作条件は必ずしも同一ではないので、そのことからＴＦＴに
要求される特性も少なからず異なっている。例えば、画素ＴＦＴは液晶に電圧を印加する
ためのスイッチ素子としての機能が要求されている。液晶は交流で駆動させるので、フレ
ーム反転駆動と呼ばれる方式が多く採用されている。
この方式では保持容量の電荷を保持するために、画素ＴＦＴに要求される特性は、オフ電
流値（ＴＦＴがオフ動作時に流れるドレイン電流）を十分低くすることであった。一方、
駆動回路のバッファ回路は高い駆動電圧が印加されるため、高電圧が印加されても壊れな
いようにＴＦＴの耐圧を高めておく必要があった。また電流駆動能力を高めるために、オ
ン電流値（ＴＦＴがオン動作時に流れるドレイン電流）を十分確保する必要があった。
しかし、結晶質シリコンＴＦＴのオフ電流値は高くなりやすいといった問題点があった
。また、ＩＣなどで使われるＭＯＳトランジスタと同様に、結晶質シリコンＴＦＴにはオ
ン電流値の低下といった劣化現象が観測される。その主たる原因はホットキャリア注入で
あり、ドレイン近傍の高電界によぅて発生したホットキャリアが劣化現象を引き起こすも
のと考えられている。
オフ電流値を低減するためのＴＦＴの構造として、低濃度ドレイン（ＬＤＤ：Lightly
Doped Drain）構造が知られている。この構造はチャネル形成領域と、高濃度に不純物
元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添
加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。
ＬＤＤ領域を有するＴＦＴの作製方法に関し、例えば特許第２５６４７２５号には、ゲ
ート絶縁膜をゲート電極よりチャネル幅方向に広く形成し、さらにそのゲート絶縁膜より
薄い絶縁膜をその横に形成して、該絶縁膜とゲート絶縁膜との厚みの差を利用してゲート
電極の端部とソースまたはドレイン領域との間の半導体膜にＬＤＤ領域を形成する方法が
開示されている。
また、ホットキャリアによる劣化を防ぐための手段として、ＬＤＤ領域をゲート絶縁膜
を介してゲート電極と重なるように配置させた、いわゆるＧＯＬＤ（Gate-drain Overla
pped LDD）構造が知られている。このような構造とすることで、ドレイン近傍の高電界
が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効である。例えば、「Mutu
ko Hatano, Hajime Akimoto and Takeshi Sakai,IEDM97 TECHNICAL DIGEST,p523-526,199
7」では、シリコンで形成したサイドウオールにより形成したＧＯＬＤ構造を開示してい
るが、他の構造のＴＦＴと比べ、きわめて優れた信頼性が得られることが確認されている
。
このような構造のＴＦＴのソース領域やドレイン領域、およびＬＤＤ領域などの不純物
領域を形成するための半導体層への不純物元素の導入は、半導体層上に設けたゲート電極
やマスク用の絶縁膜を用いて自己整合的に行う方法で行うことが望ましかった。さらに、
マスク数を削減するために一旦、ゲート電極やマスク用の絶縁膜を用いて全面に一導電型
の不純物元素を導入し、それより高濃度でｐチャネル型ＴＦＴまたはｎチャネル型ＴＦＴ
のいずれか一方のＴＦＴの不純物領域に一導電型とは反対の導電型の不純物元素を導入す
る方法（本明細書中ではクロスドープ法と記す）がとられていた。
しかしながら、画素ＴＦＴと、シフトレジスタ回路やバッファ回路などの駆動回路のＴ
ＦＴとでは、その要求される特性は必ずしも同じではない。例えば、画素ＴＦＴにおいて
はゲートに大きな逆バイアス（ｎチャネル型ＴＦＴでは負の電圧）が印加されるが、駆動
回路のＴＦＴは基本的に逆バイアス状態で動作することはない。また、動作速度に関して
も、画素ＴＦＴは駆動回路のＴＦＴの１／１００以下で良かった。
ＧＯＬＤ構造はオン電流値の劣化を防ぐ効果は高いが、その反面、通常のＬＤＤ構造と
比べてオフ電流値が大きくなってしまう問題があった。従って、画素ＴＦＴに適用するに
は好ましい構造ではなかった。逆に通常のＬＤＤ構造はオフ電流値を抑える効果は高いが
、ドレイン近傍の電界を緩和してホットキャリア注入による劣化を防ぐ効果は低かった。
このように、アクティブマトリクス型液晶表示装置のような動作条件の異なる複数の集積
回路を有する半導体装置において、全てのＴＦＴを同じ構造で形成することは必ずしも好
ましくなかった。このような問題点は、特に結晶質シリコンＴＦＴにおいて、その特性が
高まり、またアクティブマトリクス型液晶表示装置に要求される性能が高まるほど顕在化
してきた。
また、ＴＦＴのオフ電流値を低減するための手段はいくつかあるが、チャネル形成領域
と不純物領域（ＬＤＤ領域、ソース領域またはドレイン領域）との接合を良好に形成する
ことが必要であった。そのためには、チャネル形成領域とそれに接する不純物領域との界
面における不純物元素の分布を精密に制御する必要があった。しかし、前述のクロスドー
プ法を実施した場合、一方のＴＦＴの不純物領域には一導電型の不純物元素と、それとは
反対の導電型の不純物元素が導入されていて、界面における不純物元素の分布を精密に制
御することは困難であった。
このようなＬＤＤ構造はｎチャネル型ＴＦＴの特性を重点的に考慮して形成されていた
。ＣＭＯＳ回路などを形成するために同一基板上に形成されるｐチャネル型ＴＦＴは、マ
スク数を可能な限り少なくするためにシングルドレイン構造で形成することが多かった。
しかし、その場合、ｐチャネル型ＴＦＴのソースまたはドレイン領域にｎチャネル型ＴＦ
ＴのＬＤＤ形成用のリン（Ｐ）がドーピングされて、チャネル形成領域との接合に欠陥が
形成され、オフ電流値が増加してしまう問題があった。
本発明はこのような問題点を解決するための技術であり、半導体装置の各回路に配置さ
れるＴＦＴの構造を、回路の機能に応じて適切なものとすることにより、半導体装置の動
作特性および信頼性を向上させることを目的とする。
上記の課題を解決ずるために本発明の構成は、表示領域に設けた画素ＴＦＴと、該表示
領域の周辺に設けた駆動回路のｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを同一の基板に
有する半導体装置において、前記画素ＴＦＴと前記駆動回路のＴＦＴとは、活性層と、該
活性層に設けられたＬＤＤ領域と、該活性層と前記基板とのとの間に設けたゲート絶縁膜
と、該ゲート絶縁膜と前記基板との間に設けたゲート電極とを有し、前記画素ＴＦＴと前
記駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域は、当該ゲート電極と少なくとも一部が重
なるように配置され、前記駆動回路のｐチャネル型ＴＦＴのＬＤＤ領域は、当該ゲート電
極と全てが重なるように配置されていることを特徴としている。また、前記画素ＴＦＴと
前記駆動回路とのｎチャネル型ＴＦＴのＬＤＤ領域は、当該ＴＦＴに設けられたチャネル
保護絶縁膜と重ならず、かつ、ゲート電極と少なくとも一部が重なるように配置され、前
記駆動回路のｐチャネル型ＴＦＴのＬＤＤ領域は、当該ＴＦＴの保護絶縁膜と重なり、か
つ、ゲート電極と重なるように配置されていることを特徴とする。
また、他の発明の構成は、前記駆動回路のｐチャネル型ＴＦＴは、ｐ型を付与する不純
物元素とｎ型を付与する不純物元素との両方を含む不純物領域（Ａ）と、ｐ型を付与する
不純物元素だけを含む不純物領域（Ｂ）とを有し、前記不純物領域（Ｂ）は、前記不純物
領域（Ａ）と前記駆動回路のｐチャネル型ＴＦＴのＬＤＤ領域との間に形成されているこ
とを特徴としている。
この構造は、マスク数を増加させることなくｐチャネル型ＴＦＴのソースまたはドレイ
ン領域にドーピングされるリン（Ｐ）が、チャネル形成領域との接合部にはドーピングさ
れない構造であり、オフ電流値の低減を目的としている。
前記画素ＴＦＴに接続する保持容量は、前記基板上に形成された容量配線と、該容量配
線上に形成された絶縁膜と、該絶縁膜上に形成された半導体層とから形成されていること
、或いは、前記画素ＴＦＴ上に有機樹脂膜が形成され、該有機樹脂膜上に形成された遮光
膜と、該遮光膜に密接して形成された誘電体膜と、一部が前記遮光膜と重なるように設け
られ前記画素ＴＦＴに接続する画素電極とから、容量が形成されていることを特徴として
いる。
上記課題を解決するために、本発明の半導体装置の作製方法は、表示領域に設けた画素
ＴＦＴと、該表示領域の周辺に設けた駆動回路のｎチャネル型ＴＦＴとｐチャネル型ＴＦ
Ｔとを同一の基板上に有する半導体装置の作製方法において、前記画素ＴＦＴと前記ｎチ
ャネル型ＴＦＴに、当該ゲート電極と少なくとも一部が重なるＬＤＤ領域を形成する工程
と、前記駆動回路のｐチャネル型ＴＦＴに、当該ゲート電極と全てが重なるＬＤＤ領域を
形成する工程とを有することを特徴としている。また、前記画素ＴＦＴと前記ｎチャネル
型ＴＦＴに、当該ＴＦＴのチャネル保護絶縁膜と重ならず、かつ、ゲート電極と少なくと
も一部が重なるＬＤＤ領域を形成する工程と、前記駆動回路のｐチャネル型ＴＦＴに、当
該ＴＦＴのチャネル保護絶縁膜と全てが重なり、かつ、当該ゲート電極と重なるＬＤＤ領
域を形成する工程とを有していちことを特徴とする。
上記半導体装置の作製方法において、前記駆動回路のｐチャネル型ＴＦＴに、ｐ型を付
与する不純物元素とｎ型を付与する不純物元素との両方を含む不純物領域（Ａ）と、ｐ型
を付与する不純物元素を含む不純物領域（Ｂ）とを形成する工程を有し、前記不純物領域
（Ｂ）は、前記不純物領域（Ａ）と前記駆動回路のｐチャネル型ＴＦＴのＬＤＤ領域との
間に形成することが望ましい。
また、他の発明の構成は、表示領域に設けた画素ＴＦＴと、該表示領域の周辺に設けた
駆動回路のｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを同一の基板上に有する半導体装
置の作製方法において、基板上にゲート電極を形成する第１の工程と、前記ゲート電極上
にゲート絶縁膜を形成する第２の工程と、前記ゲート絶縁膜上に第１および第２の半導体
層を形成する第３の工程と、前記第１および第２の半導体層上にチャネル保護膜を形成す
る第４の工程と、前記第１の半導体層にｎ型を付与する不純物元素を導入して、前記チャ
ネル保護膜に重ならないｎチャネル型ＴＦＴのＬＤＤ領域を形成する第５の工程と、前記
第１の半導体層にｎ型を付与する不純物元素を導入して、ｎチャネル型ＴＦＴのソース領
域またはドレイン領域を形成する第６の工程と、前記第２の半導体層に、ｐ型を付与する
不純物元素を導入して、前記チャネル保護膜に重なるｐチャネル型ＴＦＴのＬＤＤ領域と
ソース領域またはドレイン領域を形成する第７の工程とを有することを特徴としている。
上記本発明の半導体装置の作製方法において、前記基板上に容量配線を形成する工程と
、該容量配線上に絶縁層を形成する工程と、該絶縁層上に半導体層を形成する工程と、か
ら前記画素ＴＦＴに接続する保持容量を形成する工程、或いは、前記画素ＴＦＴ上に有機
樹脂層を形成する工程と、該有機樹脂上に遮光膜を形成する工程と、該遮光膜に密接して
誘電体膜を形成する工程と、一部が前記遮光膜と重なるように設けられ前記画素ＴＦＴに
接続する画素電極を形成する工程とから容量を形成することを特徴としている。前記遮光
膜は、アルミニウム、タンタル、チタンから選ばれた一種または複数種を含む材料で形成
し、前記誘電体膜は、前記遮光膜を形成する材料の酸化物で形成することが好ましく、該
酸化物を形成する方法として陽極酸化法を用いることが最も好ましい。
本発明を用いることで、同一の基板上に複数の機能回路が形成された半導体装置（ここ
では具体的には電気光学装置）において、その機能回路が要求する仕様に応じて適切な性
能のＴＦＴを配置することが可能となり、その動作特性や信頼性を大幅に向上させること
ができる。
特に、ＬＤＤ領域が設けられたボトムゲート型または逆スタガ型のＴＦＴにおいて、画
素ＴＦＴのＬＤＤ領域をｎ-の濃度でかつＬoffを形成することにより、大幅にオフ電流値
を低減でき、画素ＴＦＴの低消費電力化に寄与することができる。また、駆動回路のｎチ
ャネル型ＴＦＴのＬＤＤ領域をｎ-の濃度でかつＬov＋Ｌoffを形成することにより、電流
駆動能力を高め、かつ、ホットキャリアによる劣化を防ぎ、オン電流値の劣化を低減する
ことができる。
さらに、駆動回路のｐチャネル型ＴＦＴにおいて、ｐ型を付与する不純物元素とｎ型を
付与する不純物元素との両方を含む不純物領域（Ｂ）と、ｐ型を付与する不純物元素を含
む不純物領域（Ａ）とを有し、前記不純物領域（Ａ）は、前記不純物領域（Ａ）と前記駆
動回路のｐチャネル型ＴＦＴのＬＤＤ領域との間に形成されていることにより、チャネル
形成領域とそれに接するＬＤＤ領域、さらにＬＤＤ領域とソース領域またはドレイン領域
との接合形成が確実なものとなり、ｐチャネル型ＴＦＴの特性を良好に保つことができる
。
また、そのような電気光学装置を表示媒体として有する半導体装置（ここでは具体的に
電子機器）の動作性能と信頼性も向上させることができる。
画素ＴＦＴおよび駆動回路のＴＦＴの作製工程を示す図。 画素ＴＦＴおよび駆動回路のＴＦＴの作製工程を示す図。 画素ＴＦＴおよび駆動回路のＴＦＴの作製工程を示す図。 画素ＴＦＴおよび駆動回路のＴＦＴの作製工程を示す図。 結晶質半導体膜の作製工程を示す図。 保持容量の断面構造の一例を示す図。 保持容量の断面構造の一例を示す図。 アクティブマトリクス型液晶表示装置の断面構造を示す図。 アクティブマトリクス型液晶表示装置の斜視図。 画素の上面図。 半導体装置の一例を示す図。 画素ＴＦＴおよび駆動回路のＴＦＴの作製工程を示す図。 画素ＴＦＴおよび駆動回路のＴＦＴの作製工程を示す図。
本発明の実施の形態について、以下に示す実施例により詳細な説明を行う。
本発明の実施例を図１〜図３を用いて説明する。ここでは、表示領域の画素ＴＦＴと、
表示領域の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について工程に従っ
て詳細に説明する。
（ゲート電極、ゲート絶縁膜、結晶質半導体膜の形成：図１（Ａ））
図１（Ａ）において、基板１０１には低アルカリガラス基板や石英基板を用いることが
できる。この基板１０１のＴＦＴを形成する表面には、酸化シリコン膜、窒化シリコン膜
または窒化酸化シリコン膜などの絶縁膜を形成しておいても良い（図示せず）。ゲート電
極１０２〜１０４と容量配線１０５とは、タンタル（Ｔａ）、チタン（Ｔｉ）、タングス
テン（Ｗ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）から選ばれた元素またはいずれ
かを主成分とする材料を用い、スパッタ法や真空蒸着法などの公知の成膜法を用いて被膜
を形成した後、端面がテーパ形状となるようにエッチング処理してパターン形成した。例
えば、スパッタ法でＴａ膜を２００ｎｍの厚さに形成し、所定の形状にレジストマスクを
形成した後、ＣＦ4とＯ2の混合ガスでプラズマエッチング処理をすれば所望の形状に加工
することができる。また、ゲート電極は窒化タンタル（ＴａＮ）とＴａまたは窒化タング
ステン（ＷＮ）とＷの２層構造としても良い（図示せず）。ここでは図示はしてないがゲ
ート電極に接続するゲート配線も同時に形成する。
ゲート絶縁膜１０６は酸化シリコン、窒化シリコンを成分とする材料で、１０〜２００
ｎｍ、好ましくは５０〜１５０ｎｍの厚さで形成する。例えばプラズマＣＶＤ法で、Ｓｉ
Ｈ4、ＮＨ3、Ｎ2を原料とした窒化シリコン膜１０６ａを５０ｎｍ、ＳｉＨ4とＮ2Ｏを原
料とした窒化酸化シリコン膜１０６ｂを７５ｎｍの厚さに積層形成してゲート絶縁膜とし
ても良い。勿論、窒化シリコン膜や酸化シリコン膜からなる一層としても何ら差し支えな
い。また、清浄な表面を得るために、ゲート絶縁膜の成膜の前にプラズマ水素処理を施す
と良かった。
次に、ＴＦＴの活性層となる結晶質半導体膜の形成を行った。結晶質半導体膜の材料に
はシリコンを用いた。まず、ゲート絶縁膜１０６に密接して、２０〜１５０ｎｍの厚さで
非晶質シリコン膜をプラズマＣＶＤ法やスパッタ法などの公知の成膜法で形成した。非晶
質シリコン膜の作製条件に限定されるものはないが、膜中に含まれる酸素、窒素の不純物
元素を５×１０18ｃｍ-3以下に低減させておくことが望ましい。また、ゲート絶縁膜と非
晶質シリコン膜とは同じ成膜法で形成することが可能なので、両者を連続形成しても良い
。ゲート絶縁膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐこ
とが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させること
ができる。そして公知の結晶化技術を使用して結晶質シリコン膜１０７を形成する。例え
ば、レーザー結晶化法や、熱結晶化法（固相成長法）、または特開平７−１３０６５２号
公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜１０７を
形成しても良い。
結晶質シリコン膜１０７のｎチャネル型ＴＦＴが形成される領域には、しきい値電圧を
制御する目的で１×１０16〜５×１０17ｃｍ-3程度のボロン（Ｂ）を添加しておいても良
い。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜
するときに同時に添加しておくこともできる。
（マスク絶縁膜形成、ｎ-領域の形成：図１（Ｂ））
次に、ｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素
の添加を行った。まず、結晶質シリコン膜１０７の表面に酸化シリコン膜や窒化シリコン
膜から成るマスク絶縁膜１０８を１００〜２００ｎｍ、代表的には１２０ｎｍの厚さに形
成した。この表面にフォトレジスト膜を全面に形成した後、基板１０１の裏面からの露光
法によりゲート電極１０２〜１０４をマスクとしてフォトレジスト膜を感光させ、ゲート
電極上にレジストマスク１０９〜１１２を形成した。この方法により、ゲート電極上であ
ってゲート電極の内側にレジストマスクを形成することができた。
そして、マスク絶縁膜１０８を介してその下側にある結晶質シリコン膜にｎ型を付与す
る不純物元素をイオンドープ法（イオン注入法でも良い）で添加した。
半導体の技術分野においてｎ型を付与する不純物元素には、周期律表第１５族の元素から
リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）などが適用され、ここではリン（Ｐ）を
用いた。形成した不純物領域１１３〜１１８のリン（Ｐ）濃度は１×１０17〜５×１０18
ｃｍ-3の範囲とすることが望ましく、ここでは、５×１０17ｃｍ-3とした。本明細書中で
は、不純物領域１１３〜１１８に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と
表す。
（チャネル保護膜形成：図１（Ｃ））
次に、このレジストマスクを使用してマスク絶縁膜１０８をエッチング除去し、チャネ
ル保護膜１１９〜１２２を形成した。下地となる結晶質シリコン膜１０７に対して選択性
良くマスク絶縁膜１０８をエッチングするために、ここではフッ酸系の溶液を用いたウエ
ットエッチング法を採用した。勿論、ドライエッチング法で実施しても良く、例えばＣＨ
Ｆ3ガスで絶縁膜１０８をエッチングすることができる。いずれにしてもこの工程ではオ
ーバーエッチングして、レジストマスク１０９〜１１２の端面より内側にチャネル保護膜
１１９〜１２２が形成されるようにした。
（ｎ+領域の形成：図２（Ａ））
次にｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純
物領域の形成を形成する工程を行った。ここでは、通常の露光法でレジストによるマスク
１２３〜１２５を形成した。そして、このレジストマスクを用いて容量配線１０５上のチ
ャネル保護膜１２２をエッチングして除去した。次いで、結晶質シリコン膜１０７にｎ型
を付与する不純物元素が添加された不純物領域１２６〜１３０をイオンドープ法（イオン
注入法でも良い）で形成した。不純物領域１２６〜１３０には１×１０20〜１×１０21ｃ
ｍ-3とすれば良く、ここでは５×１０20ｃｍ-3の濃度で不純物元素を含ませた。この濃度
を本明細書中では（ｎ+）と表す。
（ｐ+領域の形成：図２（Ｂ））
次に、駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成するため
に、ｐ型を付与する不純物元素を添加する工程を行った。半導体の技術分野においてｐ型
を付与する不純物元素には、周期律表第１３族の元素からボロン（Ｂ）、アルミニウム（
Ａｌ）、ガリウム（Ｇａ）などが適用され、ここではボロン（Ｂ）を用いた。チャネル保
護膜１１９上の内側に位置するようにマスク１３１を形成し、ｎチャネル型ＴＦＴを形成
する領域はすべてレジストマスク１３２、１３３で覆った。そして、ジボラン（Ｂ2Ｈ6）
を用いたイオンドープ法（イオン注入法を用いても良い）で不純物領域１３４〜１３６を
形成した。不純物領域１３５ａ、１３５ｂ、１３６ａ、１３６ｂは結晶質シリコン膜の表
面から不純物元素が添加され、この領域のボロン（Ｂ）濃度を１．５×１０20〜３×１０
21ｃｍ-3の範囲とし、ここでは２×１０21ｃｍ-3とした。本明細書中では、ここで形成さ
れた不純物領域１３５ａ、１３５ｂ、１３６ａ、１３６ｂに含まれるｐ型を付与する不純
物元素の濃度を（ｐ+）と表す。一方、不純物領域１３４はチャネル保護膜１１９を介し
て結晶質シリコン膜に不純物元素が添加されるため、この領域のボロン（Ｂ）濃度は１×
１０16〜１×１０18ｃｍ-3となった。本明細書中では、ここで形成された不純物領域１３
４に含まれるｐ型を付与する不純物元素の濃度を（ｐ-）と表す。
図１（Ｂ）〜図２（Ａ）で示したように、不純物領域１３５ｂ、１３６ｂには前の工程
でリン（Ｐ）が添加されているにで、ボロン（Ｂ）とリン（Ｐ）が混在した領域が形成さ
れるが、この工程で添加するボロン（Ｂ）濃度をその１．５〜３倍とすることでｐ型の導
電性が確保され、ＴＦＴの特性に何ら影響を与えることはなかった。本明細書中ではこの
領域を不純物領域（Ｂ）とする。そして、不純物領域（Ｂ）１３５ｂ、１３６ｂのチャネ
ル形成領域側にある不純物領域１３５ａ、１３６ａはボロン（Ｂ）のみを含む領域であり
、本明細書中ではこの領域を不純物領域（Ａ）とする。また、ゲート電極１０３に重なり
、かつ、チャネル保護膜１２０とも重なる不純物領域１３４もボロン（Ｂ）のみを含む領
域として形成し、この領域はＬＤＤ領域として機能する。
（第１の層間絶縁膜の形成、熱活性化の工程、水素化の工程：図２（Ｃ））
結晶質シリコン膜にそれぞれの不純物元素を選択的に添加したら、結晶質シリコン膜を
エッチング処理して島状に分割し、後に第１の層間絶縁膜の一部となる保護絶縁膜１３７
を形成した。保護絶縁膜１３７は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜
またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は１００〜４００ｎｍ
とすれば良い。
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化す
るために熱処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、
またはラピッドサーマルアニール法（ＲＴＡ法）などで行うことができる。ここではファ
ーネスアニール法で活性化工程を行った。加熱処理は、窒素雰囲気中において３００〜６
５０℃、好ましくは５００〜５５０℃、ここでは５２５℃で４時間の熱処理を行った。さ
らに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理
を行い、活性層を水素化する工程を行った。この工程は熱的に励起された水素により活性
層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素
化（プラズマにより励起された水素を用いる）を行っても良い。
活性層となる結晶質シリコン膜１０７を、非晶質シリコン膜から触媒元素を用いる結晶
化の方法で作製した場合、結晶質シリコン膜１０７中にはおよそ１×１０17〜５×１０19
ｃｍ-3の触媒元素が残留した。勿論、そのような状態でもＴＦＴを完成させ動作させるこ
とに問題はないが、残留する触媒元素を少なくともチャネル形成領域から除去する方がよ
り好ましかった。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作
用を利用する手段があった。ゲッタリングに必要なリン（Ｐ）の濃度は図２（Ｂ）で形成
した不純物領域（ｎ+）と同程度であり、ここで実施される活性化工程の熱処理により、
ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から、リン（Ｐ）が添
加されている周辺の不純物領域へ触媒元素をゲッタリングをすることができた。その結果
チャネル形成領域の触媒元素濃度を５×１０17ｃｍ-3以下とすることが可能となり、前記
不純物領域には１×１０18〜５×１０20ｃｍ-3の触媒元素が偏析した。
（層間絶縁膜の形成、ソース・ドレイン配線の形成、パッシベーション膜の形成、画素電
極の形成：図３）
活性化工程を終えたら、保護絶縁膜１３７の上に５００〜１５００ｎｍの厚さの層間絶
縁膜１３８を形成した。前記保護絶縁膜１３７と層間絶縁膜１３８とでなる積層膜を第１
の層間絶縁膜とした。その後、それぞれのＴＦＴのソース領域またはドレイン領域に達す
るコンタクトホールを形成して、ソース配線１３９〜１４１と、ドレイン配線１４２、１
４３を形成した。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔ
ｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した
３層構造の積層膜とした。
保護絶縁膜１３７と層間絶縁膜１３８とは、窒化シリコン膜、酸化シリコン膜または窒
化酸化シリコン膜などで形成すれば良いが、いずれにしても膜の内部応力を圧縮応力とし
ておくと良かった。
次に、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を用い、パッシベ
ーション膜１４４を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成し
た。その後、この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得
られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時
間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。
なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する
位置において、パッシベーション膜１４４に開口部を形成しておいても良い。
その後、有機樹脂膜からなる第２の層間絶縁膜１４５を約１μｍの厚さに形成した。適
用できる有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド
、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。
ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形
成した。そして、第２の層間絶縁膜１４５、パッシベーション膜１４４にドレイン配線１
４３に達するコンタクトホールを形成し、画素電極１４６を設けた。画素電極１４６は、
透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合
には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウ
ム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した。画素電極１９０は隣
接する画素の電極である。
以上の工程で、同一の基板上に表示領域の画素ＴＦＴと、表示領域の周辺に設けた駆動
回路のＴＦＴとを形成することができた。駆動回路には、ｎチャネル型ＴＦＴ１６８とｐ
チャネル型ＴＦＴ１６７が形成され、ＣＭＯＳ回路を基本としたロジック回路を形成する
ことを可能とした。画素ＴＦＴ１６９はｎチャネル型ＴＦＴであり、さらに容量配線１０
５と半導体層１６６と、その間に形成されている絶縁膜とから保持容量１７０が画素ＴＦ
Ｔ１６９に接続している。
駆動回路のｐチャネル型ＴＦＴ１６７は、チャネル形成領域１４７、ソース領域１５０
ａ、１５０ｂ、ドレイン領域１５１ａ、１５１ｂおよびＬＤＤ領域１４８、１４９を有し
ている。ソース領域１５０ｂおよびドレイン領域１５１ｂは不純物領域（Ｂ）で形成され
、この領域のボロン（Ｂ）濃度はリン（Ｐ）濃度の１．５〜３倍にしてある。その不純物
領域（Ｂ）の内側、即ちチャネル形成領域１４７の側に形成したソース領域１５０ａおよ
びドレイン領域１５１ａは不純物領域（Ａ）であり、不純物領域（Ｂ）と同じ濃度でボロ
ン（Ｂ）のみを含む領域である。また、ゲート電極１０３に重なり、かつ、チャネル保護
膜１２０とも重なるＬＤＤ領域１４８、１４９もボロン（Ｂ）のみを含む領域として形成
する。このように、不純物領域（Ｂ）をチャネル形成領域から遠ざけることで、チャネル
形成領域とそれに接するＬＤＤ領域、さらにＬＤＤ領域とソース領域またはドレイン領域
との接合形成が確実なものとなり、ｐチャネル型ＴＦＴの特性を良好に保つことができた
。
駆動回路のｎチャネル型ＴＦＴ１６８は、チャネル形成領域１５２と、ソース領域１５
５およびドレイン領域１５６と、ＬＤＤ領域１５３、１５４とを有している。画素ＴＦＴ
１６９には、チャネル形成領域１５７、１５８と、ソース領域またはドレイン領域１６３
〜１６５と、ＬＤＤ領域１５９〜１６２とを有している。駆動回路のｎチャネル型ＴＦＴ
のＬＤＤ領域は、ドレイン近傍の高電界を緩和してホットキャリア注入によるオン電流値
の劣化を防ぐことを主な目的として設けるものであり、そのために適したｎ型を付与する
不純物元素の濃度は５×１０17〜５×１０18ｃｍ-3とすれば良かった。一方、画素ＴＦＴ
のＬＤＤ領域は、オフ電流値を低減することを主たる目的とするために設けられ、その不
純物元素の濃度は駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域の濃度と同じとしても良い
が、その濃度の１／２〜１／１０としても良い。図３では画素ＴＦＴ１６９をダブルゲー
ト構造として完成したが、シングルゲート構造でも良いし、複数のゲート電極を設けたマ
ルチゲート構造としても差し支えない。
以上の様に本発明は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成
するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能と
することができた。
本実施例を図４を用い、実施例１とは異なる構造で画素ＴＦＴに接続する保持容量を設
ける例について説明する。駆動回路のｐチャネル型ＴＦＴ１６７、ｎチャネル型ＴＦＴ１
６８、および画素ＴＦＴ１６９は実施例１と同様に作製した。
以下、実施例１との相違点について説明する。
少なくとも画素ＴＦＴ上には、第２の層間絶縁膜１４５上に遮光膜１７１を形成した。
遮光膜１７１はＡｌ、Ｔｉ、Ｔａから選ばれた一種または複数種の元素を主成分とする膜
で、１００〜３００ｎｍの厚さで成膜をし、所定の形状にパターン形成した。さらに、こ
の上に第２の層間絶縁膜と同様に有機樹脂膜を用いて第３の層間絶縁膜１７２を形成した
。第３の層間絶縁膜１７２の厚さは０．５〜１μｍとした。そして、第３の層間絶縁膜１
７２、第２の層間絶縁膜１４５、パッシベーション膜１４４にドレイン配線１４３に達す
るコンタクトホールを形成し、画素電極１７３を設けた。画素電極１７３は、透過型液晶
表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜
を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（
ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した。このようにして、画素ＴＦＴ１
６９に接続する保持容量１７４を、遮光膜１７１と第３の層間絶縁膜１７２と画素電極１
７３とから形成することができた。
本実施例では実施例１と実施例２で示したＴＦＴの活性層となる結晶質半導体膜を形成
する工程について図５を用いて説明する。まず、基板（本実施例ではガラス基板）１１０
１上に１００〜４００ｎｍの厚さのゲート電極１１０２、１１０３を形成する。ゲート電
極はＡｌ、Ｔｉ、Ｔａ、Ｍｏ、Ｗから選ばれた一種または複数種の元素を含む材料から形
成し、端面がテーパー形状となるようにパターン形成する。また、図示していないが、前
記材料の積層構造としても良い。例えば、基板側から窒化タンタル（ＴａＮ）とＴａの２
層構造としても良い。さらに、ゲート電極の表面に陽極酸化法などで酸化物を被覆形成し
ておいても良い。
ゲート絶縁膜１１０４は、窒化シリコン膜、酸化シリコン膜または窒酸化シリコン膜で形
成し、その厚さは２０〜２００ｎｍ、好ましくは７５〜１２５ｎｍで形成する。そして、
ゲート絶縁膜１１０４上に５０ｎｍ厚の非晶質半導体膜（本実施例では非晶質シリコン膜
）１１０５を大気解放しないで連続的に形成する。
次に、重量換算で１０ｐｐｍの触媒元素（本実施例ではニッケル）を含む水溶液（酢酸
ニッケル水溶液）をスピンコート法で塗布して、触媒元素含有層１１０６を非晶質半導体
膜１１０５の全面に形成する。ここで使用可能な触媒元素は、ニッケル（Ｎｉ）以外にも
、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）
、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、といった元素がある。ま
た、本実施例ではスピンコート法でニッケルを添加する方法を用いたが、蒸着法やスパッ
タ法などにより触媒元素でなる薄膜（本実施例の場合はニッケル膜）を非晶質半導体膜上
に形成する手段をとっても良い。（図５（Ａ））
次に、結晶化の前に４００〜５００℃で１時間程度の熱処理工程を行い、水素を膜中か
ら脱離させた後、５００〜６５０℃（好ましくは５５０〜５７０℃）で４〜１２時間（好
ましくは４〜６時間）の熱処理を行う。本実施例では、５５０℃で４時間の熱処理を行い
、結晶質半導体膜（本実施例では結晶質シリコン膜）
１１０７を形成する。(図５（Ｂ）)
以上のようにして形成された活性層１１０７は、結晶化を助長する触媒元素（ここでは
ニッケル）を用いることによって、結晶性の優れた結晶質半導体膜を形成することができ
る。また、さらにその結晶性を高めるために、レーザー結晶化法を併用しても良い。例え
ば、ＸｅＦエキシマレーザー光（波長３０８ｎｍ）を用い、線状ビームを形成して、発振
周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2として線状ビームのオ
ーバーラップ割合を８０〜９８％として、図５（Ｂ）で作製された結晶質半導体膜１１０
７に照射した。その結果、さらに結晶性の優れた結晶質半導体膜１１０８を形成すること
ができた。（図５（Ｃ））
このようにして基板１１０１上に作製された結晶質半導体膜を用い、実施例１〜実施例
２に示した手順でＴＦＴを作製すると良好な特性を得ることができる。
ＴＦＴの特性は、代表的には電界効果移動度で表すことができるが、本実施例のようにし
て作製する結晶質半導体膜から形成するＴＦＴの特性は、ｎチャネル型ＴＦＴで１５０〜
２２０ｃｍ2／Ｖ・ｓｅｃ、ｐチャネル型ＴＦＴで９０〜１２０ｃｍ2／Ｖ・ｓｅｃが得ら
れ、しかも連続動作させても初期値からの特性劣化は殆ど観測されず、信頼性の観点から
も優れた特性が得られた。
本実施例では画素ＴＦＴに接続される保持容量の他の構成について図６と図７を用いて
説明する。ここで、図６および図７の作製工程は実施例１で説明した作製工程に従い、有
機樹脂膜から成る第２の層間絶縁膜１４５を形成するところまでは同一であるので、そこ
までの構造は図１〜図３で既に説明されている。従って、本実施例では実施例１と異なる
点のみに注目して説明を行うこととする。
図６（Ａ）において、まず実施例１の工程に従って第２の層間絶縁膜１４５を形成した
ら、Ａｌ、Ｔａ、Ｔｉから選ばれた元素を含む材料で遮光膜３０１を形成する。そして、
遮光膜３０１の表面に陽極酸化法により３０〜１５０ｎｍ（好ましくは５０〜７５ｎｍ）
の厚さの誘電体膜３０２（遮光膜を形成する材料の酸化物）を形成する。
陽極酸化法で誘電体膜３０２を形成する場合には、まず十分にアルカリイオン濃度の小
さい酒石酸エチレングリコール溶液を作製した。これは１５％の酒石酸アンモニウム水溶
液とエチレングリコールとを２：８で混合した溶液であり、これにアンモニア水を加え、
ｐＨが７±０．５となるように調節した。そして、この溶液中に陰極となる白金電極を設
け、遮光膜３０１が形成されている基板を溶液に浸し、遮光膜３０１を陽極として、一定
（数ｍＡ〜数十ｍＡ）の直流電流を流した。溶液中の陰極と陽極との間の電圧は酸化物の
成長に従い時間と共に変化するが、電流が一定となるように電圧を調整し、１５０Ｖとな
ったところでその電圧を保持することなく、或いはその保持時間を数秒〜数十秒として陽
極酸化処理を終了させた。こうすることにより、遮光膜３０１が第２の層間絶縁膜に接す
る面にまで誘電体膜を回り込ませることなく形成することができる。
ここでは遮光膜表面のみに誘電体膜を設ける構成としたが、誘電体膜をプラズマＣＶＤ
法、熱ＣＶＤ法またはスパッタ法などの気相法によって形成しても良い。その場合も膜厚
は３０〜１５０ｎｍ（好ましくは５０〜７５ｎｍ）とすることが好ましい。また、酸化シ
リコン膜、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ（Diamond like carbon）膜ま
たは有機樹脂膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。
その後、実施例１と同様に画素電極３０３を形成する。こうして、遮光膜３０１と画素
電極３０３が誘電体膜３０２を介して重なった領域で保持容量３０４が形成される。
図６（Ｂ）の構造は、図６（Ａ）と同様に遮光膜３０１、誘電体膜３０２を形成した後
、有機樹脂でなるスペーサー３０５を形成する。有機樹脂膜としては、ポリイミド、ポリ
アミド、ポリイミドアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）から選ばれた膜を
用いることができる。その後、スペーサー３０５、第２の層間絶縁膜１４５、パッシベー
ション膜１４３をエッチングしてコンタクトホールを形成し、実施例１と同一の材料で画
素電極３０６を形成する。こうして、遮光膜３０１と画素電極３０６が誘電体膜３０２を
介して重なった領域において保持容量３０７が形成される。このようにスペーサー３０５
を設けることにより、遮光膜３０１と画素電極３０６との間で発生するショート（短絡）
を防止することができる。
図６（Ｃ）の構造は、図６（Ａ）と同様に遮光膜３０１を形成し、遮光膜３０１の端部
を覆うようにして有機樹脂でなるスペーサー３０８を形成する。有機樹脂としては、ポリ
イミド、ポリアミド、ポリイミドアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）から
選ばれた膜を用いることができる。次に、陽極酸化法により遮光膜３０１の露出した表面
に誘電体膜３０９を形成する。なお、スペーサー３０８と接した部分には誘電体膜は形成
されない。そして、スペーサー３０８、第２の層間絶縁膜１４５、パッシベーション膜１
４３をエッチングしてコンタクトホールを形成し、実施例１と同一の材料で画素電極３１
０を形成する。こうして、遮光膜３０１と画素電極３１０が誘電体膜３０９を介して重な
った領域において保持容量３１１が形成される。このようにスペーサー３０８を設けるこ
とにより、遮光膜３０１と画素電極３１０との間で発生するショート（短絡）を防止する
ことができる。
図７（Ａ）では、まず実施例１の工程に従って第２の層間絶縁膜１４５を形成したら、
その上に窒化シリコン膜、酸化シリコン膜または窒化酸化シリコン膜などの材料で絶縁膜
３１２を形成する。絶縁膜３１２は公知の成膜法で形成するが、そのなかでもスパッタ法
を用いると良かった。以降は図６（Ａ）と同様にして遮光膜、誘電体膜、画素電極を形成
して保持容量３１３を設ける。絶縁膜３１２を設けることにより、遮光膜の下地との密着
性が向上し、陽極酸化法で誘電体膜を形成するときに、遮光膜の下地との界面への誘電体
膜の回り込み形成を防止できる。
図７（Ｂ）では、同様に絶縁膜と遮光膜を形成した後、絶縁膜の遮光膜と密接しない領
域をエッチング除去して、遮光膜の下に重なるように絶縁膜３１４を形成した。そして、
画素電極３１５を設けた。このような構成にすることにより、遮光膜の下地との密着性が
向上し、陽極酸化法で誘電体膜を形成するときに、遮光膜の下地との界面への誘電体膜の
回り込み形成を防止でき、また、遮光膜が形成される画素領域の光の透過率を向上させる
ことができる。
図７（Ａ）と（Ｂ）で示した構成は、図６（Ｂ）と（Ｃ）で示したスペーサを設ける構
成と組み合わせることも可能である。また、図６と図７で示した本実施例の構成は、実施
例１または実施例２の構成と組み合わせることが可能である。
実施例１および実施例２に記載した表示領域に形成される画素ＴＦＴと表示領域の周辺
に設けられる駆動回路のＴＦＴを同一の基板上に備えた半導体装置の作製方法において、
活性層とする結晶質半導体膜、ゲート絶縁膜や層間絶縁膜および下地膜などの絶縁膜、ゲ
ート電極、ソース配線、ドレイン配線および画素電極などの導電膜はいずれもスパッタ法
を用いて作製することができる。スパッタ法を用いることの利点は、導電膜などの成膜に
おいてＤＣ（直流）放電方式が採用できるので大面積基板に均一な膜を形成するのに適し
ている。また、非晶質シリコン膜や窒化シリコン膜などのシリコン系の材料を成膜するの
に取り扱いに多大な注意を要するシラン（ＳｉＨ4）を使用しなくて済み、作業の安全性
が確保される。このような点は、特に生産の現場において非常にメリットとして生かすこ
とができる。以下に、スパッタ法を用いた作製工程を実施例１に従い説明する。
図１（Ａ）のゲート電極１０２〜１０４や容量配線１０５はＴａ、Ｔｉ、Ｗ、Ｍｏなど
のターゲット材を用い、公知のスパッタ法で容易に形成できる。Ｗ−ＭｏやＴａ−Ｍｏな
どの化合物材料とする場合には、同様に化合物のターゲットを用いれば良い。また、Ｔａ
ＮやＷＮを形成する場合には、スパッタ雰囲気中にアルゴン（Ａｒ）の他に窒素（Ｎ2）
やアンモニア（ＮＨ3）を適宣添加すると作製することができる。また、スパッタ用のガ
スにＡｒに加えヘリウム（Ｈｅ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）を加え、作製
する被膜の内部応力を制御する方法もある。
ゲート絶縁膜１０６に用いる窒化シリコン膜１０６ａは、シリコン（Ｓｉ）ターゲット
を用い、Ａｒ、Ｎ2、水素（Ｈ2）、ＮＨ3を適宣混合すれば形成できる。または、窒化シ
リコンのターゲット材を用いても同様に形成することができる。窒化酸化シリコン膜１０
６ｂは、Ｓｉターゲットを用い、Ａｒ、Ｎ2、Ｈ2、Ｎ2Ｏを適宣混合してスパッタするこ
とにより作製する。
非晶質シリコン膜も同様に、Ｓｉターゲットを用い、Ａｒ、Ｈ2をスパッタガスに用い
作製する。また、非晶質シリコン膜中に微量にボロン（Ｂ）を添加したい場合には、あら
かじめターゲット中に数十ｐｐｍ〜数千ｐｐｍのボロン（Ｂ）
を添加しておいても良いし、スパッタガス中にジボラン（Ｂ2Ｈ6）を添加することもでき
る。
チャネル保護膜１１９〜１２２に適用できる酸化シリコン膜は、酸化シリコン（または
石英）をターゲット材にして、ＡｒまたはＡｒと酸素（Ｏ2）の混合ガスでスパッタする
ことにより作製できる。保護絶縁膜１３７、層間絶縁膜１３８、パッシベーション膜１４
４に用いる窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜は前述のように作製す
れば良い。
ソース配線１３９〜１４１、及びドレイン配線１４２、１４３において、Ａｌを用いる
場合にはＴｉ、Ｓｉ、スカンジウム（Ｓｃ）、バナジウム（Ｖ）、Ｃｕなどを０．０１〜
５重量％程度含有させるとヒロックの防止に効果的である。遮光膜１７１に用いるＴｉ、
Ｔａ、Ａｌ等や、画素電極１４６に用いるＩＴＯ、ＺｎＯ、ＳｎＯ2などはいずれも公知
のスパッタ法で成膜すれば良い。
このように、有機樹脂からなる第２の層間絶縁膜１４５と第３の層間絶縁膜１７２以外
はいずれもスパッタ法を用いて膜形成が可能である。尚、詳細な実験条件は実施者が適宣
決定すれば良い。
本実施例は、画素ＴＦＴと駆動回路のＴＦＴについて、特にｐチャネル型ＴＦＴの他の
一例について示す。まず、最初に実施例１で説明した図１（Ａ）〜図２（Ａ）までの工程
を同様にして行う。図１２（Ａ）は図２（Ａ）に対応した図面であり、レジストマスク１
１２３〜１１２５、ｎ型を付与する不純物元素が添加された不純物領域１１２６〜１１３
０が形成された状態を示している。
そして、図１２（Ｂ）に示すようにｐ+領域の形成を行う。チャネル保護膜１１１９上
の内側に位置するようにマスク１１３１を形成し、ｎチャネル型ＴＦＴを形成する領域は
すべてレジストマスク１１３２、１１３３で覆った。さらに、フッ酸系の溶液を用いたウ
エットエッチング法でチャネル保護膜１１１９の端部がほぼマスク１１３１の端部と一致
するようにエッチング処理して新たな形状を有するチャネル保護絶縁膜１１１９ｂを形成
した。そして、ジボラン（Ｂ2Ｈ6）
を用いたイオンドープ法（イオン注入法を用いても良い）で高濃度不純物領域１１３４〜
１１３６を形成した。不純物領域１１３４〜１１３６は結晶質シリコン膜の表面から不純
物元素が添加され、この領域のボロン（Ｂ）濃度を１．５×１０20〜３×１０21ｃｍ-3の
範囲とし、ここでは２×１０21ｃｍ-3とした。本明細書中では、ここで形成された不純物
領域１１３４〜１１３６に含まれるｐ型を付与する不純物元素の濃度を（ｐ+）と表す。
このようにして、ｐチャネル型ＴＦＴの高濃度不純物領域のチャネル形成領域と接する端
部を、前の工程で形成した低濃度不純物領域１１１３、１１１４の端部よりチャネル形成
領域側に設けることにより、この部分における接合状態を良好なものとすることができる
。
図１（Ｂ）〜図２（Ａ）で示したように、不純物領域１１３５、１１３６には前の工程
でリン（Ｐ）が添加されているにで、ボロン（Ｂ）とリン（Ｐ）が混在した領域が形成さ
れるが、この工程で添加するボロン（Ｂ）濃度をその１．５〜３倍とすることでｐ型の導
電性が確保され、ＴＦＴの特性に何ら影響を与えることはなかった。本明細書中ではこの
領域を領域（Ｂ）とする。そして、チャネル形成領域側にある不純物領域１３４はボロン
（Ｂ）のみを含む領域であり、本明細書中ではこの領域を領域（Ａ）とする。
結晶質シリコン膜にそれぞれの不純物元素を選択的に添加したら、結晶質シリコン膜を
エッチング処理して島状に分割し、後に第１の層間絶縁膜の一部となる保護絶縁膜１１３
７を形成した。保護絶縁膜１１３７は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコ
ン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は１００〜４００
ｎｍとすれば良い。
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化す
るために熱処理工程を行った。ファーネスアニール法で活性化を行う場合には、窒素雰囲
気中において３００〜６５０℃、好ましくは５００〜５５０℃、ここでは５２５℃で４時
間の熱処理を行った。レーザーアニール法を適用する場合には、エキシマレーザーを光源
として、そのレーザー光を光学系で線幅１００〜５００μｍ、線状ビームとし、発振周波
数１０〜１００Ｈｚ、発振パルス幅２０〜５０ｎｓｅｃ（好ましくは３０ｎｓｅｃ）、エ
ネルギー密度１００〜５００mJ/cm2ので照射して行う。さらに、３〜１００％の水素を含
む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、活性層を水素化する工
程を行った。この工程は熱的に励起された水素により活性層のダングリングボンドを終端
する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された
水素を用いる）を行っても良い。
活性化工程を終えたら、保護絶縁膜１１３７の上に５００〜１５００ｎｍの厚さの層間
絶縁膜１１３８を形成した。前記保護絶縁膜１１３７と層間絶縁膜１１３８とでなる積層
膜を第１の層間絶縁膜とした。その後、それぞれのＴＦＴのソース領域またはドレイン領
域に達するコンタクトホールを形成して、ソース配線１１３９〜１１４１と、ドレイン配
線１１４２、１１４３を形成した。図示していないが、本実施例ではこの電極を、Ｔｉ膜
を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で
連続して形成した３層構造の積層膜とした。
保護絶縁膜１１３７と層間絶縁膜１１３８とは、窒化シリコン膜、酸化シリコン膜また
は窒化酸化シリコン膜などで形成すれば良いが、いずれにしても膜の内部応力を圧縮応力
としておくと良かった。
次に、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を用い、パッシベ
ーション膜１１４４を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成
した。その後、この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が
得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２
時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた
。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成す
る位置において、パッシベーション膜１１４４に開口部を形成しておいても良い。
その後、実施例１と同様に有機樹脂膜からなる第２の層間絶縁膜１１４５を約１μｍの
厚さに形成した。そして、第２の層間絶縁膜１１４５、パッシベーション膜１１４４にド
レイン配線１１４３に達するコンタクトホールを形成し、画素電極１１４６を設けた。画
素電極１１４６は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶
表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするた
めに、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した。
画素電極１１９０は隣接する画素の電極である。
以上の工程で、同一の基板上に表示領域の画素ＴＦＴと、表示領域の周辺に設けた駆動
回路のＴＦＴとを形成することができた。駆動回路には、ｎチャネル型ＴＦＴ１１６８と
ｐチャネル型ＴＦＴ１１６７が形成され、ＣＭＯＳ回路を基本としたロジック回路を形成
することを可能とした。画素ＴＦＴ１１６９はｎチャネル型ＴＦＴであり、さらに容量配
線１０５と半導体層１１６６と、その間に形成されている絶縁膜とから保持容量１１７０
が画素ＴＦＴ１１６９に接続している。
駆動回路のｐチャネル型ＴＦＴ１１６７は、チャネル形成領域１１４７、高濃度不純物
領域で形成されるソース領域１１４８、１１５０およびドレイン領域１１４９、１１５１
を有している。ソース領域１１５０とドレイン領域１１５１は領域（Ｂ）で形成され、こ
の領域のボロン（Ｂ）濃度はリン（Ｐ）濃度の１．５〜３倍にしてある。その不純物領域
（Ｂ）の内側、即ちチャネル形成領域１１４７の側に形成したソース領域１１４８とドレ
イン領域１１４９は領域（Ａ）であり、領域（Ｂ）と同じ濃度でボロン（Ｂ）のみを含む
領域である。この領域（Ａ）はその全部がゲート電極１１０３と重なり、一方領域（Ｂ）
は一部がゲート電極１１０３と重なる構造となっている。このように、ｐチャネル型ＴＦ
Ｔの高濃度不純物領域を領域（Ｂ）と領域（Ａ）とから形成し、領域（Ｂ）をチャネル形
成領域から遠ざけることで、チャネル形成領域と高濃度不純物領域との接合を良好なもの
とすることができる。
駆動回路のｎチャネル型ＴＦＴ１１６８は、チャネル形成領域１１５２と、ソース領域
１１５５およびドレイン領域１１５６と、ＬＤＤ領域１１５３、１１５４とを有している
。画素ＴＦＴ１１６９には、チャネル形成領域１１５７、１１５８と、ソース領域または
ドレイン領域１１６３〜１１６５と、ＬＤＤ領域１１５９〜１１６２とを有している。駆
動回路のｎチャネル型ＴＦＴのＬＤＤ領域は、ドレイン近傍の高電界を緩和してホットキ
ャリア注入によるオン電流値の劣化を防ぐことを主な目的として設けるものであり、その
ために適したｎ型を付与する不純物元素の濃度は５×１０17〜５×１０18ｃｍ-3とすれば
良かった。一方、画素ＴＦＴのＬＤＤ領域は、オフ電流値を低減することを主たる目的と
するために設けられ、その不純物元素の濃度は駆動回路のｎチャネル型ＴＦＴのＬＤＤ領
域の濃度と同じとしても良いが、その濃度の１／２〜１／１０としても良い。図３では画
素ＴＦＴ１１６９をダブルゲート構造として完成したが、シングルゲート構造でも良いし
、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
以上のような工程により作製されたＴＦＴは、チャネル保護絶縁膜１１１９ｂ、１１２
０〜１１２２が、イオンドープ法などによりダメージを受けることがなく形成されるので
、ＴＦＴの特性を安定なものとすることができる。例えば、バイアス・熱ストレス（ＢＴ
Ｓ）試験として、ゲート電極に±にー１．７ＭＶの電圧を印加して、１５０℃で1時間放
置しても、しきい値電圧や電界効果移動度、サブスレショルド定数、オン電流値などの変
動は殆ど観測されることはない。さらに本発明は、画素ＴＦＴおよび駆動回路が要求する
仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性
を向上させることを可能とすることができた。
また、図１３で示す保持容量の構成は、実施例４において図６と図７を用いて説明した
ような、遮光膜と、その表面に陽極酸化法で形成した誘電体層と、画素電極とから形成し
ても良い。
本実例では、画素ＴＦＴと駆動回路が形成された基板から、アクティブマトリクス型液
晶表示装置を作製する工程を説明する。図８に示すように、実施例１で作製した図３の状
態の基板に対し、配向膜６０１を形成する。通常液晶表示素子の配向膜にはポリイミド樹
脂が多く用いられている。対向側の基板６０２には、遮光膜６０３、透明導電膜６０４お
よび配向膜６０５を形成する。配向膜を形成した後、ラビング処理を施して液晶分子があ
る一定のプレチルト角を持って配向するようにした。そして、画素ＴＦＴと駆動回路が形
成された一方の基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（
共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料６０６を注入
し、封止剤（図示せず）によって完全に封止した。液晶材料には公知の液晶材料を用いれ
ば良い。このようにして図８に示すアクティブマトリクス型液晶表示装置を完成する。
次にこのアクティブマトリクス型液晶表示装置の構成を、図９の斜視図および図１０の
上面図を用いて説明する。尚、図９と図１０は、図１〜図３と図８の断面構造図と対応付
けるため、共通の符号を用いている。また、図１０で示すＡ―Ａ’に沿った断面構造は、
図３に示す画素ＴＦＴ１６９および保持容量１７０の断面図に対応している。
図９に示す斜視図は、ガラス基板１０１上に形成された、表示領域７０１と、走査（ゲ
ート）線駆動回路７０２と、信号(ソース)線駆動回路７０３で構成される。表示領域には
画素ＴＦＴ１６９が設けられ、表示領域の周辺に設けられる駆動回路はＣＭＯＳ回路を基
本として構成されている。走査（ゲート）線駆動回路７０２と、信号（ソース）線駆動回
路７０３はそれぞれゲート配線１０４（ゲート電極に接続し、延在して形成される意味で
同じ符号を用いて表す）とソース配線１４１で表示領域７０１の画素ＴＦＴに接続されて
いる。また、ＦＰＣ７３１が外部入出力端子７３４に接続される。
図１０は表示領域７０１のほぼ一画素を示す上面図である。ゲート配線１０４は、図示
されていないゲート絶縁膜を介してその下の活性層と交差している。図示はしていないが
、活性層には、ソース領域、ドレイン領域、ｎ-領域でなるＬＤＤ領域が形成されている
。また、１８０はソース配線１４１とソース領域１６３とのコンタクト部、１８１はドレ
イン配線１４３とドレイン領域１６５とのコンタクト部、１８２はドレイン配線１４３と
画素電極１４６のコンタクト部である。保持容量１７０は、画素ＴＦＴ１６９のドレイン
領域１６５に接続する半導体層１６６と、容量配線１０５とその間に形成されている絶縁
膜が重なる領域で形成される。
なお、本実施例のアクティブマトリクス型液晶表示装置は、実施例１で説明した構造と
照らし合わせて説明したが、実施例１〜６のいずれの構成とも自由に組み合わせてアクテ
ィブマトリクス型液晶表示装置を作製することができる。
本発明を実施して作製された画素ＴＦＴや駆動回路を同一の基板上に一体形成した基板
は、さまざまな電気光学装置（アクティブマトリクス型液晶表示装置、アクティブマトリ
クス型ＥＬ表示装置、アクティブマトリクス型ＥＣ表示装置）
に用いることができる。即ち、これらの電気光学装置を表示媒体として組み込んだ電子機
器全てに本発明を実施できる。
そのような電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア
型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カー
ナビゲーション、パーソナルコンピュータ、携帯電話または電子書籍など）が上げられる
。それらの一例を図１２に示す。
図１１（Ａ）は携帯電話であり、本体９００１、音声出力部９００２、音声入力部９０
０３、表示装置９００４、操作スイッチ９００５、アンテナ９００６から構成されている
。本願発明は音声出力部９００２、音声入力部９００３、及び表示領域およびその周辺に
駆動回路を備えたアクティブマトリクス型の表示装置９００４に適用することができる。
図１１（Ｂ）はビデオカメラであり、本体９１０１、表示装置９１０２、音声入力部９
１０３、操作スイッチ９１０４、バッテリー９１０５、受像部９１０６から成っている。
本願発明は音声入力部９１０３、及び表示領域およびその周辺に駆動回路を備えたアクテ
ィブマトリクス型の表示装置９１０２、受像部９１０６に適用することができる。
図１１（Ｃ）はモバイルコンピュータであり、本体９２０１、カメラ部９２０２、受像
部９２０３、操作スイッチ９２０４、表示装置９２０５で構成されている。本願発明は受
像部９２０３、及び表示領域およびその周辺に駆動回路を備えたアクティブマトリクス型
の表示装置９２０５に適用することができる。
図１１（Ｄ）はゴーグル型ディスプレイであり、本体９３０１、表示装置９３０２、ア
ーム部９３０３で構成される。本願発明は表示領域およびその周辺に駆動回路を備えたア
クティブマトリクス型の表示装置９３０２に適用することができる。また、表示されてい
ないが、その他の信号制御用回路に使用することもできる。
図１１（Ｅ）はリア型プロジェクターであり、本体９４０１、光源９４０２、表示装置
９４０３、偏光ビームスプリッタ９４０４、リフレクター９４０５、９４０６、スクリー
ン９４０７で構成される。本発明は表示領域およびその周辺に駆動回路を備えたアクティ
ブマトリクス型の表示装置９４０３に適用することができる。
図１１（Ｆ）は携帯書籍であり、本体９５０１、表示装置９５０２、９５０３、記憶媒
体９５０４、操作スイッチ９５０５、アンテナ９５０６から構成されており、ミニディス
ク（ＭＤ）やデジタルビデオディスク（ＤＶＤ）に記憶されたデータや、アンテナで受信
したデータを表示するものである。表示装置９５０２、９５０３は表示領域およびその周
辺に駆動回路を備えたアクティブマトリクス型の直視型表示装置であり、本発明はこの適
用することができる。
また、ここでは図示しなかったが、本発明はその他にも、カーナビゲーションシステム
やイメージセンサパーソナルコンピュータの表示部に適用することも可能である。このよ
うに、本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可
能である。また、本実施例の電子機器は実施例１〜７のどのような組み合わせから成る構
成を用いても実現することができる。
１０１ 基板
１０２〜１０４ ゲート電極
１０５ 容量配線
１０６ ゲート絶縁膜
１０７ 結晶質シリコン膜
１０８ マスク絶縁膜
１１９〜１２１ チャネル保護膜
１３９〜１４１ ソース電極
１４２〜１４３ ドレイン電極
１３７ 保護絶縁膜
１３８ 層間絶縁膜
１４４ パッシベーション膜
１４５ 第２の層間絶縁膜
１４６ 画素電極

Claims (2)

  1. 表示領域と、駆動回路領域とを有し、
    前記表示領域は、
    基板上の、第１のゲート電極と、
    前記基板上の、第２のゲート電極と、
    前記第１のゲート電極上の、ゲート絶縁膜と、
    前記第２のゲート電極上の、前記ゲート絶縁膜と、
    前記ゲート絶縁膜上の、半導体膜と、
    前記半導体膜上の、第１の絶縁膜と、
    前記第１の絶縁膜上の、配線と、
    前記配線上の、第２の絶縁膜と、
    前記第２の絶縁膜上の、第１の電極と、
    前記第１の電極上の、第３の絶縁膜と、
    前記第３の絶縁膜上の、第２の電極と、を有し、
    前記第２の電極は、画素電極として機能する領域を有し、
    前記半導体膜は、第１の不純物領域と、第１のチャネル形成領域と、第２の不純物領域と、第２のチャネル形成領域と、第３の不純物領域とを有し、
    前記半導体膜は、前記第１のチャネル形成領域と、前記第２のチャネル形成領域との間に曲がった領域を有し、
    前記第１のチャネル形成領域は、前記第１のゲート電極と重なる領域を有し、
    前記第２のチャネル形成領域は、前記第２のゲート電極と重なる領域を有し、
    前記第１のゲート電極は、ゲート配線の一部であり、
    前記第２のゲート電極は、前記ゲート配線の一部であり、
    前記第１の絶縁膜は、第１の開口を有し、
    前記第２の絶縁膜は、第２の開口を有し、
    前記第３の絶縁膜は、第３の開口を有し、
    前記第１の電極は、第４の開口を有し、
    前記第１の不純物領域は、前記第１の開口を介して、前記配線と電気的に接続され、
    前記第４の開口は、前記第３の開口と重なる領域を有し、
    前記第３の開口は、前記第２の開口と重なる領域を有し、
    前記第２の電極は、前記第２の開口、前記第３の開口、及び前記第４の開口を介して、前記配線と電気的に接続され、
    前記第２の電極は、前記第１の開口と重ならない領域で、前記配線と接する第１の領域を有し、
    前記第１の領域は、前記第１のゲート電極と重ならず、
    前記第１の領域は、前記第２のゲート電極と重ならず、
    前記第２の電極は、前記第３の絶縁膜を介して、前記第１の電極と重なる領域で、容量素子の電極として機能し、
    前記第３の絶縁膜は、前記第１の電極を形成する材料の酸化物、又は窒化シリコン膜を有することを特徴とする液晶表示装置。
  2. 請求項１において、
    前記第２の絶縁膜は、有機材料を有することを特徴とする液晶表示装置。
JP2015228370A 1999-04-06 2015-11-24 液晶表示装置 Withdrawn JP2016040628A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015228370A JP2016040628A (ja) 1999-04-06 2015-11-24 液晶表示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP9948199 1999-04-06
JP1999099481 1999-04-06
JP17612099 1999-06-22
JP1999176120 1999-06-22
JP2015228370A JP2016040628A (ja) 1999-04-06 2015-11-24 液晶表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014146071A Division JP2014240964A (ja) 1999-04-06 2014-07-16 液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017113301A Division JP6495973B2 (ja) 1999-04-06 2017-06-08 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2016040628A true JP2016040628A (ja) 2016-03-24

Family

ID=26440615

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2010226258A Expired - Lifetime JP5337780B2 (ja) 1999-04-06 2010-10-06 半導体装置
JP2013062261A Withdrawn JP2013174885A (ja) 1999-04-06 2013-03-25 液晶表示装置
JP2014004337A Expired - Fee Related JP5668155B2 (ja) 1999-04-06 2014-01-14 半導体装置
JP2014146071A Withdrawn JP2014240964A (ja) 1999-04-06 2014-07-16 液晶表示装置
JP2015228370A Withdrawn JP2016040628A (ja) 1999-04-06 2015-11-24 液晶表示装置
JP2017113301A Expired - Lifetime JP6495973B2 (ja) 1999-04-06 2017-06-08 液晶表示装置
JP2018174895A Withdrawn JP2018205775A (ja) 1999-04-06 2018-09-19 液晶表示装置

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2010226258A Expired - Lifetime JP5337780B2 (ja) 1999-04-06 2010-10-06 半導体装置
JP2013062261A Withdrawn JP2013174885A (ja) 1999-04-06 2013-03-25 液晶表示装置
JP2014004337A Expired - Fee Related JP5668155B2 (ja) 1999-04-06 2014-01-14 半導体装置
JP2014146071A Withdrawn JP2014240964A (ja) 1999-04-06 2014-07-16 液晶表示装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2017113301A Expired - Lifetime JP6495973B2 (ja) 1999-04-06 2017-06-08 液晶表示装置
JP2018174895A Withdrawn JP2018205775A (ja) 1999-04-06 2018-09-19 液晶表示装置

Country Status (2)

Country Link
US (6) US6346730B1 (ja)
JP (7) JP5337780B2 (ja)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
EP1006589B1 (en) 1998-12-03 2012-04-11 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
DE20006642U1 (de) 2000-04-11 2000-08-17 Agilent Technologies Inc Optische Vorrichtung
US7525165B2 (en) 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6613620B2 (en) 2000-07-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2002057339A (ja) * 2000-08-10 2002-02-22 Sony Corp 薄膜半導体装置
US7430025B2 (en) * 2000-08-23 2008-09-30 Semiconductor Energy Laboratory Co., Ltd. Portable electronic device
US6562671B2 (en) 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
JP2002200936A (ja) 2000-11-06 2002-07-16 Semiconductor Energy Lab Co Ltd 表示装置及び車両
TW586141B (en) * 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
SG179310A1 (en) 2001-02-28 2012-04-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
TW575777B (en) * 2001-03-30 2004-02-11 Sanyo Electric Co Active matrix type display device
JP2002319679A (ja) * 2001-04-20 2002-10-31 Semiconductor Energy Lab Co Ltd 半導体装置
JP5025057B2 (ja) * 2001-05-10 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100685947B1 (ko) * 2001-09-08 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
US7232714B2 (en) * 2001-11-30 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100421914B1 (ko) * 2001-12-28 2004-03-11 엘지.필립스 엘시디 주식회사 액정표시장치 제조 방법
GB0219771D0 (en) * 2002-08-24 2002-10-02 Koninkl Philips Electronics Nv Manufacture of electronic devices comprising thin-film circuit elements
TW564564B (en) * 2002-10-03 2003-12-01 Au Optronics Corp Pixel structure and fabricating method thereof
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
KR100911470B1 (ko) 2003-01-30 2009-08-11 삼성전자주식회사 액정표시장치
US20040227197A1 (en) * 2003-02-28 2004-11-18 Shinji Maekawa Composition of carbon nitride, thin film transistor with the composition of carbon nitride, display device with the thin film transistor, and manufacturing method thereof
US20040214417A1 (en) * 2003-03-11 2004-10-28 Paul Rich Methods of forming tungsten or tungsten containing films
JP2004318086A (ja) * 2003-03-31 2004-11-11 Fujitsu Display Technologies Corp 薄膜トランジスタ基板およびそのリペア方法
KR101111470B1 (ko) * 2003-11-14 2012-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조 방법
JP4459655B2 (ja) * 2004-02-27 2010-04-28 セイコーインスツル株式会社 半導体集積回路装置
JP4729881B2 (ja) * 2004-08-04 2011-07-20 ソニー株式会社 薄膜半導体装置の製造方法および薄膜半導体装置
US7416928B2 (en) * 2004-09-08 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
TWI429327B (zh) 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
TWI424408B (zh) * 2005-08-12 2014-01-21 Semiconductor Energy Lab 半導體裝置，和安裝有該半導體裝置的顯示裝置和電子裝置
KR101393632B1 (ko) * 2007-05-02 2014-05-12 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 이를 이용한 표시 장치 및 표시장치 제조 방법
JP2008300557A (ja) * 2007-05-30 2008-12-11 Mitsubishi Electric Corp 半導体装置
JP2009016368A (ja) * 2007-06-29 2009-01-22 Ricoh Co Ltd メモリーデバイス
TWI393216B (zh) * 2007-11-01 2013-04-11 Ind Tech Res Inst 電阻式記憶體以及其製造方法
US8591650B2 (en) * 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
US8187956B2 (en) * 2007-12-03 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film
JP5217558B2 (ja) * 2008-03-27 2013-06-19 三菱電機株式会社 薄膜トランジスタ基板
KR20100009869A (ko) * 2008-07-21 2010-01-29 삼성전자주식회사 씨모스 트랜지스터 및 그 제조 방법
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US8054147B2 (en) * 2009-04-01 2011-11-08 General Electric Company High voltage switch and method of making
US8179490B2 (en) 2009-06-12 2012-05-15 Au Optronics Corporation Pixel designs of improving the aperture ratio in an LCD
US8471973B2 (en) * 2009-06-12 2013-06-25 Au Optronics Corporation Pixel designs of improving the aperture ratio in an LCD
JP5323604B2 (ja) * 2009-07-30 2013-10-23 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP5458102B2 (ja) * 2009-09-04 2014-04-02 株式会社東芝 薄膜トランジスタの製造方法
WO2011048925A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2503591A1 (en) * 2009-11-19 2012-09-26 Sharp Kabushiki Kaisha Method for manufacturing semiconductor device, semiconductor device, and display device
US8759917B2 (en) * 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
KR101074813B1 (ko) * 2010-01-07 2011-10-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
US8343858B2 (en) * 2010-03-02 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
KR101783352B1 (ko) * 2010-06-17 2017-10-10 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조 방법
JP5912467B2 (ja) * 2010-12-10 2016-04-27 株式会社半導体エネルギー研究所 光電変換回路及び表示装置
US9799773B2 (en) 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US8994019B2 (en) * 2011-08-05 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI497689B (zh) * 2011-12-02 2015-08-21 Ind Tech Res Inst 半導體元件及其製造方法
US8744668B2 (en) 2012-05-09 2014-06-03 Bosch Automotive Service Solutions Llc Automotive diagnostic server
JP5779161B2 (ja) * 2012-09-26 2015-09-16 株式会社東芝 薄膜トランジスタおよび表示装置
US10032924B2 (en) * 2014-03-31 2018-07-24 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability
CN105185742B (zh) * 2015-09-22 2018-02-16 武汉华星光电技术有限公司 一种阵列基板的制作方法及阵列基板
EP3371429B1 (en) 2015-11-04 2019-08-28 Volvo Truck Corporation Method of operating an internal combustion engine
TWI713004B (zh) * 2016-09-16 2020-12-11 日商半導體能源研究所股份有限公司 顯示裝置、顯示模組及電子裝置
US10504939B2 (en) 2017-02-21 2019-12-10 The Hong Kong University Of Science And Technology Integration of silicon thin-film transistors and metal-oxide thin film transistors
CN108198819B (zh) * 2017-12-21 2020-06-30 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
JP7408926B2 (ja) * 2019-06-05 2024-01-09 セイコーエプソン株式会社 電気光学装置および電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09179130A (ja) * 1995-12-21 1997-07-11 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2690067B2 (ja) * 1991-06-14 1997-12-10 シャープ株式会社 アクティブマトリクス基板
JPH10209467A (ja) * 1997-01-24 1998-08-07 Sony Corp 薄膜半導体装置
JPH1154761A (ja) * 1997-08-01 1999-02-26 Semiconductor Energy Lab Co Ltd 半導体集積回路およびその作製方法

Family Cites Families (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5720778A (en) * 1980-07-11 1982-02-03 Matsushita Electric Ind Co Ltd Image display unit
JPS582871A (ja) * 1981-06-29 1983-01-08 株式会社東芝 液晶表示装置
JPS60186053A (ja) 1984-03-06 1985-09-21 Seiko Epson Corp 薄膜相補型ｍｏｓ回路
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JP2873632B2 (ja) * 1991-03-15 1999-03-24 株式会社半導体エネルギー研究所 半導体装置
JP2650543B2 (ja) * 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
JP2564725B2 (ja) 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP3030368B2 (ja) * 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW299897U (en) * 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH07162009A (ja) * 1993-12-08 1995-06-23 Casio Comput Co Ltd 薄膜トランジスタ
JP3109967B2 (ja) * 1993-12-28 2000-11-20 キヤノン株式会社 アクティブマトリクス基板の製造方法
JP3741741B2 (ja) 1994-02-08 2006-02-01 株式会社半導体エネルギー研究所 相補型集積回路の作製方法
JP3946690B2 (ja) 1994-02-08 2007-07-18 株式会社半導体エネルギー研究所 インバータ回路の作製方法
US5616935A (en) * 1994-02-08 1997-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit having N-channel and P-channel transistors
KR100321541B1 (ko) * 1994-03-09 2002-06-20 야마자끼 순페이 능동 매트릭스 디스플레이 장치의 작동 방법
JPH07294961A (ja) * 1994-04-22 1995-11-10 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置の駆動回路および設計方法
US6433361B1 (en) * 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3312083B2 (ja) * 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
JPH0851213A (ja) * 1994-08-05 1996-02-20 Casio Comput Co Ltd 薄膜トランジスタパネル及びその製造方法
US6011607A (en) * 1995-02-15 2000-01-04 Semiconductor Energy Laboratory Co., Active matrix display with sealing material
US5726720A (en) * 1995-03-06 1998-03-10 Canon Kabushiki Kaisha Liquid crystal display apparatus in which an insulating layer between the source and substrate is thicker than the insulating layer between the drain and substrate
JP3292657B2 (ja) * 1995-04-10 2002-06-17 キヤノン株式会社 薄膜トランジスタ及びそれを用いた液晶表示装置の製造法
JP3514000B2 (ja) * 1995-08-28 2004-03-31 カシオ計算機株式会社 表示駆動装置
JP3143591B2 (ja) * 1995-09-14 2001-03-07 キヤノン株式会社 表示装置
US5739065A (en) * 1995-10-13 1998-04-14 United Microelectronics Corp. Method of fabricating a highly sensitive photo sensor
JPH09153624A (ja) * 1995-11-30 1997-06-10 Sony Corp 半導体装置
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
JPH09289167A (ja) * 1996-02-23 1997-11-04 Semiconductor Energy Lab Co Ltd 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JP3393571B2 (ja) * 1996-03-28 2003-04-07 シャープ株式会社 半導体装置およびその製造方法
JP3593212B2 (ja) * 1996-04-27 2004-11-24 株式会社半導体エネルギー研究所 表示装置
JPH1012892A (ja) * 1996-06-20 1998-01-16 Sony Corp 半導体薄膜の加工方法
JP3520401B2 (ja) * 1996-09-17 2004-04-19 セイコーエプソン株式会社 液晶パネル用基板およびそれを用いた液晶パネル並びに投射型表示装置
JP3728755B2 (ja) * 1996-10-22 2005-12-21 セイコーエプソン株式会社 アクティブマトリックス型液晶パネル
JPH10150110A (ja) * 1996-11-15 1998-06-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP3710900B2 (ja) * 1996-11-29 2005-10-26 三洋電機株式会社 半導体装置
US5879980A (en) * 1997-03-24 1999-03-09 Advanced Micro Devices, Inc. Method of making static random access memory cell having a trench field plate for increased capacitance
JPH1152429A (ja) * 1997-06-05 1999-02-26 Seiko Epson Corp 液晶パネル用基板、液晶パネル及びそれを用いた電子機器
JP3942699B2 (ja) 1997-08-29 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6197624B1 (en) 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JPH11111998A (ja) 1997-10-06 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6261881B1 (en) * 1998-08-21 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same
US7022556B1 (en) * 1998-11-11 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Exposure device, exposure method and method of manufacturing semiconductor device
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US6420988B1 (en) * 1998-12-03 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Digital analog converter and electronic device using the same
EP1006589B1 (en) * 1998-12-03 2012-04-11 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
US6545359B1 (en) * 1998-12-18 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
US6469317B1 (en) * 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6524895B2 (en) * 1998-12-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6380007B1 (en) * 1998-12-28 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US6777716B1 (en) * 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
JP4372943B2 (ja) * 1999-02-23 2009-11-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6531713B1 (en) * 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
US6399988B1 (en) * 1999-03-26 2002-06-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having lightly doped regions
JP4651773B2 (ja) * 1999-04-06 2011-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
TW518650B (en) * 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
US6362507B1 (en) * 1999-04-20 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US6534826B2 (en) * 1999-04-30 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6461899B1 (en) * 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
US6563482B1 (en) * 1999-07-21 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Display device
US6410368B1 (en) * 1999-10-26 2002-06-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with TFT
US6587086B1 (en) * 1999-10-26 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP2001250956A (ja) * 2000-03-08 2001-09-14 Semiconductor Energy Lab Co Ltd 半導体装置
TW484238B (en) * 2000-03-27 2002-04-21 Semiconductor Energy Lab Light emitting device and a method of manufacturing the same
US6580475B2 (en) * 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4588167B2 (ja) * 2000-05-12 2010-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6613620B2 (en) * 2000-07-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6703265B2 (en) * 2000-08-02 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6562671B2 (en) * 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
TW586141B (en) * 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
SG103846A1 (en) * 2001-02-28 2004-05-26 Semiconductor Energy Lab A method of manufacturing a semiconductor device
JP4718700B2 (ja) * 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW575777B (en) * 2001-03-30 2004-02-11 Sanyo Electric Co Active matrix type display device
JP5025057B2 (ja) * 2001-05-10 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6897477B2 (en) * 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
KR100756251B1 (ko) * 2001-08-27 2007-09-06 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR100418573B1 (ko) * 2001-09-14 2004-02-11 주식회사 하이닉스반도체 반도체소자의 제조 방법
KR100480601B1 (ko) * 2002-06-21 2005-04-06 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
KR100524935B1 (ko) * 2002-11-04 2005-10-31 삼성전자주식회사 반도체 메모리 소자의 제조방법
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
JP4030885B2 (ja) * 2003-01-27 2008-01-09 シャープ株式会社 薄膜トランジスタ基板の製造方法
KR100539272B1 (ko) * 2003-02-24 2005-12-27 삼성전자주식회사 반도체 장치 및 그 제조방법
TWI336921B (en) * 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US20050026452A1 (en) * 2003-07-31 2005-02-03 Won-Jun Lee Etching method for manufacturing semiconductor device
KR100555514B1 (ko) * 2003-08-22 2006-03-03 삼성전자주식회사 저 저항 텅스텐 배선을 갖는 반도체 메모리 소자 및 그제조방법
KR101127889B1 (ko) * 2004-02-17 2012-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 표시장치 및 그것들의 제조 방법
US7271055B2 (en) * 2004-08-19 2007-09-18 Samsung Electronics Co., Ltd. Methods of forming low leakage currents metal-insulator-metal (MIM) capacitors and related MIM capacitors
US7470604B2 (en) * 2004-10-08 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP4675680B2 (ja) * 2005-05-30 2011-04-27 シャープ株式会社 薄膜トランジスタ基板の製造方法
KR100659391B1 (ko) * 2005-08-20 2006-12-19 삼성전자주식회사 공중합체, 버퍼막용 고분자 수지 조성물, 이를 이용한 패턴형성 방법 및 이를 이용한 커패시터 제조 방법
KR100714900B1 (ko) * 2006-06-09 2007-05-04 삼성전자주식회사 매몰 게이트 전극을 갖는 반도체 소자 및 그 제조방법
KR100716641B1 (ko) * 2006-06-29 2007-05-09 주식회사 하이닉스반도체 비정질카본층을 이용한 실린더형 캐패시터 제조 방법
KR20080062538A (ko) * 2006-12-29 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100881728B1 (ko) * 2007-05-04 2009-02-06 주식회사 하이닉스반도체 루테늄전극을 구비한 반도체소자 및 그 제조 방법
KR100865726B1 (ko) * 2007-07-02 2008-10-29 주식회사 하이닉스반도체 필라형 스토리지전극을 구비한 캐패시터 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2690067B2 (ja) * 1991-06-14 1997-12-10 シャープ株式会社 アクティブマトリクス基板
JPH09179130A (ja) * 1995-12-21 1997-07-11 Semiconductor Energy Lab Co Ltd 液晶表示装置
JPH10209467A (ja) * 1997-01-24 1998-08-07 Sony Corp 薄膜半導体装置
JPH1154761A (ja) * 1997-08-01 1999-02-26 Semiconductor Energy Lab Co Ltd 半導体集積回路およびその作製方法

Also Published As

Publication number Publication date
US20070138475A1 (en) 2007-06-21
US20100090223A1 (en) 2010-04-15
US20020058364A1 (en) 2002-05-16
JP2017191327A (ja) 2017-10-19
US20040147065A1 (en) 2004-07-29
JP2011014930A (ja) 2011-01-20
US20110254068A1 (en) 2011-10-20
US7977750B2 (en) 2011-07-12
US7176068B2 (en) 2007-02-13
JP2014116618A (ja) 2014-06-26
JP2018205775A (ja) 2018-12-27
JP2013174885A (ja) 2013-09-05
JP6495973B2 (ja) 2019-04-03
US6709902B2 (en) 2004-03-23
US8541844B2 (en) 2013-09-24
US6346730B1 (en) 2002-02-12
US7638846B2 (en) 2009-12-29
JP2014240964A (ja) 2014-12-25
JP5668155B2 (ja) 2015-02-12
JP5337780B2 (ja) 2013-11-06

Similar Documents

Publication Publication Date Title
JP5668155B2 (ja) 半導体装置
US9786787B2 (en) Semiconductor device and fabrication method thereof
JP4798824B2 (ja) 半導体装置およびその作製方法
JP4712208B2 (ja) 半導体装置の作製方法
JP5298110B2 (ja) 半導体装置の作製方法、及び半導体装置
US6808968B2 (en) Method of manufacturing a semiconductor device
JP4651773B2 (ja) 半導体装置の作製方法
JP2003229578A (ja) 半導体装置、表示装置およびその作製方法
JP4850763B2 (ja) 半導体装置の作製方法
JP4656685B2 (ja) 半導体装置
JP4080168B2 (ja) 半導体装置の作製方法
JP3998888B2 (ja) 薄膜トランジスタの作製方法
JP5057605B2 (ja) 半導体装置の作製方法
JP4700159B2 (ja) 半導体装置の作製方法
JP4127467B2 (ja) 半導体装置の作製方法
JP4993802B2 (ja) 半導体装置
JP2000349025A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170608

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20170620