KR101127889B1 - 박막 트랜지스터, 표시장치 및 그것들의 제조 방법 - Google Patents

박막 트랜지스터, 표시장치 및 그것들의 제조 방법 Download PDF

Info

Publication number
KR101127889B1
KR101127889B1 KR1020067018745A KR20067018745A KR101127889B1 KR 101127889 B1 KR101127889 B1 KR 101127889B1 KR 1020067018745 A KR1020067018745 A KR 1020067018745A KR 20067018745 A KR20067018745 A KR 20067018745A KR 101127889 B1 KR101127889 B1 KR 101127889B1
Authority
KR
South Korea
Prior art keywords
region
layer
electrode layer
composition
forming
Prior art date
Application number
KR1020067018745A
Other languages
English (en)
Other versions
KR20070007098A (ko
Inventor
겐 후지이
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070007098A publication Critical patent/KR20070007098A/ko
Application granted granted Critical
Publication of KR101127889B1 publication Critical patent/KR101127889B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 제조 공정을 간략화해서 제조할 수 있는 표시장치 및 그 제조 방법을 제공하는 것을 목적으로 한다. 또한, 본 발명은 배선 등의 패턴을 원하는 형상으로 제어성 좋게 형성할 수 있는 기술을 제공하는 것도 목적으로 한다. 본 발명에 따라, 표시장치를 구성하는 패턴의 형성방법은, 제1의 영역 및 제2의 영역을 형성하는 단계를 포함하고, 상기 제2의 영역과 상기 제1의 영역을 걸치는 영역에 패턴형성재료를 포함하는 조성물을 토출하는 단계, 상기 제1의 영역에 토출한 상기 조성물의 일부를 유동시키는 단계를 포함한다.
표시, 배선, 패턴, 토출, 유동

Description

박막 트랜지스터, 표시장치 및 그것들의 제조 방법{THIN FILM TRANSISTOR AND DISPLAY DEVICE, AND METHOD FOR MANUFACTURING THEREOF}
본 발명은 패턴형성방법, 박막 트랜지스터 및 그 제조 방법, 표시장치 및 그 제조 방법, 상기 박막 트랜지스터와 표시장치를 사용한 텔레비전 장치에 관한 것이다.
박막 트랜지스터(이하, 「TFT」라고 한다) 및 그것을 사용한 전자회로는, 반도체, 절연체 또는 도전체 등의 각종 박막을 기판 위에 적층하고, 적절히 포토리소그래피 기술에 의해 소정의 패턴을 형성하여 제조되고 있다. 포토리소그래피 기술은, 포토마스크라 불리는 투명한 평면 위에 빛을 투과하지 않는 재료로 형성한 회로 등의 패턴을, 빛을 이용하여 기판 위에 전사하는 기술로, 반도체집적회로 등의 제조 공정에 널리 이용되고 있다.
종래의 포토리소그래피 기술을 이용한 제조 공정에서는, 포토레지스트라 불리는 감광성 유기수지재료를 사용해서 형성하는 마스크 패턴을 처리하는 데에, 노광, 현상, 소성, 박리 등의 다단계 공정이 필요하다. 따라서, 포토리소그래피 공정의 회수가 증가하는 만큼, 제조 코스트가 필연적으로 증가한다. 이러한 문제점을 해결하기 위해서, 포토리소그래피 공정을 삭감하는 방법으로 TFT를 제조하는 것이 시도되었다(미심사 일본 특개 No. 11-251259).
그러나, 상기 미심사 일본 특개 No. 11-251259에 기재된 기술은, TFT의 제조 공정에서 복수 회 행해지는 포토리소그래피 공정의 일부를 인쇄법으로 대체한 것일 뿐이므로, 현저히 공정 수의 삭감에 기여한 것은 아니다. 포토리소그래피 공정에서 마스크 패턴을 전사하기 위해 사용하는 포토리소그래피 장치는, 등배 투영 노광 혹은 축소 투영 노광에 의해, 1 마이크론 이하의 패턴을 전사하는 장치다. 원리적으로, 한 변이 1미터 이상인 대면적 기판을 포토리소그래피 장치에 의해 일괄적으로 노광하는 것은 기술적으로 곤란하다.
본 발명은 TFT, TFT를 사용하는 표시장치, TFT를 사용하는 전자회로의 제조 공정에 있어서 포토리소그래피 공정의 회수를 삭감하고, 제조 공정을 간략화하고, 한 변이 1미터 이상인 대면적의 기판을 사용하더라도, 낮은 비용으로 수율 좋게 제조할 수 있는 기술을 제공하는 것을 목적으로 한다.
본 발명은, 이들 표시장치를 구성하는 배선 등의 패턴을, 원하는 형상으로 제어성 있게 형성할 수 있는 기술을 제공하는 것을 또 다른 목적으로 한다.
본 발명의 표시장치에는, 일렉트로루미네선스(이하 「EL」이라고도 한다)라 불리는 발광을 발현하는 유기물, 혹은 유기물과 무기물의 혼합물을 포함하는 매체를, 전극 사이에 개재시킨 발광소자와 TFT가 접속된 발광표시장치나, 액정재료를 가지는 액정소자를 표시소자로 사용하는 액정표시장치 등이 있다.
패턴형성방법은, 제1의 영역 및 제2의 영역을 형성하는 단계와, 상기 제2의 영역과 상기 제1의 영역을 걸치는 영역에 제 1 패턴형성재료를 포함하는 제 1 조성물을 토출하는 단계와, 상기 제1의 영역에 토출한 상기 제 1 조성물의 일부를, 상기 제2의 영역으로 유동시켜서 상기 제1의 영역에 제 1 도전층을 형성하는 단계와, 상기 제 2의 영역의 상기 제 1 조성물 위에 제 2 패턴형성재료를 포함하는 제 2 조성물을 토출하여 상기 제 1 도전층보다 폭이 넓은 제 2 도전층을 형성하는 단계를 포함하는 패턴형성방법으로서, 상기 제 1 조성물에 대한 습윤성은, 상기 제1의 영역보다 상기 제2의 영역이 높은 것을 특징으로 한다.
패턴형성방법은, 기판 위에 선택적으로 마스크를 형성하는 단계와, 상기 마스크를 사용해서 제1의 영역을 형성하는 단계와, 상기 마스크를 제거하여, 제2의 영역을 형성하는 단계와, 상기 제2의 영역과 상기 제1의 영역을 걸치는 영역에 제 1 패턴형성재료를 포함하는 제 1 조성물을 토출하는 단계와, 상기 제1의 영역에 토출한 상기 제 1 조성물의 일부를, 상기 제2의 영역으로 유동시켜서 상기 제1의 영역에 제 1 도전층을 형성하는 단계와, 상기 제 2의 영역의 상기 제 1 조성물 위에 제 2 패턴형성재료를 포함하는 제 2 조성물을 토출하여 상기 제 1 도전층보다 폭이 넓은 제 2 도전층을 형성하는 단계를 포함하는 패턴형성방법으로서, 상기 제 1 조성물에 대한 습윤성은, 상기 제1의 영역보다 상기 제2의 영역이 높은 것을 특징으로 한다.
패턴형성방법은, 피형성 영역에 선택적으로 광촉매 물질을 형성하는 과정과, 상기 피형성 영역 및 상기 광촉매 물질 위에 제1의 영역을 형성하는 과정과, 상기 광촉매 물질에 빛을 조사하여 제2의 영역을 형성하는 과정과, 상기 제2의 영역과 상기 제1의 영역을 걸치는 영역에 패턴형성재료를 포함하는 조성물을 토출하는 과정과, 상기 제1의 영역에 토출한 상기 조성물의 일부를 상기 제2의 영역으로 유동시키는 과정을 포함하고, 상기 조성물에 대한 습윤성은, 상기 제1의 영역보다 상기 제2의 영역이 높은 것을 특징으로 한다.
패턴형성방법은, 피형성 영역에 제1의 영역을 형성하는 과정과, 상기 제1의 영역에 선택적으로 빛을 조사하여 제2의 영역을 형성하는 과정과, 상기 제2의 영역과 상기 제1의 영역을 걸치는 영역에 패턴형성재료를 포함하는 조성물을 토출하는 과정과, 상기 제1의 영역에 토출한 상기 조성물의 일부를, 상기 제2의 영역으로 유동시키는 과정으로 포함하고, 상기 조성물에 대한 습윤성은, 상기 제1의 영역보다 상기 제2의 영역이 높은 것을 특징으로 한다.
박막 트랜지스터의 제조 방법은, 제1의 영역 및 제2의 영역을 형성하는 단계와, 상기 제2의 영역과 상기 제1의 영역을 걸치는 영역에 도전성 재료를 포함하는 제 1 조성물을 토출하는 단계와, 상기 제1의 영역에 토출한 상기 제 1 조성물의 일부를, 상기 제2의 영역으로 유동시켜, 전극층을 형성하는 단계와, 상기 제 2의 영역의 상기 제 1 조성물 위에 제 2 패턴형성재료를 포함하는 제 2 조성물을 토출하여 상기 전극층보다 폭이 넓은 도전층을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법으로서, 상기 제 1 조성물에 대한 습윤성은, 상기 제1의 영역보다 상기 제2의 영역이 높은 것을 특징으로 한다.
박막 트랜지스터의 제조 방법은, 제1의 영역 및 제2의 영역을 형성하는 과정과, 상기 제2의 영역으로부터 상기 제1 영역에 걸쳐 도전성 재료를 포함하는 조성물을 토출하는 과정과, 상기 제1의 영역에 토출한 상기 조성물의 일부를 상기 제2의 영역으로 유동시켜 전극층을 형성하는 과정과, 상기 전극층에 접하게 상기 제2의 영역에 도전성 재료를 토출하여 배선층을 형성하는 과정을 포함하고, 상기 조성물에 대한 습윤성은, 상기 제1의 영역보다 상기 제2의 영역이 높은 것을 특징으로 한다.
박막 트랜지스터의 제조 방법은, 피형성 영역에 선택적으로 광촉매 물질을 형성하는 과정과, 상기 피형성 영역 및 상기 광촉매 물질 위에 제1의 영역을 형성하는 과정과, 상기 광촉매 물질에 빛을 조사하여 제2의 영역을 형성하는 과정과, 상기 제2의 영역과 상기 제1의 영역을 걸치는 영역에 도전성 재료를 포함하는 조성물을 토출하는 과정과, 상기 제1의 영역에 토출한 상기 조성물의 일부를 상기 제2의 영역으로 유동시켜 전극층을 형성하는 과정을 포함하고, 상기 조성물에 대한 습윤성은, 상기 제1의 영역보다 상기 제2의 영역이 높은 것을 특징으로 한다.
박막 트랜지스터의 제조 방법은, 기판 위에 제1의 영역 및 제2의 영역을 형성하는 단계와, 상기 제1의 영역과 상기 제2의 영역을 걸치는 영역에 마스크 형성 재료를 포함하는 제 1 조성물을 토출하는 단계와, 상기 제1의 영역에 토출한 상기 마스크 형성 재료를 포함하는 제 1 조성물의 일부를, 상기 제2의 영역으로 유동시켜, 마스크를 형성하는 단계와, 상기 마스크를 사용해서 상기 제1의 영역의 일부를 변경하여, 제3의 영역을 형성하는 단계와, 상기 마스크를 제거하여 제4의 영역을 형성하는 단계와, 상기 제3의 영역과 상기 제4의 영역을 걸치는 영역에 도전성 재료를 포함하는 제 2 조성물을 토출하는 단계와, 상기 제4의 영역의 제 2 조성물을 상기 제3의 영역으로 유동시켜, 제1의 전극층 및 제2의 전극층을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법으로서, 상기 마스크 형성 재료를 포함하는 제 1 조성물에 대한 습윤성은, 상기 제1의 영역보다 상기 제2의 영역이 높고, 상기 도전성 재료에 대한 습윤성은, 상기 제4의 영역보다 상기 제3의 영역이 높은 것을 특징으로 한다.
상기 구성에 있어서, 상기 전극층은 게이트 전극층으로 형성하고, 상기 배선층은 게이트 배선층으로 형성하여, 표시장치를 제조할 수 있다. 또한, 상기 구성에 있어서, 상기 제1의 전극층 및 제2의 전극층은 소스 전극층 또는 드레인 전극층으로 형성하여, 표시장치를 제조할 수 있다.
박막 트랜지스터는, 제1의 영역 및 제2의 영역을 가지는 절연 표면 위에 설치된 배선층과, 상기 배선층에 접하는 전극층을 가지고, 상기 배선층은 상기 제2의 영역에 설치되고, 상기 전극층은 상기 제1의 영역에 설치되고, 상기 전극층 및 상기 배선층에 대한 습윤성은, 상기 제1의 영역보다 상기 제2의 영역이 높은 것을 특징으로 한다.
박막 트랜지스터는, 제1의 영역 및 제2의 영역을 가지는 절연 표면 위에 설치된 배선층과, 상기 배선층에 접하는 전극층을 가지고, 상기 배선층은 상기 제2의 영역에 설치되고, 상기 전극층은 상기 제1의 영역에 설치되고, 상기 전극층 및 상기 배선층에 대한 습윤성은, 상기 제1의 영역보다 상기 제2의 영역이 높고, 상기 전극층은, 상기 배선층보다 폭이 좁고 미세하게는 것을 특징으로 한다.
표시장치는, 제1의 영역 및 제2의 영역을 가지는 절연 표면 위에 설치된 게이트 배선층과, 상기 게이트 배선층에 접하는 게이트 전극층을 포함하는 박막 트랜지스터를 가지고, 상기 게이트 배선층은 상기 제2의 영역에 설치되고, 상기 게이트 전극층은 상기 제1의 영역에 설치되고, 상기 게이트 전극층 및 상기 게이트 배선층에 대한 습윤성은, 상기 제1의 영역보다 상기 제2의 영역이 높은 것을 특징으로 한다.
표시장치는, 제1의 영역 및 제2의 영역을 가지는 절연 표면 위에 설치된 게이트 배선층과, 상기 게이트 배선층에 접하는 게이트 전극층을 포함하는 박막 트랜지스터를 가지고, 상기 게이트 배선층은 상기 제2의 영역에 설치되고, 상기 게이트 전극층은 상기 제1의 영역에 설치되고, 상기 게이트 전극층 및 상기 게이트 배선층에 대한 습윤성은, 상기 제1의 영역보다 상기 제2의 영역이 높고, 상기 게이트 전극층은, 상기 게이트 배선층보다 폭이 좁고 미세하게는 것을 특징으로 한다.
텔레비전 장치는, 제1의 영역 및 제2의 영역을 가지는 절연 표면 위에 설치된 게이트 배선층과, 상기 게이트 배선층에 접하는 게이트 전극층을 포함하는 박막 트랜지스터를 가지는 표시장치로 표시 화면이 구성되고, 상기 게이트 배선층은 상기 제2의 영역에 설치되고, 상기 게이트 전극층은 상기 제1의 영역에 설치되고, 상기 게이트 전극층 및 상기 게이트 배선층에 대한 습윤성은, 상기 제1의 영역보다 상기 제2의 영역이 높은 것을 특징으로 한다.
텔레비전 장치는, 제1의 영역 및 제2의 영역을 가지는 절연 표면 위에 설치된 게이트 배선층과, 상기 게이트 배선층에 접하는 게이트 전극층을 포함하는 박막 트랜지스터를 가지는 표시장치로 표시 화면이 구성되며, 상기 게이트 배선층은 상기 제2의 영역에 설치되고, 상기 게이트 전극층은 상기 제1의 영역에 설치되고, 상기 게이트 전극층 및 상기 게이트 배선층에 대한 습윤성은, 상기 제1의 영역보다 상기 제2의 영역이 높고, 상기 게이트 전극층은, 상기 게이트 배선층보다 폭이 좁고 미세하게는 것을 특징으로 한다.
상기 구성에 있어서, 불소를 가지는 물질인 탄화불소사슬을 가지는 물질을 형성함으로써 제1의 영역을 형성할 수 있다. 광촉매 물질로서 산화티탄을 사용할 수 있다.
본 발명에 따르면, 제어성 좋게 원하는 패턴을 형성할 수 있으며, 재료의 낭비가 저감되고, 비용이 줄어든다. 따라서, 고성능 및 고신뢰성을 지니는 표시장치를 수율 좋게 제조할 수 있다.
도 1은 본 발명을 설명하는 도면이다.
도 2는 본 발명을 설명하는 도면이다.
도 3은 본 발명의 표시장치의 제조 방법을 설명하는 도면이다.
도 4는 본 발명의 표시장치의 제조 방법을 설명하는 도면이다.
도 5는 본 발명의 표시장치의 제조 방법을 설명하는 도면이다.
도 6은 본 발명의 표시장치의 제조 방법을 설명하는 도면이다.
도 7은 본 발명의 표시장치의 제조 방법을 설명하는 도면이다.
도 8은 본 발명의 표시장치의 제조 방법을 설명하는 도면이다.
도 9는 본 발명의 표시장치의 제조 방법을 설명하는 도면이다.
도 10은 본 발명의 표시장치의 제조 방법을 설명하는 도면이다.
도 11은 본 발명의 표시장치의 제조 방법을 설명하는 도면이다.
도 12는 본 발명의 표시장치의 제조 방법을 설명하는 도면이다.
도 13은 본 발명의 표시장치의 제조 방법을 설명하는 도면이다.
도 14는 본 발명의 표시장치의 제조 방법을 설명하는 도면이다.
도 15는 본 발명의 표시장치의 제조 방법을 설명하는 도면이다.
도 16은 본 발명의 표시장치의 제조 방법을 설명하는 도면이다.
도 17은 본 발명의 표시장치의 제조 방법을 설명하는 도면이다.
도 18은 본 발명의 표시장치의 제조 방법을 설명하는 도면이다.
도 19는 본 발명의 표시장치의 단면도다.
도 20은 본 발명이 적용되는 전자기기를 도시한 도면이다.
도 21은 본 발명이 적용되는 전자기기를 도시한 도면이다.
도 22는 본 발명의 EL표시 모듈의 구성 예를 설명하는 단면도다.
도 23은 도 24에서 설명하는 표시 패널의 등가 회로도다.
도 24는 본 발명의 표시 패널을 설명하는 평면도다.
도 25는 본 발명의 표시 패널에 있어서 주사선측 구동회로를 TFT로 형성할 경우의 회로 구성을 설명하는 도면이다.
도 26은 본 발명의 표시 패널에 있어서 주사선측 구동회로를 TFT로 형성할 경우의 회로 구성을 설명하는 도면이다(시프트 레지스터 회로).
도 27은 본 발명의 표시 패널에 있어서 주사선측 구동회로를 TFT로 형성할 경우의 회로 구성을 설명하는 도면이다(버퍼 회로).
도 28은 본 발명에 적용할 수 있는 액적토출장치의 구성을 설명하는 도면이다.
도 29는 본 발명의 표시장치의 평면도다.
도 30은 본 발명의 표시장치의 평면도다.
도 31은 본 발명의 표시장치의 제조 방법을 설명하는 도면이다.
도 32는 본 발명의 EL표시 패널에 적용할 수 있는 화소의 구성을 설명하는 회로도다.
도 33은 본 발명의 표시 패널을 설명하는 평면도 및 단면도다.
도 34는 본 발명의 EL표시 모듈의 구성 예를 설명하는 단면도다.
도 35는 본 발명의 액정표시 모듈의 구성 예를 설명하는 단면도다.
도 36은 본 발명의 표시장치의 제조 방법을 설명하는 도면이다.
도 37은 본 발명의 액정표시장치의 제조 방법을 설명하는 도면이다.
도 38은 본 발명을 설명하는 도면이다.
도 39는 본 발명에 적용할 수 있는 액정적하 주입법을 설명하는 도면이다.
도 40은 본 발명에서 제조한 배선을 도시한 도면이다.
도 41은 비교예에 따라 제조한 배선을 나타내는 도면이다.
도 42는 본 발명에 따라 제조한 배선을 도시한 도면이다.
도 43은 본 발명에 따라 제조한 배선을 도시한 도면이다.
도 44는 본 발명에 따라 제조한 패턴을 도시한 도면이다.
(실시예 1)
본 발명의 실시예에 대해서, 도면을 사용해서 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 일탈하지 않는 한 그 형태 및 상세한 부분을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해된다. 따라서, 본 발명은 이하에 나타내는 실시예의 기재 내용에 한정되어 해석되지 않는다. 또한, 이하에 설명하는 본 발명의 구성에 있어서, 동일 부분 및 동일 기능을 가지는 부분에는 동일한 부호를 다른 도면 사이에서 공통으로 사용하고, 그 반복된 설명은 생략한다.
도 29a는 본 발명에 따른 표시 패널의 구성을 나타내는 평면도다. 절연 표면을 가지는 기판(2700) 위에 화소(2702)를 매트릭스형으로 배열시킨 화소부(2701), 주사선측 입력단자(2703), 신호선측 입력단자(2704)가 형성되어 있다. 화소 수는 여러 가지 규격에 따라 설치하면 되는데, XGA이면 1024×768×3(RGB), UXGA이면 1600×1200×3(RGB), 풀 스펙 하이비전에 대응하는 경우에는 1920×1080×3(RGB)으로 할 수 있다.
화소(2702)는, 주사선측 입력단자(2703)로부터 연장하는 주사선과, 신호선측 입력단자(2704)로부터 연장하는 신호선이 교차함으로써 매트릭스형으로 설치된다. 각각의 화소(2702)에는, 스위칭소자와 그것에 접속하는 화소전극이 구비되어 있다. 스위칭소자의 대표적인 일례는 박막 트랜지스터(TFT)다. TFT의 게이트 전극측이 주사선과 접속되고, 소스 혹은 드레인측이 신호선과 접속됨으로써, 각각의 화소를 외부에서 입력하는 신호에 의해 독립적으로 제어할 수 있다.
TFT는, 그 주요한 구성요소로서, 반도체층, 게이트 절연층 및 게이트 전극층을 들 수 있다. 반도체층에 형성되는 소스 및 드레인 영역에 접속하는 배선층이 그 주요 요소에 부수된다. TFT의 구조로는, 기판 측으로부터 반도체층, 게이트 절연층 및 게이트 전극층을 배설한 톱 게이트형과, 기판 측으로부터 게이트 전극층, 게이트 절연층 및 반도체층을 설치한 보텀 게이트형 등이 대표적으로 알려져 있지만, 본 발명에 있어서는 그들 구조 중 어느 것을 이용해도 된다.
반도체층을 형성하는 재료에는, 실란이나 게르만으로 대표되는 반도체재료 가스를 사용해서 기상성장법이나 스퍼터링법으로 제조되는 아모포스 반도체(이하 「AS」라고도 한다), 상기 아모포스 반도체를 빛에너지나 열에너지를 이용해서 결정화시킨 다결정 반도체, 또는 세미 아모포스(미결정 혹은 마이크로 크리스털이라고도 불린다. 이하 「SAS」라고도 한다) 반도체 등을 사용할 수 있다.
SAS는 아모포스와 결정구조(단결정, 다결정을 포함한다)의 중간적인 구조를 가진다. 세미 아모포스 반도체는 자유에너지적으로 안정된 제3의 상태를 가지고, 단거리질서와 격자변형을 가지는 결정질 영역을 포함하고 있다. 적어도 막 내의 일부 영역에서는, 0.5 ~ 20nm의 결정 영역을 관측할 수 있다. LO 포논 울림(peal)에 유래한 라만 스펙트럼은 520cm-1보다도 낮은 파수 측으로 시프트된다. X선 회절에서는 규소결정 격자에 유래하는 (111), (220)의 회절 피크가 관측된다. 미결합수(댕글링 본드)의 중화제로서 수소 또는 할로겐을 1원자％ 또는 그 이상 포함한다. 이러한 세미 아모포스 반도체는 소위 미결정 반도체라고도 한다. 규화물 기체를 그로방전 분해(플라즈마 CVD)해서 형성한다. 규화물 기체로는, SiH4 외에도 Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용할 수 있다. 이 규화물 기체를 H2, 또는, H2과 He, Ar, Kr, Ne으로부터 선택된 일종 또는 복수 종의 희가스 원소로 희석해도 된다. 희석율은 2 ~ 1000배의 범위, 압력은 개략 0.1Pa ~ 133Pa의 범위, 전원 주파수는 1MHz ~ 120MHz, 바람직하게는 13MHz ~ 60MHz다. 기판가열온도는 300℃ 이하가 바람직하고, 100 ~ 200℃의 기판가열온도로도 형성 가능하다. 여기에서, 주로 성막시에 도입되는 불순물원소로서, 산소, 질소, 탄소 등의 대기성분에 유래하는 불순물은 1×1020cm-3 이하로 하는 것이 바람직하고, 특히, 산소 농도는 5×1019cm-3 이하, 바람직하게는 1×1019cm-3 이하가 되도록 하는 것이 바람직하다. 또한 헬륨, 아르곤, 크립톤, 네온 등의 희가스 원소를 포함시켜 격자변형을 한층 더 조장함으로써 안정성이 향상되어 양호한 SAS가 얻어진다. 또한 반도체층으로서 불소계 가스로 형성되는 SAS층에 수소계 가스로 형성되는 SAS층을 적층해도 된다.
도 29a는, 주사선 및 신호선에 입력하는 신호를, 외장형 구동회로에 의해 제어하는 표시 패널의 구성을 보이고 있지만, 도 30a에 나타낸 바와 같이 COG(Chip on Glass) 방식에 의해 구동IC(2751)를 기판(2700) 위에 설치해도 된다. 또한 다른 설치 형태로서, 도 30b에 나타나 있는 바와 같은 TAB(Tape Automated Bonding) 방식을 이용해도 된다. 구동IC는 단결정 반도체 기판에 형성해도 되고, 유리 기판 위에 TFT로 회로를 형성한 것이어도 된다. 도 30a 및 30b에 있어서, 구동IC(2751)는 FPC(Flexible printed circuit)(2750)와 접속되어 있다.
화소에 설치하는 TFT를 SAS로 형성할 경우에는, 도 29b에 나타낸 바와 같이 주사선측 구동회로(3702)를 기판(3700) 위에 형성해 일체화할 수도 있다. 도 29b에 있어서, 화소부(3701)는, 신호선측 입력단자(3704)와 접속한 도 29a의 경우와 같이 외장형 구동회로에 의해 제어한다. 화소에 설치하는 TFT를 이동도가 높은, 다결정(미결정) 반도체, 단결정 반도체 등으로 형성하는 경우에는, 도 29c에 나타낸 표시 패널은 화소부(4701), 주사선 구동회로(4702)와, 신호선 구동회로(4704)로 기판(4700) 위에 일체로 형성할 수도 있다.
본 발명의 실시예에 대해서, 도 1을 참고로 설명한다. 도 1a ~ 1d는 패턴의 평면도다. 도 1e ~ 1h는, 도 1a ~ d에 있어서의 선 G-H에 따른 단면도다. 도 1a ~ 1d는 각각, 도 1e ~ 1h에 대응한다.
본 발명은, 배선층 혹은 전극을 형성하는 도전층이나, 소정의 패턴을 형성하기 위한 마스크층 등 표시 패널을 제조하기 위해서 필요한 패턴 중, 적어도 하나 혹은 그 이상을, 선택적으로 패턴을 형성할 수 있는 방법으로 형성하는 과정과, 표시장치를 제조하는 것을 특징으로 한다. 선택적으로 패턴을 형성할 수 있는 방법으로서, 도전층이나 절연층 등을 형성하여, 특정한 목적으로 조합된 조성물의 액적을 선택적으로 토출(분출)해서 소정의 패턴을 형성할 수 있는, 액적토출(분출)법(그 방식에 따라서는, 잉크젯법이라고도 불린다)을 이용한다. 또한 패턴을 전사, 또는 묘사할 수 있는 방법, 예를 들면 인쇄법(스크린인쇄나 오프셋 등 패턴이 형성되는 방법) 등도 이용할 수 있다.
본 실시예에 따르면, 유동체인 패턴을 포함하는 조성물을, 액적으로서 선택적으로 토출(분출)하는 방법을 이용한다. 패턴의 피형성 영역에, 패턴형성재료를 포함하는 액적을 토출, 소성, 건조 등을 행해서 고정화하여 패턴을 형성한다. 본 발명에서는, 패턴형성영역에 전처리를 행한다.
패턴의 형성에 사용하는 액적토출장치의 일 태양을 도 28에 나타낸다. 액적토출수단(1403)의 각각의 헤드(1405), 헤드(1412)는 제어 수단(1407)에 접속된다. 그 제어 수단을 컴퓨터(1410)로 제어함으로써 미리 프로그래밍된 패턴을 묘획할 수 있다. 회화하는 타이밍은, 예를 들면 기판(1400) 위에 형성된 마커(1411)를 기준으로 행하면 된다. 또는, 기판(1400)의 가장자리를 기준으로 해서 기준점을 결정할 수 있다. 기준점을 CCD 등의 촬영수단(1404)으로 검출하고, 화상처리수단(1409)으로 디지털 신호로 변환한 것을 컴퓨터(1410)로 인식해서 제어신호를 발생시켜서 제어 수단(1407)에 보낸다. 물론, 기판(1400) 위에 형성되어야 할 패턴의 정보는 기억매체(1408)에 저장된다. 이 정보를 기초로 해서 제어 수단(1407)에 제어신호를 보내고, 액적토출수단(1403) 각각의 헤드(1405), 헤드(1412)를 개별적으로 제어할 수 있다. 토출 재료는 재료 공급원(1413, 1414)를 통해 헤드(1405), 헤드(1412)에 공급된다.
헤드(1405)의 내부에는 점선(1406)으로 표시된 액적 재료가 충전된 공간과 토출구인 노즐이 있다. 도시하지 않지만, 헤드(1412)의 내부 구조는 헤드(1405)의 내부 구조와 동일하다. 헤드(1405)와 헤드(1412)의 노즐 사이즈를 다르게 함으로써, 다른 재료를 다른 폭으로 동시에 묘획할 수 있다. 하나의 헤드에서, 도전성 재료나 유기, 무기재료 등을 각각 토출, 묘획할 수 있고, 층간막과 같은 넓은 영역에 회화하는 경우에는, 스루풋을 향상시키기 위해서 복수의 노즐에서 동 재료를 동시에 토출, 묘획할 수 있다. 대형기판을 사용할 경우, 헤드(1405), 헤드(1412)는 기판상을, 화살표의 방향으로 자유자재로 주사하고, 회화하는 영역을 자유롭게 설치할 수 있고, 복수의 동일 패턴을 한 장의 기판에 묘획할 수 있다.
액적토출법을 이용해서 도전층 등의 패턴을 형성하는 방법에서는, 입자 형상 으로 가공된 패턴형성재료를 토출, 소성에 의해 융합하거나 융착, 접합시켜 고화함으로써 패턴을 형성한다. 따라서, 그 패턴은, 스퍼터링법 등으로 형성한 패턴이 대부분 기둥 형상 구조를 나타내는 것에 반해, 많은 입계를 가지는 다결정 상태를 나타낸다.
도 1a에 나타낸 바와 같이, 기판(50) 위의 패턴이 형성되는 피형성 영역을 포함하는 주변 영역에, 전처리로서 패턴형성재료와 습윤성이 다른 영역을 형성한다. 습윤성의 차이는 피형성 영역 사이의 상대적인 관계다. 그 영역은 형성되는 패턴 내에서 패턴형성재료의 습윤성과 다른 정도로 습윤성의 차이를 가질 수 있다. 다른 습윤성을 지니는 영역은 다른 영역과 다른 접촉각을 가진다. 큰 접촉각을 지니는 영역은 낮은 습윤성을 지니는 영역(이하, 그 영역은 저습윤성 영역이라고도 한다)이고, 반면에 작은 접촉각을 지니는 영역은 높은 습윤성을 지니는 영역(이하, 그 영역은 고습윤성 영역이라고도 한다)이다. 접촉각이 큰 경우, 유동성을 지니는 액상 조성물은 표면 위에 확산하지 않고 표면을 적시지 않는다. 접촉각이 작은 경우, 유동성을 지니는 액상 조성물은 표면 위에 확산하고 표면을 충분히 적신다. 본 발명에서는, 다른 습윤성을 지니는 영역의 접촉각은 30도 이상의 차이를 가지는 것이 바람직하고, 40도 이상인 것이 더욱 바람직하다. 본 발명에 따르면, 마스크(51)를 형성하고, 이 마스크(51)를 사용하여, 기판(50)의 다른 영역에 저습윤성 물질(52)을 형성한다(도 1a, 1e 참조). 그 후에 마스크(51)를 제거함으로써, 습윤성이 다른 영역(53, 64)이 형성된다(도 1b, 1f 참조). 본 실시예에서는, 습윤성이 낮은 영역(64)을 저습윤성 영역(64), 습윤성이 높은 영역을 고습윤성 영역(53)이라고 한다.
패턴형성재료를 포함하는 조성물의 액적(55)은 고습윤성 영역(53)과 저습윤성 영역(64)에 걸치도록, 액적토출법으로 토출한다. 조성물의 토출은 고습윤성 영역(53)부터 시작해도 되고, 저습윤성 영역(64)부터 시작해도 된다. 패턴형성재료를 포함하는 조성물은 노즐(54)로부터 액적(55)으로서 토출되어, 패턴(56)이 형성된다(도 1c, 1g).
조성물을 토출한 직후, 패턴(56)의 형상을 취한 패턴형성재료는, 그 피형성 영역의 습윤성의 차이로 인해, 저습윤성 영역(64)에 정착하지 않고, 저습윤성 영역(64)과 고습윤성 영역(53)이 접하는 경계로부터 고습윤성 영역(53)에 부분적으로 유동한다. 패턴형성재료를 포함하는 조성물에 대한 습윤성이 낮은 저습윤성 영역(64)에서는, 패턴형성재료를 포함하는 조성물은 잘 젖지 않으므로, 조성물은 고착하기 어렵고, 보다 안정성이 높은 고습윤성 영역(53)으로 유동해 가기 때문이다. 그 결과, 토출 직후는 패턴(56)의 형상을 취한 패턴형성재료를 포함하는 조성물은, 그 유동성과 피형성 영역에 대한 습윤성의 차이로 인해, 패턴(57)으로 형상이 변하고, 안정된다. 저습윤성 영역(64) 위에 형성된 패턴(57)은, 일부가 고습윤성 영역(53)으로 유동했기 때문에, 패턴(56)보다 미세한다. 따라서, 액적토출법으로서, 형성한 패턴보다도 더욱 미세한 패턴을 자유롭게 형성할 수 있다.
역으로, 고습윤성 영역에만, 패턴형성재료를 포함하는 조성물을 토출한 경우, 액적은 고습윤성 영역을 둘러싸는 저습윤성 영역에 의해서는 반발하게 되고, 이에 따라, 고습윤성 영역에 토출된 조성물은 고습윤성 영역과 저습윤성 영역의 경 계에서 제방의 역할을 한다. 따라서, 유동성을 가지는 패턴형성재료를 포함하는 조성물은 고습윤성 영역에 머물 수 있으므로, 패턴의 폭과 두께를 크게 할 수 있다.
본 발명에 따르면, 예를 들면 전극층 등, 미세한 패턴을 형성하고자 할 경우, 액적의 토출구가 다소 커도, 여분의 액적을 인접하는 고습윤성 영역으로 유동시킴으로써 미세하게 할 수 있다. 고습윤성 영역으로 유동하여 형성된 패턴은 에칭으로 제거할 수 있다. 또는, 그 패턴 위에, 다른 패턴 재료를 토출하여 회화해서 배선층 등의 폭이 넓은 패턴의 일부로 할 수 있다. 이 경우, 저습윤성 영역으로 둘러싸인 고습윤성 영역에만 액적을 토출함으로써, 그 배선의 폭과 두께를 크게 할 수 있다. 본 발명에 따르면, 미세한 배선이나, 전극 등을 제어성 좋게 형성할 수 있어, 신뢰성이 향상되고, 재료의 손실을 방지할 수 있고, 수율이 향상되며, 비용을 저감할 수 있다.
본 실시예에서는, 전처리로서 형성된 매우 얇은 두께를 가지는 저습윤성 물질은 형성 조건에 따라서는 막에 반드시 형성되지 않아도 된다. 저습윤성 영역(습윤성이 상대적으로 낮은 영역)과 고습윤성 영역(습윤성이 상대적으로 높은 영역)의 형성 방법은, 본 실시예에 한정되지 않고, 어떠한 방법을 이용해도 된다. 본 실시예에서는, 저습윤성 물질을 형성했지만, 반대로 습윤성을 높이는 물질을 형성해도 된다. 어떤 방법을 이용하더라도, 피형성 영역에, 습윤성이 다른 영역을 형성할 수 있으면 된다.
피형성 영역의 근방에서 물질을 형성하여, 선택적으로 습윤성을 높이는 처리, 또는 습윤성을 낮추는 처리를 행할 수 있다. 처리로는, 가열처리나, 광조사 처 리 등을 이용할 수도 있다. 예를 들면 습윤성을 낮추는 물질을 분해할 수 있는 자외선광을 방출하면, 피조사 영역에서 습윤성을 낮추는 물질은 재배열하고 제거되며, 습윤성을 낮추는 효과가 소멸하여, 고습윤성 영역이 형성된다. 이 경우, 빛의 파장은 습윤성을 낮추는 물질에 따라 적절히 선택하면 된다. 300nm 이하에서 에너지가 높은 빛이 바람직하다. 피형성 영역 근방에 걸쳐, 밀착성을 향상시키는 효과를 가지는 물질을 하지막으로서 형성해도 된다. 그 경우, 하지막 위에 습윤성이 다른 영역을 형성해도 된다.
또는, 이후 고습윤성 영역이 형성되는 영역 위에 선택적으로 물질을 형성하고, 상기 기판 위에 습윤성을 낮추는 효과가 있는 물질을 형성한다. 그 후, 가열처리나 광조사처리에 의해, 고습윤성 영역이 되는 영역 위에 형성한 물질을 활성화시켜, 습윤성을 높이고, 고습윤성 영역을 형성할 수 있다. 고습윤성 영역을 형성하는 물질로서, 광촉매 기능을 가지는 물질(이하, 광촉매 물질)을 사용할 수 있다. 광촉매 물질 위에 저습윤성 물질을 형성하여 저습윤성 영역을 형성하고, 저습윤성 영역에 광조사를 행한다. 선택적으로 형성된 광촉매 물질은 광촉매 활성을 가지므로, 광조사에 의해 활성화된다. 또한, 저습윤성 물질을 분해하여 제거하고, 저습윤성 물질이 형성된 영역에서 고습윤성 영역을 형성할 수 있다.
광촉매 물질로는, 산화티탄(TiOX), 티탄산스트론튬(SrTiO3), 셀렌화카드뮴(CdSe), 탄탈산칼륨(KTaO3), 황화카드뮴(CdS), 산화지르코늄(ZrO2), 산화니오브(Nb205), 산화아연(ZnO), 산화철(Fe203), 산화텅스텐(WO3) 등이 바람직하게 이용된 다. 광촉매 물질에 자외광 영역의 빛(파장 400nm 이하, 바람직하게는 380nm 이하)을 조사하여, 광촉매 활성을 띠게 할 수 있다. 광촉매 물질은, 졸겔법의 딥 코팅법, 스핀코팅법, 액적토출법, 이온도금법, 이온빔법, CVD법, 스퍼터링법, RF 마그네트론 스퍼터링법, 플라스마 스프레이법, 또는 양극 산화법으로 형성할 수 있다. 또한 물질은, 그 형성 방법에 따라 막으로서의 연속성을 지니지 않아도 된다. 복수의 금속을 포함하는 산화물반도체로 이루어진 광촉매 물질의 경우, 그 광촉매 물질은 구성 원소의 염을 혼합, 융해해서 형성할 수 있다. 딥 코팅법, 스핀코팅법 등의 도포법으로 광촉매 물질을 형성할 경우, 용매를 제거할 필요가 있을 때, 소성하거나, 건조하면 된다. 구체적으로는, 소정의 온도(예를 들면 300℃ 이상)로 가열하면 되고, 바람직하게는 산소를 가지는 분위기로 행한다. 이 가열처리에 의해, 광촉매 물질은 소정의 결정구조를 가질 수 있다. 예를 들면, 아나타제형이나 루틸 아나타제 혼합형 결정구조를 가진다. 저온상에서는 아나타제형이 우선적으로 형성된다. 그 때문에 광촉매 물질이 소정의 결정구조를 가지지 않은 경우에도 가열할 수 있다. 또한, 도포법으로 형성할 경우, 소정의 막 두께를 얻기 위해서 복수 회에 걸쳐 광촉매 물질을 형성할 수도 있다.
마스크(51)에는, 에폭시 수지, 아크릴수지, 페놀수지, 노보렉 수지, 멜라민수지, 우레탄 수지 등의 수지재료를 사용한다. 또한 벤조시클로부텐, 파릴렌, 플레어, 투과성을 가지는 폴리이미드 등의 유기재료, 실록산계 폴리머 등의 중합에 의해 생긴 화합물재료, 수용성 호모폴리머와 수용성 혼성중합체를 포함하는 조성물재료 등을 사용해서 액적토출법으로 형성할 수 있다. 또는, 감광제를 포함하는 시중 의 레지스트 재료를 사용해도 되는데, 예를 들면 대표적인 포지티브형 레지스트인 노보렉 수지, 감광제인 나프토퀴논 디아지드 화합물, 네거티브형 레지스트인 베이스 수지, 디페닐실란디올 및 산발생제 등을 사용해도 된다. 어느 재료를 사용하는 경우라도, 그 표면장력과 점도는, 용매의 농도를 조정하거나, 계면 활성제 등을 첨가해서 적절히 조정한다.
습윤성을 높이는 처리는, 그 영역 위에 토출되는 액적을 고정하는 힘(밀착력, 고정력이라고도 한다)을 주위의 영역보다 약한 상태로 하는 것이다. 또한, 상기 처리는 가열처리나 빛(레이저광 등) 조사 등의 처리로, 영역을 개질하고, 영역과 액적 사이의 밀착성을 높인다는 것도 의미한다. 고정되는 액적과 접하는 영역의 표면만이 습윤성을 가져도 된다. 반드시 막 두께 방향 전체에 걸쳐 동일한 정도의 습윤성을 가질 필요는 없다.
패턴 형성 후에 전처리로서 형성한 습윤성을 변화시키는 물질을 남겨도 되고, 패턴을 형성 후에, 불필요한 부분은 제거해도 된다. 패턴을 마스크로 사용하거나, 산소에 의한 애싱, 에칭 등으로 불필요한 부분을 제거할 수 있다.
저습윤성 영역을 형성하는 용액의 조성물의 일례로서, Rn-Si-X(4-n)(n=1, 2, 3)의 화학식으로 나타내는 실란 커플링제가 사용된다. 상기 식에서, R은 알킬기 등의 비교적 불활성의 기를 포함한다. 또한 X는 메톡시기, 에톡시기 또는 아세톡시기 등, 기질 표면의 수산기 혹은 흡착수와의 축합에 의해 결합 가능한 가수분해기로 이루어진다. 실란 커플링제의 대표적인 예로서, R로서 플루오로알킬기를 가지는 불 소계 실란 커플링제(플루오로알킬실란(FAS))를 사용함으로써, 보다 습윤성을 높일 수 있다. FAS의 플루오로알킬기 R은 (CF3)(CF2)X(CH2)Y의 구조를 가지는데, X는 0 이상 10 이하, Y는 0 이상 4 이하다. 복수 개의 R 또는 X가 Si에 결합하는 경우에는, R 또는 X는 각각 모두 같아도 되고, 달라도 된다. 대표적인 FAS의 예로는 헵타데플루오로테트라하이드로데실트리에톡시실란, 헵타데카플루오로테트라하이드로데실트리클로로실란, 트리데카플루오로테트라하이드로옥틸트리클로로실란, 트리플루오로프로필트리메톡시실란 등의 플루오로알킬실란을 사용할 수 있다. 저습윤성 영역을 형성하는 용액의 용매로는, n-펜탄, n-헥산, n-헵탄, n-옥탄, n-데칸, 디시클로펜탄, 벤젠, 톨루엔, 크실렌, 듀렌, 인딘, 테트라하이드로나프탈렌, 데카하이드로나프탈렌, 스콸렌 등의 탄화수소계 용매 또는 테트라하이드로푸란 등을 사용한다. 또한 저습윤성 영역을 형성하는 용액의 조성물의 일례로서, 불소탄소쇄를 가지는 물질(불소계 수지)을 사용할 수 있다. 불소계 수지로서, 폴리테트라플루오로에틸렌(PTFE; 4불화에틸렌 수지), 퍼플루오로알콕시 알칸(PFA; 4불화 에틸렌 퍼플루오로알킬비닐에테르 공중합 수지), 퍼플루오로에틸렌프로필렌 코폴리머(PFEP; 4불화 에틸렌 6불화 프로필렌 공중합 수지), 에틸렌-테트라플루오로에틸렌 코폴리머(ETFE; 4불화 에틸렌-에틸렌 공중합 수지), 불화 폴리비닐리덴(PVDF; 불화 비닐리덴 수지), 폴리클로로트리플루오로에틸렌(PCTFE; 3불화 염화에틸렌 수지), 에틸렌-클로로트리플루오로에틸렌 코폴리머(ECTFE; 3불화 염화에틸렌-에틸렌 공중합 수지), 폴리테트라플루오로에틸렌-퍼플루오로디옥솔 코폴리머(TFE/PDD), 불화폴리비 닐(PVF; 불화 비닐 수지) 등을 사용할 수 있다.
저습윤성 영역을 형성하지 않는 유기재료를 사용하고(즉, 유기재료는 고습윤성 영역을 형성한다), CF4 플라즈마 등에 의한 처리를 행하여, 저습윤성 영역을 형성해도 된다. 예를 들면 폴리비닐알코올(PVA)과 같은 수용성 수지를 H20 등의 용매에 혼합한 재료가 사용될 수 있다. 또한 PVA와 다른 수용성 수지를 조합해서 사용해도 된다. 유기재료(실리콘(Si)과 산소(0)의 결합으로 골격구조가 구성되며, 적어도 수소를 포함하고, 치환기에 불소, 알킬기, 또는 방향족 탄화수소 중 적어도 일종을 가지는 재료)를 사용할 수 있다. 저습윤성을 가지는 재료를 사용하더라도, 플라스마처리 등을 행함으로써, 습윤성을 더 저하시킬 수 있다.
패턴과 피형성 영역 사이의 밀착성을 향상시키기 위해서, 하지막을 형성해도 된다. 예를 들면, 은을 포함하는 도전성 재료를 기판 위에 도포하여, 은 배선을 형성할 경우, 밀착성을 향상시키기 위해서, 도전막으로서, 기판 위에 산화티탄막을 형성해도 된다. 산화티탄막과 은을 포함하는 도전성 재료 사이의 밀착성이 좋으므로, 신뢰성이 향상된다.
본 발명에 따르면, 원하는 패턴을 제어성 좋게 형성할 수 있고, 재료의 손실도 적고, 비용 절감도 달성할 수 있다. 따라서 고성능, 고신뢰성의 표시장치를 수율 좋게 제조할 수 있다.
(실시예 2)
본 발명의 실시예에 관하여, 도 2를 이용하여 설명한다. 도 2a ~ 2d는 패턴 의 평면도다. 도 2e ~ 2h는 도 2a ~ 2d에 있어서의 선 I-J에 따른 단면도다. 도 2a ~ 2d는 각각 도 2e ~ 2h에 대응한다.
본 실시예는, 본 발명을 이용해서 패턴을 형성하는 또 다른 예를 설명한다. 실시예 1에 있어서는, 패턴을 미세하게 형성하는 예에 관하여 설명했다. 본 실시예에서는, 그 패턴을 미세한 간격으로 제어성 좋게 형성하는 예에 관하여 설명한다.
도 2a는 도 1d의 상태에서 패턴(57)을 마스크로 해서 저습윤성을 부여하는 효과가 있는 물질인 저습윤성 물질(52)을 제거한 상태다. 도 2e에 나타낸 바와 같이, 패턴(57) 아래에만 저습윤성 물질(52)이 잔존하고, 그 주위의 영역은 고습윤성 영역(65)이다. 이 고습윤성 영역은, 저습윤성 물질(52)을 가지지 않으므로 습윤성이 높다. 다음으로, 저습윤성 물질(52)에 대해 선택비가 높은 에칭 방법으로, 패턴(57)만을 제거한다. 에칭법으로는, 건식 에칭법 또는 습식 에칭법을 이용할 수 있다. 또는, 에칭법으로 애싱 등을 이용해도 된다. 이때, 저습윤성 물질과 패턴형성재료에 대하여 선택비가 높은 에칭 가스, 또는 에칭제를 사용하는 것이 바람직하다.
패턴(57)을 제거하면, 잔존하는 저습윤성 물질(52)은, 저습윤성 영역(58)으로서 기판의 최상 면에 나타난다. 나중에 형성하는 패턴 재료를 포함하는 조성물의 접촉각은 고습윤성 영역(65)이, 저습윤성 영역(58)보다 작다. 이 접촉각의 차이는 40도 이상인 것이 바람직하다. 이 저습윤성 영역(58)은, 본 발명에 따라 미세한 패턴(57)을 마스크로 사용해서 형성되었기 때문에, 미세한 형상을 가진다(도 2b, 2f 참조). 이 저습윤성 영역(58)을 가로 질러, 주위의 고습윤성 영역(65) 위에 걸치도 록 하는 패턴형성재료를 포함하는 조성물을 유동성을 가지는 액적(61)으로서, 노즐(60)에서 토출하여, 패턴(59)을 형성한다. 본 실시예에 있어서도, 이 패턴형성재료를 포함하는 조성물은, 실시예 1과 같이 저습윤성 영역(65)에 대하여 낮은 습윤성을 가지며, 그 접촉각이 작다.
토출 직후는, 패턴(59)의 형상을 취한 유동성을 가지는 패턴형성재료를 포함하는 조성물은, 그 피형성 영역의 습윤성의 차이로 인해서, 저습윤성 영역(58) 위에 안착하지 않고, 고습윤성 영역(65)에 접하는 경계에서, 고습윤성 영역(65)으로 유동한다. 패턴형성재료를 포함하는 조성물에 대해 습윤성이 낮은 저습윤성 영역(58)에서, 패턴형성재료를 포함하는 조성물은 잘 젖지 않으므로, 조성물은 고정되기 어렵고, 보다 안정성이 높은 고습윤성 영역(65)으로 유동하기 때문이다. 그 결과, 토출 직후에는 패턴(59)의 형상을 취한 패턴형성재료를 포함하는 조성물은, 그 유동성과 피형성 영역에 대한 습윤성의 차이로 인해, 패턴(62), 패턴(63)의 형상으로 변화하고, 안정된다. 따라서, 패턴(62)과 패턴(63) 사이에 섬세하면서 제어성 좋게 간격을 형성할 수 있다. 패턴(62)과 패턴(63)이 전극층인 경우, 쇼트 등의 불량을 방지할 수 있다. 본 발명에 따르면, 배선 등이 소형화, 박막화에 의해 밀집되고, 복잡하게 배치되는 설계라도, 제어성 좋게 형성할 수 있으므로, 선명도와 신뢰성이 높은 표시장치를 수율 좋게 제조할 수 있다.
(실시예 3)
본 발명의 실시예에 대해서, 도 38을 이용하여 설명한다. 도 38a ~ 38d는 패턴의 평면도다.
본 실시예는, 실시예 1에서 형성한 미세한 패턴을 보다 길게 형성하여, 길고 미세한 패턴을 형성하는 예를 게시한다.
기판(70) 위에, 복수의 마스크(71a), 마스크(71b), 마스크(71c)를 간격을 두고 형성한다. 그 후 마스크(71a), 마스크(71b), 마스크(71c)를 사용하여, 저습윤성 물질(72)을 형성한다(도 38a 참조). 그 후에 마스크(71a), 마스크(71b), 마스크(71c)를 에칭으로 제거한다. 기판(70) 위에는, 저습윤성 영역(78)과, 고습윤성 영역(73a), 고습윤성 영역(73b), 고습윤성 영역(73c)이 선택적으로 형성된다(도 38b 참조).
유동성을 가지는 패턴형성재료를 포함하는 조성물을 액적으로서, 고습윤성 영역(73a), 고습윤성 영역(73b), 고습윤성 영역(73c)을 가로 질러, 저습윤성 영역을 걸치도록, 액적토출법으로 토출한다. 패턴형성재료를 포함하는 조성물은 노즐로부터 액적으로서 토출되어, 패턴(76)이 형성된다(도 38c).
조성물을 토출한 직후, 패턴(76)의 형상을 취한 유동성을 가지는 패턴형성재료는, 그 피형성 영역의 습윤성의 차이로 인해, 저습윤성 영역(78)에 안정되지 않고, 저습윤성 영역(78)과 고습윤성 영역(73a), 고습윤성 영역(73b), 고습윤성 영역(73c)이 접하는 경계에서, 각각 인접하는 고습윤성 영역(73a), 고습윤성 영역(73b), 고습윤성 영역(73c)으로 일부 유동한다. 이는 패턴형성재료를 포함하는 조성물에 대한 습윤성이 낮은 저습윤성 영역(78)에서는, 패턴형성재료를 포함하는 조성물이 잘 젖지 않으므로, 조성물은 고정하기 어렵고, 보다 안정성이 높은 고습윤성 영역(73a), 고습윤성 영역(73b), 고습윤성 영역(73c)으로 유동하게 때문이다. 그 결과, 토출 직후는 패턴(76)의 형상을 취한 패턴형성재료를 포함하는 조성물은, 그 유동성과 피형성 영역에 대한 습윤성의 차이로 인해, 패턴(77)의 형상으로 변화하여, 안정된다. 저습윤성 영역(78) 위에 형성되는 패턴(77)은, 일부가 고습윤성 영역(73a), 고습윤성 영역(73b), 고습윤성 영역(73c)으로 유동했기 때문에, 패턴(76)보다 미세하다. 고습윤성 영역의 면적이나 그 습윤성의 정도, 접촉각의 차이, 토출하는 패턴 재료를 가지는 조성물의 점도나 양에 따라, 그 고습윤성 영역으로 유동하는 양을 제어할 수 있다. 패턴 재료로 도전성 재료를 사용했을 경우, 길고 미세한 배선을 제어성 좋게 형성할 수 있다. 고습윤성 영역을 폭이 넓은 배선을 사용하는 버스 라인의 교점 등, 개구부에 대응하지 않는 영역으로 함으로써, 화소의 개구율을 저하시키지는 않고 표시장치를 제조할 수 있다.
본 발명에 따르면, 패턴을 미세하게 형성할 수 있을 뿐 아니라, 그 길이도 자유롭게 형성할 수 있어, 패턴 형상의 설계에 대한 자유도가 향상된다. 배선 등이 소형화, 박막화로 인해 밀집되고 복잡하게 배치되는 설계라도, 제어성 좋게 형성할 수 있으므로, 선명도와 신뢰성이 높은 표시장치를 수율 좋게 제조할 수 있다.
(실시예 4)
본 발명의 실시예에 대해서, 도 3 ~ 도 18c를 이용하여 설명한다. 구체적으로, 본 발명을 적용한 표시장치의 제조 방법에 관하여 설명한다. 우선, 본 발명을 적용한 채널 에칭형 박막 트랜지스터를 가지는 표시장치의 제조 방법에 관하여 설명한다. 도 3 내지 10은 표시장치의 화소부의 평면도다. 도 11a 내지 도 18c는, 각각 도 3 내지 도 10에 있어서의 선 K-L, A-C, B-D에 따른 단면도다.
기판(100)으로는, 바륨 보로실리케이트 유리, 알루미노 보로실리케이트 유리 등으로 이루어진 유리 기판, 석영기판, 실리콘 기판, 금속기판, 스테인레스 기판 또는 본 제조 공정의 처리 온도를 견디어낼 수 있는 내열성을 가지는 플라스틱 기판을 사용한다. 또한 기판(100)의 표면이 평탄화되도록 CMP법 등으로 연마해도 된다. 기판(100) 위에 절연층을 형성해도 된다. 절연층은 CVD법, 플라즈마CVD법, 스퍼터링법, 스핀 코팅법 등의 공지의 방법으로, 규소를 포함하는 산화물재료, 질화물재료를 사용하여, 단층 또는 적층으로 형성된다. 이 절연층은, 형성하지 않아도 되지만, 기판(100)으로부터의 오염물질 등을 차단하는 효과가 있다. 유리 기판으로 인한 오염을 막기 위해 하지층을 형성하는 경우에는, 그 위에 습윤성이 다른 복수의 영역(고습윤성 영역과 저습윤성 영역)을 형성한다.
본 실시예에서는, 습윤성에 차이가 생기게 하여, 고습윤성 영역과 저습윤성 영역을 형성하기 위해서, 고습윤성 영역을 마스크로 덮고, 마스크 외의 영역에 습윤성이 낮은 물질을 형성하여 습윤성을 낮춘다. 또한 습윤성의 차이는, 접촉각에 의해 확인할 수 있다. 접촉각의 차이는 40도 이상인 것이 바람직하다. 그러나, 본 발명은 이것에 한정되지 않고, 실시예 1에 서술한 여러 가지 방법으로 형성할 수 있다. 본 실시예에서는, 이후 게이트 배선층을 형성하는 영역에 마스크(101), 마스크(125)를 형성한다.
마스크(101), 마스크(125)는 졸겔법의 딥 코팅법, 스핀코팅법, 액적토출법, 이온도금법, 이온빔법, CVD법, 스퍼터링법, RF 마그네트론 스퍼터링법, 플라즈마 스프레이법으로 형성할 수 있다. 딥 코팅법, 스핀코팅법 등의 도포법으로 형성할 경우, 용매를 제거할 필요가 있을 때, 소성하거나, 건조하면 된다. 액적토출법 등 직접 패턴을 피형성 영역에 형성하는 방법을 이용하면, 반드시 패터닝을 필요로 하지 않게 되므로 공정이 간략화된다.
마스크(101), 마스크(125)를 형성하는 재료로는, 에폭시 수지, 아크릴수지, 페놀수지, 노보렉 수지, 멜라민수지, 우레탄 수지 등의 수지재료를 사용한다. 또한 벤조시클로부텐, 파릴렌, 플레어, 투과성을 가지는 폴리이미드 등의 유기재료, 실록산계 폴리머 등의 중합에 의해 생긴 화합물재료, 수용성 호모폴리머와 수용성 혼성중합체를 포함하는 조성물재료 등을 사용해서 액적토출법으로 형성할 수 있다. 또는, 감광제를 포함하는 시중의 레지스트 재료를 사용해도 되는데, 예를 들면 대표적인 포지티브형 레지스트인 노보렉 수지, 감광제인 나프토퀴논 디아지드 화합물, 네거티브형 레지스트인 베이스 수지, 디페닐실란디올 및 산발생제 등을 사용해도 된다. 어느 재료를 사용하는 경우라도, 그 표면장력과 점도는, 용매의 농도를 조정하거나, 계면 활성제 등을 첨가해서 적절히 조정한다.
본 실시예에서, 마스크(101), 마스크(125)는 폴리이미드를 사용하여 액적토출법으로 형성한다. 마스크(101), 마스크(125)는 저습윤성 물질의 형성을 막을 수 있어야 한다. 마스크(101), 마스크(125)는 결국 제거되어, 두께나 형상을 적절히 설계할 수 있다. 이 마스크(101), 마스크(125)를 사용함으로써, 저습윤성 물질을 형성하여, 저습윤성 영역(102a), 저습윤성 영역(102b)을 형성한다(도 3, 도 11a 내지 11c 참조).
저습윤성 영역을 형성하는 용액의 조성물의 일례로서, Rn-Si-X(4-n)(n=1, 2, 3)의 화학식으로 나타내는 실란 커플링제가 사용된다. 상기 식에서, R은 알킬기 등의 비교적 불활성의 기를 포함한다. 또한 X는 메톡시기, 에톡시기 또는 아세톡시기 등, 기질 표면의 수산기 혹은 흡착수와의 축합에 의해 결합 가능한 가수분해기로 이루어진다. 실란 커플링제의 대표적인 예로서, R로서 플루오로알킬기를 가지는 불소계 실란 커플링제(플루오로알킬실란(FAS))를 사용함으로써, 보다 습윤성을 높일 수 있다. FAS의 플루오로알킬기 R은 (CF3)(CF2)X(CH2)Y의 구조를 가지는데, X는 0 이상 10 이하, Y는 0 이상 4 이하다. 복수 개의 R 또는 X가 Si에 결합하는 경우에는, R 또는 X는 각각 모두 같아도 되고, 달라도 된다. 대표적인 FAS의 예로는 헵타데플루오로테트라하이드로데실트리에톡시실란, 헵타데카플루오로테트라하이드로데실트리클로로실란, 트리데카플루오로테트라하이드로옥틸트리클로로실란, 트리플루오로프로필트리메톡시실란 등의 플루오로알킬실란(이하, FAS)을 사용할 수 있다. 저습윤성 영역을 형성하는 용액의 용매로는, n-펜탄, n-헥산, n-헵탄, n-옥탄, n-데칸, 디시클로펜탄, 벤젠, 톨루엔, 크실렌, 듀렌, 인딘, 테트라하이드로나프탈렌, 데카하이드로나프탈렌, 스콸렌 등의 탄화수소계 용매 또는 테트라하이드로푸란 등을 사용한다. 또한 저습윤성 영역을 형성하는 용액의 조성물의 일례로서, 불소탄소쇄를 가지는 물질(불소계 수지)을 사용할 수 있다. 불소계 수지로서, 폴리테트라플루오로에틸렌(PTFE; 4불화에틸렌 수지), 퍼플루오로알콕시 알칸(PFA; 4불화 에틸렌 퍼플루오로알킬비닐에테르 공중합 수지), 퍼플루오로에틸렌프로필렌 코폴리머(PFEP; 4불화 에틸렌 6불화 프로필렌 공중합 수지), 에틸렌-테트라플루오로에틸렌 코폴리머(ETFE; 4불화 에틸렌-에틸렌 공중합 수지), 불화 폴리비닐리덴(PVDF; 불화 비닐리덴 수지), 폴리클로로트리플루오로에틸렌(PCTFE; 3불화 염화에틸렌 수지), 에틸렌-클로로트리플루오로에틸렌 코폴리머(ECTFE; 3불화 염화에틸렌-에틸렌 공중합 수지), 폴리테트라플루오로에틸렌-퍼플루오로디옥솔 코폴리머(TFE/PDD), 불화폴리비닐(PVF; 불화 비닐 수지) 등을 사용할 수 있다.
저습윤성 영역을 형성하지 않는 유기재료를 사용하고(즉, 유기재료는 고습윤성 영역을 형성한다), CF4 플라즈마 등에 의한 처리를 행하여, 저습윤성 영역을 형성해도 된다. 예를 들면 폴리비닐알코올(PVA)과 같은 수용성 수지를 H20 등의 용매에 혼합한 재료가 사용될 수 있다. 또한 PVA와 다른 수용성 수지를 조합해서 사용해도 된다. 유기재료(실리콘(Si)과 산소(0)의 결합으로 골격구조가 구성되며, 적어도 수소를 포함하고, 치환기에 불소, 알킬기, 또는 방향족 탄화수소 중 적어도 일종을 가지는 재료를 사용할 수 있다. 저습윤성을 가지는 재료를 사용하더라도, 플라스마처리 등을 행함으로써, 습윤성을 더 저하시킬 수 있다.
본 실시예에서는, 저습윤성 물질로서 FAS를 사용한다. 본 실시예에서는, FAS를 전체 면에 도포한다. 그러나 FAS를 액적토출법 등에 의해 선택적으로 형성해도 된다. 이 경우, 마스크(101), 마스크(125)가 반드시 필요한 것은 아니다. 그 후 마스크(101), 마스크(125)를 제거한다. 마스크(101), 마스크(125)의 형성 영역에는, 저습윤성 물질이 형성되어 있지 않으므로, 그 주위에 비해 상대적으로 습윤성이 높 은 고습윤성 영역(130), 고습윤성 영역(126)이 된다(도 4, 도 12a 내지 12c 참조).
저습윤성 영역(102b)과 고습윤성 영역(130)에 걸치도록, 도전성 재료를 포함하는 조성물을 노즐(180a)로부터 토출하여 게이트 전극층(103)을 형성한다. 마찬가지로 저습윤성 영역(102b)과 고습윤성 영역(126)에 걸쳐 걸치도록, 도전성 재료를 포함하는 조성물을 노즐(180b)로부터 토출하여, 게이트 전극층(103)을 형성한다(도 5, 도 13a 내지 13c 참조). 조성물을 토출한 직후, 게이트 전극층(103), 게이트 전극층(127)을 형성하는 패턴 형성 재료는, 그 피형성 영역의 습윤성의 높이의 차이로 인해, 저습윤성 영역(102b)에 안정되지 않고, 저습윤성 영역(102b)과 고습윤성 영역(130)이 접하는 경계, 저습윤성 영역(102b)과 고습윤성 영역(126)이 접하는 경계로부터, 각각 고습윤성 영역(126), 고습윤성 영역(130)으로 일부 유동한다. 이는 도전성 재료를 포함하는 조성물에 대한 습윤성이 높은 저습윤성 영역(102b)에서는, 도전성 재료를 포함하는 조성물이 잘 젖지 않으므로, 조성물이 고정되기 어렵고, 저습윤성 영역(102b)보다 안정성이 높은 고습윤성 영역(130), 고습윤성 영역(126)으로 유동하게 때문이다. 그 결과, 토출 직후는 게이트 전극층(103), 게이트 전극층(127)의 형상을 취한 도전성 재료를 포함하는 조성물은, 그 유동성과 피형성 영역에 대한 습윤성의 차이로 인해, 게이트 전극층(105), 게이트 전극층(104)의 형상으로 변화하고, 안정된다. 저습윤성 영역(102b) 위에 형성되는 게이트 전극층(105), 게이트 전극층(104)은, 그 일부가 고습윤성 영역(130), 고습윤성 영역(126)으로 유동했기 때문에, 게이트 전극층(103), 게이트 전극층(127)보다 세밀하다. 따라서, 액적토출법으로, 원하는 세밀함을 가지는 게이트 전극층(105), 게이 트 전극층(104)을 자유롭게 형성할 수 있다(도 6, 도 14a 내지 14c 참조).
저습윤성 영역에서 고습윤성 영역으로 유동한 조성물이 안정되는 형상은, 접촉각의 차이, 표면장력, 토출량, 점도, 용매의 증발속도 등에 따라 다르다. 막 두께 분포도 전술한 여러 가지 인자에 따라 결정된다. 따라서, 본 실시예의 형상에 한정되지 않는다. 또한 세밀한 선으로 형성된 게이트 전극층의 채널 방향의 폭은, 10μm 이하, 더욱 바람직하게는 5μm 이하가 바람직하다.
본 발명에 따르면, 미세한 배선이나, 전극 등을 제어성 좋게 형성할 수 있으므로 신뢰성이 향상되고, 재료의 손실을 막을 수 있으며, 제품 수율이 좋게 제조할 수 있으므로, 코스트 다운이 가능해진다.
기본 전처리로서 액적토출법에 의해 형성되는 패턴의 밀착성을 향상시키기 위해, 접착제의 기능을 하는 유기재료계 물질을 형성해도 된다. 접착제로는 유기재료(유기수지재료)나, 실리콘(Si)과 산소(0)의 결합으로 골격구조가 구성되고 치환기에 적어도 수소를 포함하는 재료, 혹은 치환기에 불소, 알킬기, 또는 방향족 탄화수소 중 적어도 일종을 가지는 재료를 사용해도 된다.
다음으로, 게이트 배선층(106)을 고습윤성 영역(130) 위에 형성한다(도 7 참조). 앞서 형성된 게이트 전극층(105)의 일부와 전기적으로 접속하도록, 게이트 배선층(106)을 형성한다. 본 실시예에서는, 도전성을 포함하는 조성물을 액적토출법으로 토출하여, 게이트 배선층(106)을 형성한다. 게이트 배선층(106)은 게이트 전극층(105)에 접하고, 고습윤성 영역(130) 위에 토출되므로, 고습윤성 영역(130)을 둘러싸는 저습윤성 영역은 분리벽의 기능을 하고, 게이트 배선층(106)은 고습윤성 영역 위에만 형성될 수 있다. 따라서 게이트 배선층(106)은 고습윤성 영역 위에만 제어성 좋게 형성할 수 있다. 이는 유동성을 가지는 조성물이라도, 저습윤성 영역이 조성물을 반발하게 하기 때문이다. 따라서, 유동성을 가지는 패턴형성재료를 포함하는 조성물이라도 고습윤성 영역에 머무므로, 배선의 폭과 두께를 증가시킬 수 있다.
게이트 전극층(105), 게이트 전극층(104), 게이트 배선층(106)은 액적토출수단을 이용해서 형성한다. 여기에서 사용된 것처럼, "액적토출수단"이라는 용어는 토출구를 가지는 노즐이나, 하나 또는 복수의 노즐을 구비한 헤드 등의 액적을 토출하는 수단을 가리키는 포괄적인 용어다. 액적토출수단이 구비하는 노즐의 지름은 0.02 ~ 100μm(바람직하게는 30μm 이하)로 설정하고, 상기 노즐로부터 토출되는 조성물의 토출량은 0.001pl ~ 100pl(바람직하게는 0.1pl 이상 40pl 이하, 더 바람직하게는 10pl 이하)로 설정한다. 토출량은 노즐의 지름의 크기에 비례해서 증가한다. 또한 피처리물과 노즐의 토출구 사이의 거리는 원하는 장소에 적하하기 위해서, 가능한 한 가까운 것이 바람직하다. 바람직하게는 0.1 ~ 3mm(바람직하게는 1mm 이하) 정도로 설정한다.
토출구로부터 토출하는 조성물은, 도전성 재료를 용매에 용해 또는 분산되게 한 것을 사용한다. 도전성 재료는, Ag, Au, Cu, Ni, Pt, Pd, Ir, Rb, W, Al 등의 금속, Cd, Zn의 금속 황화물, Fe, Ti, Si, Ge, Si, Zr, Ba 등의 산화물, 할로겐화은의 미립자 또는 분산성 나노 입자에 해당한다. 또한 도전성 재료는 투명도전막으로 사용할 수 있는 인듐주석산화물(ITO), 인듐주석산화물과 산화규소로 이루어지는 ITSO, 유기 인듐, 유기 주석, 산화아연, 질화 티타늄 등에 해당한다. 단, 토출구로부터 토출하는 조성물은, 비저항치를 고려하여, 금, 은, 구리 중 어느 하나의 재료를 용매에 용해 또는 분산되게 한 것을 사용하는 것이 바람직한데, 더 바람직하게는 저저항을 가지는 은, 구리가 사용된다. 그러나 은이나 구리를 사용하는 경우, 불순물을 방지하기 위해 배리어막을 설치하는 것이 바람직하다. 배리어막으로는, 질화규소막이나 니켈보론(NiB)을 사용할 수 있다.
또한 도전성 재료에 다른 도전성 재료가 코팅된, 복수의 층으로 되어 있는 입자도 사용할 수 있다. 예를 들면 구리 주변에 니켈보론(NiB)이 코팅되고, 그 니켈보론 주위에 은이 코팅되어 있는 3층 구조의 입자 등을 사용해도 된다. 용매로는, 아세트산 부틸, 아세트산 에틸 등의 에스테르류, 이소프로필 알코올, 에탄올 등의 알코올류, 메틸에틸케톤, 아세톤 등의 유기 용제 등을 사용할 수 있다. 조성물의 점도는 20Pa?S 이하로 설정하는 것이 바람직한데, 이는 조성물이 건조되는 것을 방지하고, 토출구로부터 원활하게 조성물을 토출하기 위해서다. 또한 조성물의 표면장력은, 40mN/m 이하가 바람직하다. 조성물의 점도 등은 용매나 용도에 따라 적절하게 조정하면 된다. 일례로서, ITO나, 유기 인듐, 유기 주석을 용매에 용해 또는 분산되게 한 조성물의 점도는 5 ~ 20mPa?S, 은을 용매에 용해 또는 분산되게 한 조성물의 점도는 5 ~ 20mPa?S, 금을 용매에 용해 또는 분산되게 한 조성물의 점도는 5 ~ 20mPa?S로 설정하면 된다.
또한 도전층은 복수의 도전성 재료를 적층해서 형성해도 된다. 또한 도전성 재료로 은을 사용하여 액적토출법으로 도전층을 형성한 후, 구리 등으로 도금해도 된다. 도금은 전기도금이나 무전계 도금법으로 한다. 도금은 도금 재료를 포함하는 용액을 채운 용기에 기판 표면을 담가서 해도 되지만, 기판을 비스듬히(또는 수직으로) 세워서 설치하고, 도금하는 재료를 포함하는 용액을, 기판 표면에 흘려 도포해도 된다. 기판을 세우고 용액을 흘려 도포함으로써 도금을 행하면, 공정 장치가 소형화되는 이점이 있다. 각 노즐의 지름이나 원하는 패턴 형상 등에 의존하지만, 노즐의 막힘 방지나 매우 세밀한 패턴의 제조를 위해, 도전체의 입자의 지름은 가능한 한 작은 것이 바람직한데, 특히 입경 0.1μm 이하가 바람직하다. 조성물은 전해법, 애토마이즈법 또는 습식환원법 등의 공지의 방법으로 형성되며, 그 입자 사이즈는 일반적으로 약 0.01 ~ 10μm다. 단, 가스 증발법으로 조성물을 형성하면, 분산제로 보호된 나노 분자는 약 7nm로 미세하다. 또한, 이 나노 입자를 각각 피복 재료로 보호하면, 나노 입자는 용제 내에서 응집 없이, 실온에서 안정되게 분산되고, 액체와 유사하게 행동한다. 따라서, 피복제를 사용하는 것이 바람직하다.
본 발명에서는, 유동성을 가지는 조성물은 원하는 패턴으로 가공되므로, 조성물은 그 유동성을 가지는 동안, 피처리물에 토출되어도 유동성을 가질 필요가 있다. 조성물에서 유동성이 지속한다면, 조성물을 토출하는 공정은, 감압 하에서 행해도 된다. 감압 상태에서 행하면, 도전체의 표면에 산화막 등이 형성되지 않는다는 효과가 있다. 조성물을 토출한 후, 건조 및/또는 소성 중 하나 또는 그것들 모두의 공정을 실행한다. 건조와 소성의 공정은 모두 가열처리의 공정이다. 예를 들면 건조는 100℃에서 3분간, 소성은 200 ~ 350℃에서 15분간 ~ 30분간 행하는 것으로, 이들 두 공정은 그 목적, 온도와 시간이 다르다. 건조 및 소성 공정은, 상압 상태 또는 감압 하에서, 레이저광의 조사, 급속 열처리, 가열로 등으로 행한다. 또한, 이 가열처리를 행하는 타이밍은 특별히 한정되지 않는다. 건조와 소성 공정을 양호하게 행하기 위해서는, 기판을 가열해도 되는데, 그때의 온도는, 기판 등의 재질에 의존하지만, 일반적으로는 100 ~ 800℃(바람직하게는 200 ~ 350℃)로 한다. 본 공정에 의해, 조성물 내의 용매가 휘발하고, 화학적으로 분산제가 제거되고, 주위의 수지가 경화 수축함으로써, 나노 입자끼리 접촉시켜, 융합과 융착을 가속한다. 따라서 얻어진 도전층은 피복 재료로서 나노 입자를 보호하는 수지를 포함할 수 있다.
레이저광의 조사는, 연속발진 또는 펄스 발진의 기체레이저 또는 고체레이저로 할 수 있다. 기체레이저로는, 엑시머 레이저, YAG레이저 등을 들 수 있고, 고체레이저로는, Cr, Nd 등이 도핑된 YAG, YVO4, GdVO4 등의 결정을 사용한 레이저 등을 들 수 있다. 또한, 레이저광의 흡수율의 관점에서 보면, 연속발진 레이저를 사용하는 것이 바람직하다. 또한 펄스발진과 연속발진을 조합한 소위 하이브리드 레이저조사 방법을 이용해도 된다. 기판(100)의 내열성에 따라서는, 레이저광의 조사에 의한 가열처리는, 상기 기판(100)이 파괴되지 않도록, 수 마이크로 초 내지 수십 초 사이로 행하는 것이 바람직하다. 급속 열처리(RTA)는, 불활성 가스의 분위기 하에서, 자외광 또는 적외광을 조사하는 적외 램프나 할로겐 램프 등을 사용하여, 급격하게 온도를 상승시키고, 수 분 ~ 수 마이크로 초 사이에서 순간적으로 열을 가해서 행한다. 이 처리는 순간적으로 행하므로, 실질적으로 최외곽 박막만을 가열할 수 있고, 하층의 막에는 영향을 주지 않는다. 즉, 플라스틱 기판 등의 내열성이 약한 기판에도 영향을 주지 않는다.
액적토출법으로 조성물을 토출하여 게이트 전극층(105), 게이트 전극층(104), 게이트 배선층(106)을 형성한 후, 그 평탄성을 높이기 위해서 표면을 압력에 의해 평탄화해도 된다. 프레스 방법으로는, 롤러형인 것을 표면에 주사함으로써 요철을 경감하거나, 평탄한 판자형인 것으로 표면을 프레스해도 된다. 표면을 프레스할 때에, 가열공정을 행해도 된다. 또는 용제 등으로 표면을 연화, 또는 융해시키고, 에어 나이프로 표면의 요철부를 제거해도 된다. 또한 CMP법을 이용해서 연마해도 된다. 이 공정은, 액적토출법으로 인해 요철이 생긴 경우에, 그 표면을 평탄화할 경우 적용할 수 있다.
게이트 전극층(105), 게이트 전극층(104), 게이트 배선층(106) 위에 게이트 절연층(116)을 형성한다(도 15a 내지 15c 참조). 게이트 절연층(116)의 재료로는 규소의 산화물재료 또는 질화물재료 등의 공지의 재료를 사용할 수 있다. 게이트 절연층(106)은 단층으로 형성해도 되고 적층으로 형성해도 된다. 본 실시예에서는, 질화규소막, 산화규소막, 질화규소막의 3층 적층으로 한다. 또한 상기 층들의 단층, 산화질화규소막의 단층, 2층으로 된 적층도 가능하다. 바람직하게는, 치밀한 막 재료를 가지는 질화규소막을 사용할 수 있다. 액적토출법으로 형성되는 도전층에 은이나 구리를 사용할 경우, 질화규소막이나 NiB막을 형성하면 불순물의 확산을 방지할 수 있고, 표면을 평탄화할 수 있다. 낮은 성막 온도로 게이트 리크 전류가 작고 치밀한 절연막을 형성하기 위해서는, 아르곤 등의 불활성 원소를 포함하는 반 응 가스를 사용하여, 불활성 가스 원소를 절연막 내에 혼입시키면 된다.
반도체막을 형성한다. 일도전형을 가지는 반도체층은 필요에 따라 형성하면 된다. 본 실시예에서는, 반도체층(107), 반도체층(108)과 일도전형을 가지는 n형 반도체층(109), 일도전형을 가지는 n형 반도체층(110)을 형성한다(도 8, 도 15a 내지 15c 참조). 또 n형 반도체막을 사용하는 n채널형 TFT의 NMOS구조, p채널 반도체막을 사용한 p채널형 TFT의 PMOS구조, n채널형 TFT와 p채널형 TFT의 CMOS구조를 제조할 수 있다. 도전성을 부여하기 위해서, 도전성을 부여하는 원소를 도핑에 의해 첨가하고, 불순물영역을 반도체층에 형성함으로써 n채널형 TFT, p채널형 TFT를 형성할 수도 있다.
반도체층은 공지의 수단(스퍼터링법, LPCVD법, 또는 플라즈마CVD법 등)으로 형성하면 된다. 반도체층의 재료에 한정은 없지만, 실리콘 또는 실리콘 게르마늄 합금으로 형성하는 것이 바람직하다.
반도체층의 소재로는, 아모포스 반도체(대표적으로는 수소화 아모포스 실리콘), 결정성 반도체(대표적으로는 폴리실리콘), 세미 아모포스 반도체를 사용한다. 폴리실리콘(다결정 실리콘)에는, 800℃ 이상의 프로세스 온도를 거쳐 형성되는 폴리실리콘을 주재료로서 사용한 소위 고온 폴리실리콘이나, 600℃ 이하의 프로세스 온도로 형성되는 폴리실리콘을 주재료로 사용한 소위 저온 폴리실리콘, 결정화를 촉진하는 원소 등을 첨가하여 결정화시킨 폴리실리콘 등을 포함하고 있다.
다른 물질로서, 세미 아모포스 반도체 또는 반도체층의 일부에 결정상을 포함하는 반도체를 사용할 수도 있다.
반도체층에, 결정성 반도체층을 사용할 경우, 그 결정성 반도체층의 제조 방법으로는, 공지의 방법(레이저 결정화법, 열결정화법, 또는 니켈 등의 결정화를 촉진하는 원소를 사용한 열결정화법 등)을 이용할 수 있다. 미결정 반도체(세미 아모포스 반도체; SAS)는 레이저 조사로 결정화하여 결정성을 높일 수 있다. 결정화를 촉진하는 원소를 도입하지 않을 경우에는, 질소분위기 하에서 500℃로 1시간 가열함으로써 아모포스 규소막의 함유 수소를 방출하여 수소의 농도를 1×1020atoms/cm3 이하로까지 낮춘다. 수소 농도를 낮추는 이유는 많은 수소를 함유하는 아모포스 반도체막은 레이저광이 조사되는 경우 파괴되기 때문이다.
아모포스 반도체 층에 금속 원소를 도입하는 방법으로는, 그 금속 원소를 아모포스 반도체층의 표면 또는 그 내부에 존재시킬 수 있는 방법이면 특별히 한정되지 않는다. 예를 들면 스퍼터링법, CVD법, 플라스마처리법(플라즈마CVD법도 포함한다), 흡착법, 금속염의 용액을 도포하는 방법을 이용할 수 있다. 상기 방법들 중, 용액을 사용하는 도포법은 간편한 수단이며 금속 원소의 밀도를 조정하는 데 유용하다. 아모포스 반도체층의 표면의 습윤성을 개선하고, 아모포스 반도체층의 표면 전체에 용액을 도포하기 위해서, 산소분위기에서의 UV빛의 조사, 열산화법, 히드록시 래디컬을 포함하는 오존수 또는 과산화 수소에 의한 처리 등에 의해, 산화막을 성막하는 것이 바람직하다.
아모포스 반도체층의 결정화는, 열처리와 레이저광 조사에 의한 결정화를 조합해도 되고, 열처리나 레이저광 조사를 복수 회 행해도 된다.
또한 결정성 반도체층을, 직접 기판에 선형 플라즈마법으로 형성해도 된다. 또한 선형 플라즈마법을 이용하여, 결정성 반도체층을 선택적으로 기판 위에 형성해도 된다.
반도체로서, 유기재료를 사용하는 유기반도체를 사용해도 된다. 유기반도체로는, 저분자재료, 고분자재료 등을 사용할 수 있다. 또한 유기색소, 도전성 고분자재료 등도 사용할 수 있다.
본 실시예에서는, 반도체로서 아모포스 반도체를 사용한다. 반도체층을 형성하고, 그 후에 플라즈마CVD법 등에 의해 일도전형을 가지는 반도체층으로서 n형 반도체층을 형성한다.
레지스트나 폴리이미드 등의 절연체로 된 마스크를 사용함으로써, 반도체층, n형 반도체층을 동시에 패턴 가공하여, 반도체층(107), 반도체층(108), n형 반도체층(109), n형 반도체층(110)을 형성한다(도 8, 도 15a 내지 15c 참조). 마스크를 형성하는 재료로는 에폭시 수지, 아크릴수지, 페놀수지, 노보렉 수지, 멜라민수지, 우레탄 수지 등의 수지재료를 사용한다. 또한 벤조시클로부텐, 파릴렌, 플레어, 투과성을 가지는 폴리이미드 등의 유기재료, 실록산계 폴리머 등의 중합에 의해 생긴 화합물재료, 수용성 호모폴리머와 수용성 혼성중합체를 포함하는 조성물재료 등을 사용해서 액적토출법으로 형성할 수 있다. 또는, 감광제를 포함하는 시중의 레지스트 재료를 사용해도 되는데, 예를 들면 대표적인 포지티브형 레지스트인 노보렉 수지, 감광제인 나프토퀴논 디아지드 화합물, 네거티브형 레지스트인 베이스 수지, 디페닐실란디올 및 산발생제 등을 사용해도 된다. 어느 재료를 사용하는 경우라도, 그 표면장력과 점도는, 용매의 농도를 조정하거나, 계면 활성제 등을 첨가해서 적절히 조정한다.
본 실시예에서, 게이트 전극층(105), 게이트 전극층(104)을 액적토출법으로 형성하는 경우, 전처리로서, 피형성 영역 근방에 습윤성이 다른 영역을 형성하는 처리를 행해도 된다. 본 발명에 있어서, 액적토출법으로 액적을 토출해서 패턴을 형성하는 경우, 패턴의 피형성 영역에 저습윤성 영역, 고습윤성 영역을 형성함으로써, 패턴의 형상을 제어할 수 있다. 이 처리를 피형성 영역에 행함으로써, 피형성 영역에서는, 습윤성에 차이가 생기고, 습윤성이 높은 피형성 영역에만 액적이 머문다. 따라서 제어성 좋게 패턴을 형성할 수 있다. 이 공정은, 액상 재료를 사용할 경우, 모든 기본 전처리로서 적용할 수 있고, 마스크가 반드시 요구되지는 않으므로, 공정이 간략화하는 효과가 있다.
그리고, 레지스트나 폴리이미드 등의 절연체로 된 마스크를 액적토출법으로 형성한다. 그 마스크를 사용하고, 에칭 가공에 의해 게이트 절연층(116)의 일부에 콘택홀(145)을 형성하고, 게이트 절연층(116)의 하측에 설치된 게이트 전극층(104)의 일부를 노출한다. 에칭 가공은 플라스마 에칭(드라이 에칭) 또는 습식 에칭 중 어느 것을 채용해도 된다. 대면적 기판을 처리하기 위해서는 플라스마 에칭이 바람직하다. 에칭 가스로는, CF4, NF3, Cl2, BCl3, 등의 불소계 또는 염소계의 가스를 사용하고, He 이나 Ar 등의 불활성 가스를 적절히 첨가해도 된다. 대기압 방전의 에칭 가공을 적용하면, 국소적인 방전 가공도 가능해서, 기판의 전체 면에 마스크층 을 형성할 필요가 없다.
마스크를 제거한 후, 도전성 재료를 포함하는 조성물을 토출함으로써, 소스 전극층 또는 드레인 전극층(111), 소스 전극층 또는 드레인 전극층(112), 소스 전극층 또는 드레인 전극층(113), 소스 전극층 또는 드레인 전극층(114)을 형성한다. 상기 소스 전극층 또는 드레인 전극층(111, 112, 113, 114)을 마스크로 사용해서, 반도체층(107), 반도체층(108) 및 n형 반도체층(109), n형 반도체층(110)을 패턴 가공하여, 반도체층(107), 반도체층(108)을 노출시킨다(도 9, 도 16 참조). 소스 전극층 또는 드레인 전극층(111)은 소스 배선층의 기능을 하는 반면, 소스 전극층 또는 드레인 전극층(113)은 전원선의 기능을 한다.
소스 전극층 또는 드레인 전극층(111), 소스 전극층 또는 드레인 전극층(112), 소스 전극층 또는 드레인 전극층(113), 소스 전극층 또는 드레인 전극층(114)을 형성하는 공정도, 전술한 게이트 전극층(105)을 형성할 때와 동일한 절차에 따라 형성할 수 있다. 이 경우, 소스 배선층, 전원선의 비교적 폭이 넓은 도전층을 형성하는 영역을 고습윤성 영역으로 하고, 그 고습윤성 영역과 저습윤성 영역에 걸치도록 도전성 재료를 포함하는 조성물을 토출한다. 저습윤성 영역 위의 조성물은 고습윤성 영역에 일부 유동하므로, 얇고 미세한 배선이 형성된다. 그 얇고 미세한 배선은 화소 내에서 소스 전극 또는 드레인 전극의 기능을 하는 도전층으로 사용된다. 그 후 소스는 배선층, 전원선을 고습윤성 영역 위에 형성한다.
소스 전극층 또는 드레인 전극층(111), 소스 전극층 또는 드레인 전극층(112), 소스 전극층 또는 드레인 전극층(113), 소스 전극층 또는 드레인 전극 층(114)을 형성하는 도전성 재료로는, Ag(은), Au(금), Cu(동), W(텅스텐), Al(알루미늄) 등의 금속의 입자를 주성분으로 한 조성물을 사용할 수 있다. 또는 투광성을 가지는 인듐주석산화물(ITO), 인듐주석산화물과 산화규소로 이루어지는 ITSO, 유기 인듐, 유기 주석, 산화아연, 질화 티타늄 등을 조합하여 도전성 재료로 사용해도 된다.
액적토출법을 이용해서 형성하는 도전층의 기본 전처리로서, 전술한 하지막을 형성하는 공정을 행한다. 이 처리 공정은, 도전층을 형성한 후에 행해도 된다. 이 공정에 의해, 층 사이의 밀착성이 향상되기 때문에, 표시장치의 신뢰성을 향상시킬 수 있다.
게이트 절연층(116)에 형성한 콘택홀(145)에 있어서, 소스 전극층 또는 드레인 전극층(112)과 게이트 전극층(104)을 전기적으로 접속시킨다. 소스 전극층 또는 드레인 전극층의 일부는 용량소자를 형성한다.
게이트 절연층(116)의 일부에 콘택홀(145)을 형성하는 공정을, 소스 전극층 또는 드레인 전극층(111), 소스 전극층 또는 드레인 전극층(112), 소스 전극층 또는 드레인 전극층(113), 소스 전극층 또는 드레인 전극층(114) 형성 후에, 소스 전극층 또는 드레인 전극층(111), 소스 전극층 또는 드레인 전극층(112), 소스 전극층 또는 드레인 전극층(113), 소스 전극층 또 는드레인 전극층(114)을 마스크로 해서 사용해서 콘택홀(145)을 형성해도 된다. 그리고 콘택홀(145)에 도전층을 형성하고, 소스 전극층 또는 드레인 전극층(112)과 게이트 전극층(104)을 전기적으로 접속한다. 이 경우, 공정이 간략해진다는 이점이 있다.
게이트 절연층(116) 위에 선택적으로, 도전성 재료를 포함하는 조성물을 토출하여, 제1의 전극층(117)을 형성한다(도 10, 도 17a 내지 17c 참조). 물론 이 제1의 전극층(117)을 형성할 때, 게이트 전극층(105)을 형성했을 때와 같이, 저습윤성 영역, 고습윤성 영역을 형성하는 전처리를 행해도 된다. 고습윤성 영역에 도전성 재료를 포함하는 조성물을 토출함으로써 제1의 전극층(117)을 보다 제어성 좋고, 선택적으로 형성할 수 있다. 제1의 전극층(117)은, 기판(100) 측으로부터 빛을 방사할 경우에는, 인듐주석산화물(ITO), 산화규소를 포함하는 인듐주석산화물(ITSO), 산화아연(ZnO)을 포함하는 인듐 아연산화물(IZO), 산화아연(ZnO), ZnO에 갈륨(Ga)을 도프한 것, 산화 주석(SnO2) 등을 포함하는 조성물에 의해 소정의 패턴을 형성하고, 소성에 의해 형성해도 된다.
바람직하게는, 제1의 전극층(117)은 스퍼터링법에 의해 인듐주석산화물(ITO), 산화규소를 포함하는 인듐주석산화물(ITSO), 산화아연(ZnO) 등으로 형성한다. 더 바람직하게는, ITO에 산화규소가 2 ~ 10중량％ 포함된 타겟을 사용해서 스퍼터링법으로 제1의 전극층(117)을 형성한다. 이밖에, ZnO에 갈륨(Ga)을 도프한 도전성 재료, 산화규소를 포함하는 산화인듐에 2 ~ 20％의 산화아연(ZnO)을 혼합한 산화물도전성 재료인 인듐 아연산화물(IZO)을 사용해도 된다. 스퍼터링법에 의해 제1의 전극층(117)을 형성한 후에는, 액적토출법을 이용해서 마스크층을 형성하고 제1의 전극층(117)을 에칭하여 원하는 패턴으로 형성한다. 본 실시예에서, 제1의 전극층(117)은, 투광성을 가지는 도전성 재료로 액적토출법을 이용해서 형성하는데, 구체적으로는, 인듐주석산화물, ITO와 산화규소로 구성된 ITSO를 사용해서 형 성한다.
본 실시예에서는, 게이트 절연층(116)이 질화규소로 이루어지는 질화규소막, 산화질화규소막(산화규소막), 질화규소막의 3층으로 형성되는 예에 대해 서술한다. 바람직한 구성으로서, 산화규소를 포함하는 산화인듐 주석으로 형성되는 제1의 전극층(117)은, 게이트 절연층(116)에 포함되는 질화규소로 이루어지는 절연층과 밀접해서 형성된다. 이에 따라 전계발광층에서 발광한 빛이 외부로 방사되는 비율을 높일 수 있는 효과가 있다. 게이트 절연층은 용량소자의 기능을 할 수 있도록 게이트 전극층과 제1의 전극층 사이에 개재한다.
제1의 전극층(117)은, 소스 전극층 또는 드레인 전극층(114)을 형성하기 전에, 게이트 절연층(116) 위에 선택적으로 형성할 수 있다. 이 경우, 본 실시예는 소스 전극층 또는 드레인 전극층(114)과, 제1의 전극층(117)의 접속 구조는, 제1의 전극층 위에 소스 전극층 또는 드레인 전극층(114)이 적층되는 구조로 된다. 제1의 전극층(117)을 소스 전극층 또는 드레인 전극층(114)보다 먼저 형성하는 경우, 제1의 전극층(117)은 평탄한 영역에 형성할 수 있다. 따라서 제1의 전극층(117)은 피복성, 성막성이 양호하며, CMP 등의 연마 처리도 충분히 행할 수 있으므로 평탄성 좋게 형성할 수 있다.
또는 소스 전극층 또는 드레인 전극층(114) 위에 층간절연층이 되는 절연층을 형성하고, 배선층에 의해, 소스 전극층 또는 드레인 전극층(114)이 제1의 전극층(117)과 전기적으로 접속하는 구조를 채용해도 된다. 이 경우, 개구부(콘택홀)는 절연층을 제거해서 형성하지 않고, 절연층에 대하여 저습윤성 물질을 소스 전극층 또는 드레인 전극층(114) 위에 형성한다. 그 후에 절연층을 포함하는 조성물을 도포법 등으로 도포하면, 저습윤성 물질이 형성되어 있는 영역을 제외한 영역에 절연층이 형성된다.
가열, 건조 등에 의해 절연층을 고화해서 형성한 후, 저습윤성 물질을 제거하여, 개구부를 형성한다. 이 개구부를 충전하도록 배선층을 형성하고, 이 배선층에 접하도록 제1의 전극층(117)을 형성한다. 이 방법을 이용하면, 에칭에 의해 개구부를 형성할 필요가 없으므로 공정이 간략해지는 효과가 있다.
발광한 빛을 기판(100)과는 반대쪽으로 방사시키는 구조로 할 경우, 반사형 EL표시 패널을 제조할 경우에는, Ag(은), Au(금), Cu(구리), W(텅스텐), Al(알루미늄) 등의 금속의 입자를 주성분으로 한 조성물을 사용할 수 있다. 다른 방법으로는, 스퍼터링법으로 투명도전막 혹은 광반사성 도전막을 형성하고, 액적토출법에 의해 마스크 패턴을 형성하고, 에칭 가공을 조합해서 제1의 전극층(117)을 형성해도 된다.
제1의 전극층(117)의 표면이 평탄화되도록, CMP법이나, 폴리비닐알코올계의 다공질체로 세정하고, 연마해도 된다. CMP법을 이용한 연마 후에, 제1의 전극층(117) 표면에 자외선조사, 산소 플라스마처리 등을 행해도 된다.
이상의 공정에 의해, 기판(100) 위에 보텀 게이트형(역스태거형이라고도 한다) TFT와 제1의 전극이 접속된 표시 패널용 TFT기판이 완성된다. 본 실시예의 TFT는 채널 에칭형이다.
다음으로, 절연층(121)(제방이라고도 한다)을 선택적으로 형성한다. 절연 층(121)은 제1의 전극층(117) 위에 개구부를 가지도록 형성한다. 본 실시예에서는, 절연층(121)을 전면에 형성하고, 레지스트 등의 마스크를 사용하여, 에칭하고 패터닝한다. 절연층(121)을 직접 선택적으로 형성할 수 있는 액적토출법이나 인쇄법 등을 이용해서 형성하는 경우에는, 에칭에 의한 패터닝은 반드시 요구되지 않는다. 절연층(121)도 본 발명의 전처리에 의해, 원하는 형상으로 형성할 수 있다.
절연층(121)은, 산화규소, 질화규소, 산화질화규소, 산화알루미늄, 질화알루미늄, 산질화알루미늄 등의 무기절연성 재료, 또는 아크릴산, 메타크릴산 및 이것들의 유도체, 또는 폴리이미드, 방향족 폴리아미드, 폴리벤즈이미다졸 등의 내열성 고분자, 또는 실록산계 재료를 출발 재료로서 형성된 규소, 산소, 수소로 되는 화합물 중 Si-0-Si 결합을 포함하는 무기 실록산, 규소상의 수소가 메틸이나 페닐과 같은 유기기에 의해 치환된 유기 실록산계의 절연재료로 형성할 수 있다. 아크릴, 폴리이미드 등의 감광성, 비감광성 재료를 사용해서 형성해도 된다. 감광성 재료를 사용하면, 레지스트 마스크 없이 패터닝할 수 있다. 본 실시예에서는, 감광성 유기수지재료를 사용한다. 절연층(121)은 곡률반경이 연속적으로 변화되는 형상이 바람직한데, 이는 그 위에 형성되는 전계발광층(122), 제2의 전극층(123)의 피복성이 향상되기 때문이다.
액적토출법으로, 조성물을 토출하여 절연층(121)을 형성한 후, 그 평탄성을 향상시키기 위해 표면에 압력을 가해 프레스해서 평탄화해도 된다. 프레스의 방법으로는, 롤러형인 것을 표면에 주사함으로써, 요철을 고르게 하도록 경감하거나, 평탄한 판자형인 것으로 표면을 수직하게 프레스해도 된다. 또는 용제 등에 의해 표면을 연화, 또는 융해시키고 에어 나이프로 표면의 요철부를 제거해도 된다. 또한 CMP법을 이용해서 연마해도 된다. 이 공정은, 액적토출법으로 인해 요철이 생긴 경우에, 그 표면을 평탄화할 경우 적용할 수 있다. 평탄성이 향상되면, 표시가 불균일해지는 것을 방지할 수 있고, 고선명의 화상을 표시할 수 있다.
표시 패널용 TFT기판(100) 위에, 발광소자를 형성한다(도 18a 내지 18c 참조).
전계발광층(122)을 형성하기 전에, 대기압에서 200℃의 열처리를 행해 제1의 전극층(117), 절연층(121) 중 혹은, 그 표면에 흡착하고 있는 수분을 제거한다. 감압 하에서 200 ~ 400℃, 바람직하게는 250 ~ 350℃에 열처리를 행하고, 전계발광층(122)을 진공증착법이나, 감압 상태의 액적토출법으로 형성하는 것이 바람직하다.
전계발광층(122)으로서, 적색(R), 녹색(G), 청색(B)의 발광을 나타내는 재료를, 각각 증착 마스크를 사용한 증착법 등에 의해 선택적으로 형성한다. 적색(R), 녹색(G), 청색(B)의 발광을 나타내는 재료는 컬러필터의 경우처럼 액적토출법으로 형성할 수 있다(저분자 또는 고분자재료 등). 액적토출법은 마스크를 사용하지 않더라도, RGB 패터닝이 가능하므로 바람직하다. 전계발광층(122) 위에 제2의 전극층(123)을 적층 형성하고, 발광소자를 사용한 표시 기능을 가지는 표시장치를 완성한다.
도면에는 나타내지 않았지만, 제2의 전극층(123)을 덮도록 패시베이션막을 설치하는 것은 효과적이다. 표시장치를 구성할 때에 설치하는 보호막은, 단층구조 여도 되고 다층구조여도 된다. 패시베이션막으로는, 질화규소(SiN), 산화규소(SiO2), 산화질화규소(SiON), 질화산화규소(SiNO), 질화알루미늄(AIN), 산화질화알루미늄(AlON), 질소함유량이 산소함유량보다도 많은 질화산화알루미늄(AINO) 또는 산화알루미늄, 다이아몬드 라이크 카본(DLC), 질소함유 탄소막(CNx)을 포함하는 절연막으로 이루어지고, 상기 절연막을 단층 혹은 조합한 적층을 이용할 수 있다. 예를 들면 질소함유 탄소막(CNx), 질화규소(SiN)과 같은 적층, 또 유기재료를 사용할 수도 있고, 스티렌 폴리머 등 고분자의 적층도 가능하다. 또한 실리콘(Si)과 산소(0)의 결합으로 골격구조가 구성되고, 치환기에 적어도 수소를 포함하는 재료, 혹은 치환기에 불소, 알킬기, 또는 방향족 탄화수소 중 적어도 일종을 가지는 재료를 사용해도 된다.
이때, 커버리지가 양호한 막을 패시베이션막으로 사용하는 것이 바람직하고, 탄소막, 특히 DLC막을 사용하는 것이 효과적이다. DLC막은 실온 내지 100℃ 이하의 온도범위에서 성막 가능하기 때문에, 내열성이 낮은 전계발광층의 위쪽에도 DLC막을 용이하게 성막할 수 있다. DLC막은, 플라즈마CVD법(대표적으로는, RF플라즈마CVD법, 마이크로파CVD법, 전자 사이클로트론 공명(ECR)CVD법, 열필라멘트CVD법 등), 연소염법, 스퍼터링법, 이온빔증착법, 레이저증착법 등으로 형성할 수 있다. 성막에 사용하는 반응 가스로는, 수소 가스와, 탄화수소계 가스(예를 들면 CH4, C2H2, C6H6 등)를 사용하고, 그로방전으로 이온화한다. 음 자기 바이어스가 걸린 캐소드에 이온을 가속시켜 충돌시켜서 성막한다. CNx막은 반응 가스로서 C2H4가스와 N2가스를 사용해서 형성하면 된다. DLC막은 산소에 대한 블록킹 효과가 높고, 전계발광층의 산화를 억제하는 것이 가능하다. 따라서 이후에 이어지는 밀봉 공정시에 전계발광층이 산화되는 것을 방지할 수 있다.
계속해서, 밀봉제를 형성하고, 밀봉기판을 사용해서 밀봉한다. 그 후에 게이트 배선층(106)에 플렉시블 배선 기판을 접속하여, 외부와 전기적으로 접속해도 된다. 소스 배선층의 기능을 하는 소스 전극층 또는 드레인 전극층(111)도 유사하다.
본 발명을 이용해서 제조한 EL표시 패널의 완성도를 도 33a 및 33b에 나타낸다. 도 33a는 EL표시 패널의 평면도이며, 도 33b은, 도 33a에 있어서의 선 E-F에 따른 단면도다. 도 33a 및 33b에 있어서, 소자기판(3300) 위에 형성된 화소부(3301)는 화소(3302), 게이트 배선층(3306a), 게이트 배선층(3306b), 소스 배선층(3308)을 포함한다. 화소부(3301)는 밀봉기판(3310)과 밀봉제(3303)에 의해 밀봉된다. 본 실시예에서는, FPC(3350) 위에 구동IC(3351)를 설치하고, TAB 방식으로 설치하고 있다.
도 33a, 33b에 나타낸 바와 같이, 표시 패널 내에는 소자의 수분에 의한 열화를 막기 위해서, 건조제(3305), 건조제(3304a), 건조제(3304b)가 설치되어 있다. 건조제(3305)는 화소부 주위를 둘러싸도록 형성되며, 건조제(3304a, 3304b)는 게이트 배선층(3306a, 3306b)에 대응하는 영역에 형성되어 있다. 본 실시예에서는, 건조제는, 도 33b에 나타낸 바와 같이 밀봉기판 위에 형성된 오목부에 설치되어, 표시패널의 박형화를 방해하지 않는다. 게이트 배선층에 대응하는 영역에 건조제를 형성하여, 흡수 면적을 넓게 잡을 수 있고 흡수 효과도 향상된다. 직접 발광하지 않는 게이트 배선층 위에 건조제를 형성하므로, 광 취출 효율을 저하시키지 않는다. 본 실시예에서는, 표시 패널에 충전제(3307)를 충전한다. 이 충전제(3307)로서, 흡습성을 포함하는 물질을 사용하면, 다른 흡수 효과를 얻을 수 있고, 소자의 열화를 막을 수 있다.
본 실시예에서는, 유리 기판으로 발광소자를 밀봉한 예에 관하여 설명한다. 밀봉 처리는, 발광소자를 수분으로부터 보호하기 위한 처리다. 밀봉 처리로는, 커버재로 기계적으로 봉입하는 방법, 열경화성 수지 또는 자외광 경화성 수지로 봉입하는 방법, 금속산화물이나 질화물 등의 배리어 능력이 높은 박막으로 밀봉하는 방법 중 어느 하나를 이용한다. 커버재로는, 유리, 세라믹, 플라스틱 혹은 금속을 사용할 수 있다. 커버재를 통해 빛을 방사시키는 경우에는 커버재가 투광성을 지닐 필요가 있다. 커버재와 상기 발광소자가 형성된 기판은 열경화성 수지 또는 자외광 경화성 수지 등의 밀봉제를 사용해서 점착시킨다. 이 밀폐 공간 내에 산화바륨으로 대표되는 흡습제를 설치하는 것도 효과적이다. 흡습제는 밀봉제 위에 형성해도 되고, 발광소자로부터의 빛을 방해하지 않도록 분리벽 위나 주변부에 형성해도 된다. 커버재와 기판에 의해 형성된 공간을 열경화성 수지 혹은 자외광 경화성 수지로 충전할 수 있다. 이 경우, 열경화성 수지 혹은 자외광 경화성 수지 내에 산화바륨으로 대표되는 흡습제를 첨가하면 효과적이다.
본 실시예에서, 스위칭TFT는 단일 게이트 구조를 나타냈지만, 더블 게이트 구조 등의 멀티 게이트 구조로 해도 된다. 반도체를 SAS나 결정성 반도체를 사용해서 제조하는 경우, 일도전형을 부여하는 불순물의 첨가에 의해 불순물영역을 형성 할 수도 있다. 이 경우, 반도체층은 농도가 다른 불순물영역을 가질 수 있다. 예를 들면 반도체층의 채널 영역 근방, 게이트 전극층과 겹치는 영역은 저농도 불순물영역으로 하고, 그 외측의 영역을 고농도 불순물영역으로 할 수 있다.
이상 나타낸 바와 같이, 본 실시예에서는, 포토마스크를 이용한 광 노광 공정을 이용하지 않는 것에 의해, 공정을 간략화할 수 있다. 또한 액적토출법을 이용해서 기판 위에 직접적으로 각종 패턴을 형성하여, 한 변이 1000mm을 초과하는 제5세대 이후의 유리 기판을 사용해도, 용이하게 표시 패널을 제조할 수 있다.
본 발명에 따르면, 원하는 패턴을 제어성 좋게 형성할 수 있고, 재료의 손실도 적고, 코스트 다운도 달성할 수 있다. 따라서 고성능, 고신뢰성의 표시장치를 수율 좋게 제조할 수 있다.
(실시예 5)
본 발명의 실시예로서, 도 36a 내지 도 37b를 참조하여 설명한다. 본 실시예는, 톱 게이트형(순 스태거형) 박막 트랜지스터를 사용하여, 표시장치를 제조한다. 표시소자로서 액정재료를 사용한 액정표시장치의 예를 게시한다. 본 실시예의 도면에 있어서, 동일 구성은 동일 부호로 나타내고, 반복된 설명은 생략한다. 도 36a 내지 도 37b는 표시장치의 단면도다.
기판(300) 위에, 실시예 1과 같이 미세한 패턴(350)을 형성한다. 패턴(350)은, 실시예 1에 있어서의 도 2a 및 2e의 패턴(57)에 대응한다. 패턴(350)은 저습윤성 물질(351)을 가지는 저습윤성 영역 위에 형성되어 있다. 패턴(350)은, 저습윤성 물질(351)을 가지는 저습윤성 영역과 고습윤성 영역(도시 생략)에 걸치고, 액적토 출법으로 패턴형성재료를 포함하는 조성물로서 토출된다. 유동성을 가지는 조성물은, 피형성 영역의 습윤성의 차이로 인해, 저습윤성 영역에 안정되지 않고, 저습윤성 영역과 고습윤성 영역이 접하는 경계에서, 고습윤성 영역으로 일부 유동한다. 이는 패턴형성재료를 포함하는 조성물에 대한 습윤성이 낮은 저습윤성 영역에서는, 패턴형성재료를 포함하는 조성물은 잘 젖지 않으므로, 조성물은 고정하기 어렵고, 보다 안정성이 높은 고습윤성 영역으로 유동하기 때문이다. 그 결과, 패턴형성재료를 포함하는 조성물은, 유동성과 피형성 영역에 대한 습윤성의 차이로 인해, 패턴(350)의 형상으로 변하게 하고, 안정된다. 저습윤성 영역 위에 형성되는 패턴(350)은, 그 일부가 고습윤성 영역으로 유동했기 때문에, 미세하다.
패턴(350)을 마스크로 해서 저습윤성 물질(351)을 제거한다. 도 36b에 나타낸 바와 같이, 패턴(350) 아래에만 습윤성이 낮은 물질(351)이 잔존하고, 그 주위의 영역은 고습윤성 영역(360)이다. 고습윤성 영역은, 저습윤성 물질(351)을 가지지 않으므로 습윤성이 높고, 접촉각도 낮다. 다음으로, 저습윤성 물질(351)에 대해 선택비가 높은 에칭 방법으로, 패턴(350)만을 제거한다. 에칭법은 드라이 에칭법이어도 되고 습식 에칭법이어도 되며, 애싱 등으로 해도 된다. 이때, 저습윤성 물질과 패턴형성재료에 대하여 선택비가 높은 에칭 가스, 또는 에칭제를 사용하는 것이 바람직하다. 패턴(350)을 제거하면, 잔존하는 저습윤성 물질(351)은, 저습윤성 영역(301)으로서 기판의 최상 면에 존재한다. 저습윤성 영역(301)은, 본 발명에 의해 미세한 패턴(350)을 마스크로 해서 형성되었기 때문에, 미세한 형상을 가진다. 저습윤성 영역(301)을 가로질러, 주위의 고습윤성 영역(360) 위에 걸치도록 도전성 재료를 포함하는 조성물을 유동성을 가지는 액적으로서, 노즐(380)로부터 토출한다.
토출된 유동성을 가지는 도전성 재료를 포함하는 조성물은, 그 피형성 영역의 습윤성의 차이로 인해, 저습윤성 영역(301) 위에 안정되지 않고, 고습윤성 영역(360)과 저습윤성 영역(301)의 경계에서, 고습윤성 영역(360)으로 유동한다. 이는 도전성 재료를 포함하는 조성물에 대한 습윤성이 낮은 저습윤성 영역(301)에서는, 도전성 재료를 포함하는 조성물이 반발하므로, 조성물은 고정되지 않고, 보다 안정성이 높은 고습윤성 영역(360)으로 유동하게 때문이다. 그 결과, 도전성 재료를 포함하는 조성물은, 그 유동성과 피형성 영역에 대한 습윤성의 차이로 인해, 소스 전극층 또는 드레인 전극층(330), 소스 전극층 또는 드레인 전극층(308)의 형상으로 변화되고, 안정된다. 따라서, 소스 전극층 또는 드레인 전극층(330), 소스 전극층 또는 드레인 전극층(308) 사이에는, 미세한 간격을 두고 제어성 좋게 형성할 수 있으므로, 소스 전극층 또는 드레인 전극층(330), 소스 전극층 또는 드레인 전극층(308)이 서로 접촉하지 않는다. 따라서 반도체의 채널 폭이 짧으므로, 소스-드레인 영역 사이의 저항이 감소하고 이들 층의 트랜지스터를 통과하는 전류치가 증가하므로, 이들 층은 제어성 좋게 형성된다. 따라서 쇼트 등의 불량을 방지할 수 있다. 본 발명에 따르면, 배선 등이, 소형화, 박막화로 인해 밀집되고 복잡하게 배치되는 설계라도, 고신뢰성을 지니는 선명도 높은 표시장치를 제어성 좋게 형성할 수 있다.
소스 전극층 또는 드레인 전극층(330), 소스 전극층 또는 드레인 전극 층(308)에 n형 반도체층을 형성하고, 레지스트 등으로 된 마스크를 사용해서 에칭한다. 레지스트는 액적토출법을 이용해서 형성하면 된다. n형 반도체층 위에 반도체층을 형성하고, 마스크 등을 사용해서 패터닝한다. 따라서 n형 반도체층(307, 306)이 형성된다.
플라즈마CVD법이나 스퍼터링법을 이용하여, 게이트 절연층(305)을 단층 또는 적층구조로 형성한다(도 36d 참조). 특히 바람직한 형태로는, 질화규소로 이루어지는 절연체층, 산화규소로 이루어지는 절연체층, 질화규소로 이루어지는 절연체층의 3층 적층체로 한다.
다음으로, 게이트 절연층(305) 위에, 레지스트 등으로 이루어지는 마스크를 형성하고, 게이트 절연층(305)을 에칭하여, 콘택홀(345)을 형성한다(도 36e 참조). 본 실시예에서는, 액적토출법으로 콘택홀(345)을 형성하기 위한 마스크를 선택적으로 형성한다.
게이트 절연층(305) 위에 노즐(381)로부터 도전성 재료를 포함하는 조성물을 토출하여, 게이트 전극층(303)을 형성한다. 실시예 1과 같이 본 발명을 이용하여, 원하는 형상의 미세한 라인으로 게이트 전극층을 형성할 수 있다. 본 발명에 따르면, 게이트 전극층(303)의 채널 방향의 길이를 짧게 할 수 있으므로, 소스-드레인 영역 사이의 저항을 더 감소할 수 있고, 트랜지스터를 통과하는 전류치를 더 향상시킬 수 있다.
화소전극층(311)을 액적토출법으로 형성한다. 화소전극층(311)과 소스 또는 드레인 전극층(308)을, 먼저 형성한 콘택홀(345)에서 전기적으로 접속한다. 화소전 극층(311)은 전술한 제1의 전극층(117)과 동일한 재료로 형성할 수 있다. 투과형 액정표시 패널을 제조할 경우에는, 인듐주석산화물(ITO), 산화규소를 포함하는 인듐주석산화물(ITSO), 산화아연(ZnO), 산화아연(SnO2) 등을 포함하는 조성물에 의해 소정의 패턴을 형성하고, 소성에 의해 형성해도 된다.
화소전극층(311)을 덮도록, 인쇄법이나 스핀 코팅법으로, 배향막이라 불리는 절연층(312)을 형성한다. 절연층(312)은, 스크린인쇄법이나 오프셋법을 이용하여, 선택적으로 형성할 수 있다. 그 후에 러빙 처리를 행한다. 계속해서, 밀봉제를 액적토출법으로 화소를 형성한 영역의 주변에 형성한다(도시 생략).
그 후에 배향막의 기능을 하는 절연층(321), 컬러필터의 기능을 하는 착색층(322), 대향전극의 기능을 하는 도전체층(323), 편광판(325)이 설치된 대향기판(324)과 TFT기판(300)을 스페이서를 사이에 두고 점착하고, 대향기판(324)과 TFT기판(300) 사이의 공극에 액정층(320)을 설치함으로써 액정표시 패널을 제조할 수 있다(도 37b 참조). 밀봉제에는 필러가 혼입되어 있어도 되고, 대향기판(324)에는, 연취막(블랙 매트릭스) 등이 형성되어 있어도 된다. 또한, 액정층을 형성하는 방법으로서, 디스펜서식(적하식)이나, 대향기판(324)을 점착한 후 모세관현상을 이용해서 액정을 주입하는 딥식(퍼 올리기식)을 이용할 수 있다.
디스펜서 방식을 채용한 액정적하 주입법을 도 39를 이용하여 설명한다. 도 39의 액정적하 주입법은, 제어장치(40), 촬상수단(42), 헤드(43), 액정(33), 마커(35, 45), 배리어층(34), 밀봉제(32), TFT기판(30), 대향기판(20)으로 이루어진 다. 밀봉제(32)로 폐 루프를 형성하고, 그 안에 헤드(43)로부터 액정(33)을 1회 혹은 복수 회 적하한다. 액정재료의 점성이 높은 경우에는, 연속적으로 토출되고, 리본과 같은 형상으로 피형성 영역에 부착된다. 한편, 액정재료의 점성이 낮을 경우에는, 도 39에 나타낸 바와 같이 간헐적으로 토출되어 액적이 적하된다. 그때, 밀봉제(32)와 액정(33)이 서로 반응하는 것을 방지하기 위해서, 배리어층(34)을 설치한다. 계속해서, 진공에서 기판을 점착하고, 기판 사이의 공극을 액정으로 충전하고, 자외선 경화를 실행한다. 이상의 공정에서 형성된 화소부와 외부의 배선 기판을 접속하기 위해서 접속부를 형성한다. 대기압 또는 대기압 근방 하에서, 산소 가스를 사용한 애싱 처리에 의해, 접속부의 절연체층을 제거한다. 이 처리는, 산소 가스와, 수소, CF4, NF3, H20, CHF3로부터 선택된 하나 또는 복수를 사용해서 행한다. 본 공정에서는 정전기에 의한 손상이나 파괴를 방지하기 위해서, 대향기판을 사용해서 밀봉한 후에, 애싱 처리를 행한다. 그러나 정전기에 의한 영향이 거의 없는 경우에는 애싱 처리를 어느 타이밍에 실시해도 상관없다. 이방성 도전체층을 사이에 두고 배선층이 전기적으로 접속하도록, 접속용 배선 기판을 설치한다. 배선 기판은, 외부에서의 신호나 전위를 전달하는 역할을 한다. 상기 공정을 거쳐, 표시 기능을 가지는 액정표시 패널을 제조할 수 있다.
본 실시예에서는, 스위칭TFT를 단일 게이트 구조로 했지만, 더블 게이트 구조 등의 멀티 게이트 구조로 해도 된다. 반도체를 SAS나 결정성 반도체를 사용해서 제조했을 경우, 일도전형을 부여하는 불순물의 첨가에 의해 불순물영역을 형성할 수 있다. 이 경우, 반도체층은 농도가 다른 불순물영역을 가져도 된다. 예를 들면 반도체층의 채널 영역 근방, 게이트 전극층과 적층하는 영역은, 저농도 불순물영역으로 하고, 상기 영역의 외부 영역을 고농도 불순물영역으로 해도 된다.
이상 나타낸 바와 같이, 본 실시예에서는, 포토마스크를 이용한 광 노광 공정을 이용하지 않는 것에 의해, 공정을 간략화할 수 있다. 또한 액적토출법을 이용해서 기판 위에 직접적으로 각종 패턴을 형성함으로써, 한 변이 1000mm를 초과하는 제5세대 이후의 유리 기판을 사용해도, 용이하게 표시 패널을 제조할 수 있다.
본 발명에 따르면, 세밀한 배선 또는 전극을 제어성 좋게 형성할 수 있어, 신뢰성을 향상시킬 수 있으며, 재료의 손실을 방지하고, 제품 수율을 향상시키고, 가격을 저감할 수 있다.
(실시예 6)
본 발명을 적용해서 박막 트랜지스터를 형성하고, 상기 박막 트랜지스터를 사용해서 표시장치를 제조할 수 있다. 발광소자를 사용하고, 상기 발광소자를 구동하는 트랜지스터로서 n형 트랜지스터를 사용했을 경우, 상기 발광소자로부터 발생하는 빛은, 아랫면 방사, 윗면 방사, 양면 방사 중 어느 하나를 행한다. 여기에서는, 각 경우에 따른 발광소자의 적층구조에 대해서, 도 19a 내지 19c를 이용하여 설명한다.
본 실시예에서는, 본 발명을 적용한 채널 보호형 박막 트랜지스터(481)를 사용한다. 채널 보호막은, 액적토출법을 이용해서 폴리이미드 또는 폴리비닐알코올 등을 적하하여 형성한다. 그 결과, 노광 공정을 생략할 수 있다. 채널 보호막으로 는, 무기재료(산화규소, 질화규소, 산화질화규소, 질화산화규소 등), 감광성 또는 비감광성 유기재료(유기수지재료)(폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트, 벤조시클로부텐 등), 저유전율인 Low k 재료 등의 일종, 혹은 복수 종으로 된 막, 또는 이것들의 막의 적층 등을 사용할 수 있다. 또한 실리콘(Si)과 산소(0)의 결합으로 골격구조가 구성되고, 치환기에 적어도 수소를 포함하는 재료, 혹은 치환기에 불소, 알킬기, 또는 방향족 탄화수소 중 적어도 일종을 가지는 재료를 사용해도 된다. 제조법으로는, 플라즈마CVD법이나 열CVD법 등의 기상성장법이나 스퍼터링법을 이용할 수 있다. 또한 액적토출법이나, 인쇄법(스크린인쇄나 오프셋 등 패턴이 형성되는 방법)을 이용할 수도 있다. 도포법으로 얻어지는 TOF막이나 SOG막 등도 사용할 수 있다.
우선, 빛이 기판(480)으로부터 방사되는 경우, 즉 아랫면 방사를 행할 경우에 대해서, 도 19a를 이용하여 설명한다. 이 경우, 트랜지스터(481)에 전기적으로 접속하도록, 소스 전극 또는 드레인 전극(482), 제1의 전극(484), 전계발광층(485), 제2의 전극(486)이 순차적으로 적층된다. 다음으로, 빛이 기판(480)과 반대쪽으로 방사되는 경우, 즉 윗면 방사를 행할 경우에 대해서, 도 19b를 이용하여 설명한다. 트랜지스터(481)에 전기적으로 접속하도록, 소스 전극 또는 드레인 전극(462), 제1의 전극(463), 전계발광층(464), 제2의 전극(465)이 순차적으로 적층된다. 상기 윗면 방사 구조에 있어서, 제1의 전극(463)을 통해 빛이 투과해도, 빛은 소스 전극 또는 드레인 전극(462)에 의해 반사되고, 기판(480)과 반대쪽으로 방사된다. 끝으로, 빛이 기판(480) 쪽과 그 반대쪽의 양쪽으로 방사할 경우, 즉 양면 방사를 행할 경우에 대해서, 도 19c를 이용하여 설명한다. 이때, 트랜지스터(481)에 전기적으로 접속하는 소스 전극 또는 드레인 전극(471), 제1의 전극(472), 전계발광층(473), 제2의 전극(474)이 순차적으로 적층된다. 이때, 제1의 전극(472)과 제2의 전극(474) 모두 투광성을 가지는 재료, 또는 빛을 투과할 수 있는 두께로 형성하면, 양면 방사를 실현할 수 있다.
발광소자는, 전계발광층을 제1의 전극과 제2의 전극 사이에 개재시킨 구조로 되어 있다. 제1의 전극 및 제2의 전극은 일함수를 고려해서 재료를 선택할 필요가 있다. 그리고 제1의 전극 및 제2의 전극은, 화소 구성에 따라 모두 양극, 또는 음극이 될 수 있다. 본 실시예에서는, 구동용 TFT의 극성이 n채널형이므로, 제1의 전극을 음극, 제2의 전극을 양극으로 하는 것이 바람직하다. 구동용 TFT의 극성이 p채널형일 경우, 제1의 전극을 양극, 제2의 전극을 음극으로 하는 것이 바람직하다.
제1의 전극이 양극인 경우, 전계발광층은, 양극 위에, HIL(홀 주입층), HTL(홀 수송층), EML(발광층), ETL(전자 수송층), EIL(전자 주입층)의 순으로 적층하는 것이 바람직하다. 반면, 제1의 전극이 음극일 경우는 그 역이 되고, 음극 위에서 EIL(전자 주입층), ETL(전자 수송층), EML(발광층), HTL(홀 수송층), HIL(홀 주입층), 제2의 전극인 양극의 순으로 적층하는 것이 바람직하다. 전계발광층은, 적층구조 이외에 단층구조, 또는 혼합구조를 가지도록 형성할 수 있다.
전계발광층으로서, 적색(R), 녹색(G), 청색(B)의 발광을 나타내는 재료를, 각각 증착 마스크를 사용한 증착법 등에 의해 선택적으로 형성한다. 적색(R), 녹색(G), 청색(B)의 발광을 나타내는 재료는 컬러필터와 같이 액적토출법으로 형성할 수도 있다(저분자 또는 고분자 재료 등). 액적토출법은 마스크 없이 RGB 패터닝을 행할 수 있으므로 바람직하다.
윗면 방사형의 경우에서, 제2의 전극으로 투광성을 가지는 ITO나 ITSO를 사용할 경우, 벤즈옥사졸 유도체(BzOS)에 Li를 첨가한 BzOS-Li 등을 사용할 수 있다. 또한 전계발광층(EML)으로, R, G, B 각각의 발광 색에 대응한 도펀트(R의 경우 DCM 등, G의 경우 DMQD 등)를 도프한 Alq3을 사용하면 된다. 전계발광층의 재료는 상기 재료에 한정되지 않는다. 예를 들면, CuPc나 PEDOT 대신에 산화몰리브덴(MoOx: X = 2 내지 3) 등의 산화물과 α-NPD나 루브렌을 공증착해서 형성하여, 홀 주입성을 향상시킬 수 있다. 이런 식으로, 전계발광층의 재료로는, 유기재료(저분자 또는 고분자를 포함한다), 또는 유기재료와 무기재료의 복합재료를 사용할 수 있다. 이하 발광소자를 형성하는 재료에 대해서 상세하게 서술한다.
전하 주입-수송 물질 중, 특히 캐리어 수송성이 높은 물질, 특히 전자 수송성이 높은 물질로는, 예를 들면 트리스(8-퀴놀리노레이트) 알루미늄 (약칭: Alq3), 트리스(5-메틸-8-퀴놀리노레이트) 알루미늄 (약칭: Almq3), 비스(10-히드록시벤조[h]-퀴놀리나토) 베릴륨 (약칭: BeBq2), 비스(2-메틸-8-퀴놀리노라토)-4-페닐페놀라토-알루미늄(약칭: BAlq) 등, 퀴놀린 골격 또는 벤조퀴놀린 골격을 가지는 금속착체 등을 들 수 있다. 정공 수송성이 높은 물질로는, 예를 들면 4, 4'-비스[N-(1-나프틸)-N-페닐-아미노]-비페닐(약칭: α-NPD), 4, 4'-비스[N-(3-메틸페닐)-N-페닐-아미노]-비페닐(약칭: TPD), 4, 4', 4"-트리스(N, N-디페닐-아미노)-트리페닐 아 민(약칭: TDATA), 4, 4', 4"-트리스[N-(3-메틸페닐)-N-페닐-아미노]-트리페닐아민(약칭: MTDATA) 등의 방향족 아민계(즉, 벤젠 고리-질소의 결합을 가지는) 화합물을 들 수 있다. 전하 주입-수송 물질들 중, 캐리어 주입성이 높은 물질, 특히 전자 주입성이 높은 물질로는, 불화리튬(LiF), 불화세슘(CsF), 불화칼슘(CaF2) 등의 알칼리금속 또는 알칼리토금속의 화합물을 사용할 수 있다. 또한, Alq3과 같은 전자 수송성이 높은 물질과 마그네슘(Mg)과 같은 알칼리토금속의 혼합물도 가능하다. 전하 주입-수송 물질 중, 정공 주입성이 높은 물질로는, 예를 들면 몰리브덴 산화물(MoOx)이나 바나듐 산화물(VOx), 루테늄 산화물(RuOx), 텅스텐 산화물(WOx), 망간 산화물(MnOx) 등의 금속 산화물을 사용할 수 있다. 또한, 프탈로시아닌(약칭: H2Pc)이나 구리 프탈로시아닌(CuPC) 등의 프탈로시아닌계 화합물을 사용할 수 있다. 발광층은, 발광 파장대가 다른 발광층을 화소마다 형성하고, 컬러 표시를 행하는 구조로 할 수 있다. 전형적으로는, R(적색), G(녹색), B(청색)의 각 색에 대응한 발광층을 형성한다. 이때, 화소의 광 방사 측에 그 발광 파장대의 빛을 투과하는 필터(착색층)를 설치한 구성으로 함으로써, 색 순도를 향상시키고, 화소부의 경면화(반사)를 방지할 수 있다. 필터(착색층)를 설치함으로써, 종래 필요하던 원편광판 등을 생략할 수 있고, 더욱이 발광층으로부터 방사되는 빛의 손실을 없앨 수 있다. 또한, 비스듬히 화소부(표시 화면)를 본 경우 발생하는 색조의 변화를 저감할 수 있다. 발광 재료에는 여러 가지 재료가 있다. 저분자계 유기발광 재료로는, 4-디시아노메틸렌-2-메틸-6-(1, 1, 7, 7-테트라메틸줄로리딜-9-에닐)-4H-피란(약칭: DCJT), 4-디시아노메틸렌-2-t-부틸-6-(1, 1, 7, 7-테트라메틸줄로리딜-9-에닐)-4H-피란(약칭: DPA), 페리프란텐, 2, 5-디시아노-1, 4-비스(10-메톡시-1, 1, 7, 7-테트라메틸줄로리딜-9-에닐)벤젠, N, N'-디메틸퀴나크리돈(약칭: DMQd), 쿠마린 6, 쿠마린 545T, 트리스(8-퀴놀리노라토) 알루미늄 (약칭: Alq3), 9, 9'-비안트릴, 9, 10-디페닐안트라센(약칭: DPA), 9, 10-비스(2-나프틸) 안트라센(약칭: DNA) 등을 사용할 수 있다. 다른 물질을 사용해도 된다.
고분자계 유기발광 재료는 저분자계에 비해 물리적 강도가 높아, 내구성 높은 발광소자를 제조할 수 있다. 발광층을 도포에 의해 형성할 수 있으므로, 발광소자를 비교적 빨리 제조할 수 있다. 고분자계 유기발광 재료를 사용한 발광소자의 구조는, 저분자계 유기발광 재료를 사용했을 때와 기본적으로는 동일하다. 구조는 음극, 유기발광층, 양극을 차례로 적층하여 형성한다. 그러나 고분자계 유기발광 재료를 사용한 발광층을 형성할 때에는, 저분자계 유기발광 재료를 사용했을 때와 같은 적층구조를 형성하기 어렵다. 구체적으로는, 음극, 발광층, 정공 수송층, 양극을 차례로 적층하여 형성하는 구조다.
발광 색은, 발광층을 형성하는 재료에 의존하므로, 재료를 선택함으로써 원하는 발광을 나타내는 발광소자를 형성할 수 있다. 고분자계 전계발광 재료로는, 폴리파라페닐렌 비닐렌계 재료, 폴리파라페닐렌계 재료, 폴리티오펜계 재료, 또는 폴리플루오렌계 재료를 사용할 수 있다.
폴리파라페닐렌 비닐렌계 재료로는, 폴리(파라페닐렌 비닐렌)[PPV]의 유도 체, 폴리(2, 5-디알콕시-1, 4-페닐렌 비닐렌)[RO-PPV], 폴리(2-(2'-에틸-헥속시)-5-메톡시-1, 4-페닐렌 비닐렌) [MEH-PPV], 폴리(2-(디알콕시페닐)-1, 4-페닐렌비닐렌)[ROPh-PPV] 등을 사용할 수 있다. 폴리파라페닐렌계 재료로는, 폴리파라페닐렌 [PPP]의 유도체, 폴리(2, 5-디알콕시-1, 4-페닐렌) [RO-PPP], 폴리(2, 5-디헥속시-1, 4-페닐렌) 등을 사용할 수 있다. 폴리티오펜계 재료로는, 폴리티오펜[PT]의 유도체, 폴리(3-알킬티오펜) [PAT], 폴리(3-헥실티오펜) [PHT], 폴리(3-시클로헥실티오펜) [PCHT], 폴리(3-시클로헥실-4-메틸티오펜) [PCHMT], 폴리(3, 4-디시클로헥실티오펜) [PDCHT], 폴리[3-(4-옥틸페닐)-티오펜][POPT], 폴리[3-(4-옥틸페닐)-2, 2-비티오펜] [PTOPT] 등을 사용할 수 있다. 폴리플루오렌계 재료로는, 폴리플루오렌[PF]의 유도체, 폴리(9, 9-디알킬플루오렌)[PDAF], 폴리(9, 9-디옥틸플루오렌) [PDOF] 등을 사용할 수 있다.
정공 수송성 고분자계 유기발광 재료를, 양극과 발광성 고분자계 유기발광 재료 사이에 개재시켜 형성하면, 양극으로부터의 정공 주입성을 향상시킬 수 있다. 일반적으로, 정공 수송성 고분자계 유기발광 재료와 억셉터 재료를 물에 용해시킨 것을 스핀 코팅법으로 도포한다. 정공 수송성 고분자계 유기발광 재료는 유기 용매에 용해되지 않으므로, 그 재료를 발광성 유기발광 재료 위에 적층할 수 있다. 정공 수송성 고분자계 유기발광 재료로는, PEDOT와 억셉터 재료로서의 캄파술폰산(CSA)의 혼합물, 폴리아닐린[PANI]과 억셉터 재료로서의 폴리스티렌 술폰산[PSS]의 혼합물 등을 사용할 수 있다.
발광층은 단색 또는 백색의 발광을 나타내는 구성으로 할 수 있다. 백색발광 재료를 사용할 경우에는, 화소의 광방사 측에 특정한 파장의 빛을 투과하는 컬러필터를 설치한 구성으로 하여 컬러 표시를 할 수 있다.
백색 발광을 나타내는 발광층을 형성하기 위해서는, 예를 들면 Alq3, 부분적으로 나일 레드를 도프한 Alq3, p-EtTAZ, TPD(방향족 디아민)을 증착법으로 차례로 적층한다. 스핀 코팅에 의한 도포법으로 발광층을 형성할 경우에는, 재료는 도포 후, 진공가열로 소성하는 것이 바람직하다. 예를 들면, 폴리(에틸렌 디옥시티오펜)/폴리(스티렌 술폰산)수용액(PEDOT/PSS)을 전체 면에 도포하고, 소성하며, 색소(1, 1, 4, 4-테트라페닐-1, 3-부타디엔(약칭: TPB), 4-디시아노메틸렌-2-메틸-6-(p-디메틸아미노-스티릴)-4H-피란(DCM1), 나일 레드, 쿠마린 6 등)를 도프한 폴리비닐카르바졸(PVK)을 전체 면에 도포하고, 소성하면 된다.
발광층은 상기 언급한 다층 외에도 단층으로 형성할 수 있다. 이때, 홀 수송성 폴리비닐카르바졸(PVK)에 1, 3, 4-옥사디아졸 유도체(PBD)를 분산되게 해도 된다. 또한, 30wt％의 PBD를 분산하고, 4종류의 색소(TPB, 쿠마린 6, DCM1, 나일 레드)을 적당량 분산함으로써 백색발광을 얻을 수 있다. 여기에서 나타낸 백색발광이 얻어지는 발광소자의 이외에도, 발광층의 재료를 적절히 선택함으로써, 적색발광, 녹색발광, 또는 청색발광이 얻어지는 발광소자를 제조할 수 있다.
정공 수송성 고분자계 유기발광 재료를, 양극과 발광성 고분자계 유기발광 재료 사이에 개재시켜서 형성하면, 양극으로부터의 정공 주입성을 향상시킬 수 있다. 일반적으로, 정공 수송성 고분자계 유기발광 재료와 억셉터 재료를 물에 용해 시킨 것을 스핀 코팅법으로 도포한다. 정공 수송성 고분자계 유기발광 재료는 유기 용매에 용해되지 않으므로, 상기 재료를 발광성 유기발광 재료 위에 적층할 수 있다. 정공 수송성 고분자계 유기발광 재료로는, PEDOT와 억셉터 재료로서의 캄파술폰산(CSA)의 혼합물, 폴리형인 [PANI]과 억셉터 재료로서의 폴리스티렌술폰산 [PSS]의 혼합물 등을 들 수 있다.
발광층으로는, 상기 단일항 여기발광 재료 외에, 금속착체 등을 포함하는 삼중항 여기재료를 사용해도 된다. 예를 들면, 적색 발광성 화소, 녹색 발광성 화소 및 청색 발광성 화소 중, 휘도 반감 시간이 비교적 짧은 적색 발광성 화소를 삼중항 여기발광 재료로 형성하고, 나머지를 단일항 여기발광 재료로 형성한다. 삼중항 여기발광 재료는 발광 효율이 높으므로, 단일항 여기발광 재료보다 적은 소비 전력으로 동일한 휘도를 얻는다는 특징이 있다. 삼중항 여기발광 재료를 적색 발광성 화소에 적용했을 경우, 발광소자에 필요한 전류의 양이 적으므로 신뢰성을 향상시킬 수 있다. 소비 전력을 저감하기 위해, 적색 발광성 화소와 녹색 발광성 화소를 삼중항 여기발광 재료로 형성하고, 청색 발광성 화소를 단일항 여기발광 재료로 형성할 수 있다. 인간의 시감도가 높은 녹색의 발광소자를 삼중항 여기발광 재료로 형성함으로써 보다 소비 전력을 저감할 수 있다.
삼중항 여기발광 재료의 일례로는, 금속착체를 도펀트로 사용한 것이 있는데, 제3 전이계열원소인 백금을 중심금속으로 하는 금속착체, 이리듐을 중심금속으로 하는 금속착체 등이 잘 알려져 있다. 삼중항 여기발광 재료는 이들 재료에 한정되지 않는다. 상기 구조를 가지고, 또한 중심금속으로 주기율표의 8 내지 10족에 속하는 원소를 가지는 화합물을 사용하는 것도 가능하다.
상기 언급한 발광층을 형성하는 물질은 예시에 불과하다. 정공 주입-수송층, 정공 수송층, 전하 주입-수송층, 전자 수송층, 발광층, 전자 블록층, 정공 블록층 등의 각 기능성 층을 적절히 적층함으로써 발광소자를 형성할 수 있다. 상기 층들의 혼합층 또는 혼합 접합을 형성해도 된다. 발광층의 층 구조는 변화할 수 있다. 따라서 특정한 전자 주입 영역이나 발광 영역을 설치하는 대신에, 전자 주입 영역이나 발광 영역에 사용하기 위한 전극이나, 분산된 발광성 재료를 구비하는 등의 변형된 구성은 본 발명의 취지를 일탈하지 않는 범위에서 허용될 수 있다.
상기 재료로 형성한 발광소자는, 순방향 바이어스된 상태에서 발광한다. 발광소자를 사용해서 형성한 표시장치의 화소는 패시브 매트릭스 구동방식이나 액티브 매트릭스 구동방식으로 구동할 수 있다. 어느 방식으로 하더라도, 각 화소는 특정 타이밍에서 순방향 바이어스를 인가해서 발광한다. 또한, 각 화소들은 특정 기간 동안에 비발광 상태로 되어 있다. 비발광 상태일 때 역방향 바이어스를 인가하는 것으로 발광소자의 신뢰성을 향상시킬 수 있다. 발광소자에서는, 일정 구동조건 하에서 발광 강도가 저하되는 열화나, 화소 내에서 비발광 영역이 확대되어 외관상 휘도가 저하되는 열화 모드가 있다. 순방향 및 역방향으로 바이어스를 인가하는 AC 구동을 행함으로써 열화의 진행을 늦출 수 있고, 이에 따라 발광 장치의 신뢰성이 향상된다.
도 19a 내지 19c에 나타내지는 않았지만, 기판(480)의 대향기판에 필터(착색층)를 설치해도 된다. 필터(착색층)는 액적토출법으로 형성할 수 있다. 그 경우, 전술한 기본 전처리로서 레이저광 조사 처리 등을 적용할 수 있다. 본 발명의 하지막에 의해, 필터를 원하는 패턴으로 밀착성 좋게 형성할 수 있다. 필터(착색층)를 사용하면, 고화질 표시를 행할 수도 있는데, 이는 필터(착색층)에 의해, 각 RGB의 발광 스펙트럼에 있어서 브로드한 피크를 예리한 피크로 보정할 수 있기 때문이다.
이상, 각 RGB의 발광을 나타내는 재료를 형성할 경우를 설명했다. 단색 발광을 나타내는 재료를 형성하고, 컬러 필터나 색 변환층을 조합함으로써 풀 컬러 표시를 행할 수 있다. 필터(착색층)나 색 변환층을 예를 들면 제2의 기판(밀봉기판)에 형성하고, 다른 기판에 부착하면 된다. 또한 상기한 바와 같이, 단색의 발광을 나타내는 재료, 필터(착색층), 및 색 변환층 모두 액적토출법으로 형성할 수 있다.
물론 단색 발광의 표시를 행해도 된다. 예를 들면 단색 발광을 이용해서 발광 표시 장치를 형성할 수 있다. 패시브 매트릭스형 표시부가 단색 발광을 이용하는 표시 장치에 적합하다. 표시 장치는 주로 문자나 기호를 표시할 수 있다.
상기 구성에 있어서, 일함수가 작은 재료를 사용해서 음극을 형성할 수 있다. 예를 들면, Ca, Al, CaF, MgAg, AILi 등이 바람직하다. 또한, 전계발광층은 싱글릿 재료, 트리플릿 재료, 그 두 재료를 조합한 재료, 또는 유기화합물과 무기화합물을 포함하는 전하 주입-수송 물질, 발광 재료로 형성할 수 있다. 발광층은 그 분자수에 근거하여, 저분자계 유기화합물, 중분자계 유기화합물(승화성을 가지지 않고, 분자수가 20 이하, 또는 분자쇄의 길이가 10μm 이하인 유기화합물을 가리킨다), 고분자계 유기화합물로부터 선택된 일종 또는 복수 종의 층을 포함할 수 있고, 전자 주입-수송성 또는 정공 주입-수송성 무기화합물을 그 발광층과 조합해도 된다. 제1의 전극(484), 제1의 전극(463), 제1의 전극(472)은 빛을 투과하는 투명도전막을 사용해서 형성한다. 예를 들면 ITO, ITSO, 또는, 산화인듐에 2 ~ 20％의 산화아연(ZnO)을 혼합한 투명도전막을 사용한다. 제1의 전극(484), 제1의 전극(463), 제1의 전극(472)을 형성하기 전에, 산소분위기에서의 플라스마처리나 진공분위기에서의 가열처리를 행하는 것이 바람직하다. 분리벽(제방이라고도 한다)은 규소를 포함하는 재료, 유기재료 및 화합물재료를 사용해서 형성한다. 또한 제방으로서 다공질막을 사용해도 된다. 아크릴, 폴리이미드 등의 감광성, 비감광성의 재료를 사용해서 제방을 형성하면, 제방(34)에 있어서 그 측면은 곡률반경이 연속적으로 변화되는 형상이 되고, 상층의 박막이 절단되지 않고 형성되므로 바람직하다. 본 실시예는 상기 실시예와 자유롭게 조합할 수 있다.
(실시예 7)
실시예 4 내지 6에 의해 제조되는 표시 패널에 있어서, 반도체층을 SAS로 형성함으로써, 도 29b에서 설명한 바와 같이, 주사선측 구동회로를 기판(3700) 위에 형성할 수 있다.
도 25는, 1 내지 15cm2/Vsec의 전계 효과 이동도를 얻을 수 있는 SAS를 사용한 n채널형 TFT로 구성하는 주사선측 구동회로의 블록도를 보이고 있다.
도 25에 있어서, 부호 500으로 나타낸 블록은 1단계의 샘플링 펄스를 출력하는 펄스 출력 회로에 해당한다. 시프트 레지스터는 n개의 펄스 출력 회로로 구성된다. 901은 버퍼 회로이며, 그 끝에 화소(902)가 접속된다.
도 26은, 블록(500)에 해당하는 펄스 출력 회로의 구체적인 구성을 나타낸 것으로, n채널형 TFT(601 내지 613)로 구성되어 있다. 이때, SAS를 사용한 n채널형 TFT의 동작 특성을 고려하여, TFT 사이즈를 결정하면 된다. 예를 들면 채널 길이를 8μm로 하면, 채널 폭은 10 내지 80μm의 범위에서 설치할 수 있다.
버퍼 회로(901)의 구체적인 구성을 도 27에 나타낸다. 버퍼 회로도 마찬가지로 n채널형 TFT(620 내지 635)로 구성되어 있다. SAS를 사용한 n채널형 TFT의 동작 특성을 고려하여, TFT 사이즈를 결정하면 된다. 예를 들면 채널 길이를 10μm로 하면, 채널 폭은 10 내지 1800μm의 범위로 설정할 수 있다. 본 발명을 이용하면, 패턴을 원하는 형상으로 제어성 좋게 형성할 수 있으므로, 이러한 채널 폭이 10μm인 미세한 배선을 단선 없이 안정적으로 형성할 수 있다.
이러한 회로를 실현하기 위해서는, TFT를 배선에 의해 서로 접속할 필요가 있다. 그 경우에 있어서의 배선의 구성 예를 도 31에 나타낸다. 도 31에서는, 실시예 4와 같이, 게이트 전극층(105), 게이트 절연층(116)(질화규소로 이루어지는 절연체층, 산화규소로 이루어지는 절연체층, 질화규소로 이루어지는 절연체층의 적층체), SAS로 형성되는 반도체층(107), 소스 및 드레인을 형성하는 n형 반도체층(109), 소스 전극층 및 드레인 전극층(111), 소스 전극층 및 드레인 전극층(112)이 형성된 상태를 보이고 있다. 이 경우, 기판(100) 위에는, 게이트 전극층(105)과 동일한 공정에서 접속 배선층(160), 접속 배선층(161), 접속 배선층(162)을 형성해 둔다. 그리고, 접속 배선층(160), 접속 배선층(161), 접속 배선층(162)이 노출하도록 게이트 절연층(116)의 일부를 에칭 가공한다. 소스 전극층 및 드레인 전극 층(111), 소스 전극층 및 드레인 전극층(112) 및 그것과 동일한 공정에서 형성하는 접속 배선층(163)에 의해 적절히 TFT를 접속함으로써, 여러 가지 회로를 실현할 수 있다.
(실시예 8)
다음으로, 실시예 4 내지 7에 의해 제조되는 EL 표시 패널에 구동회로를 설치하는 태양에 관하여 설명한다.
COG방식을 채용한 표시장치에 대해서, 도 30a을 이용하여 설명한다. 기판(2700) 위에는, 문자나 화상 등의 정보를 표시하는 화소부(2701)가 설치된다. 복수의 구동회로가 설치된 기판을 사각형으로 분할한다. 구동IC 또는 IC칩이라고도 불리는 분할된 구동회로(구동IC라고도 표기)(2751)는, 기판(2700) 위에 설치된다. 도 30a는 복수의 구동IC(2751)의 각 끝에 FPC(2750)를 설치하는 형태를 나타낸다. 또는, 복수의 구동회로가 설치된 기판은 화소부의 신호선측의 길이와 같은 크기가 되도록 분할하고, FPC는 단수의 구동IC의 끝에 설치할 수 있다.
TAB방식을 채용해도 된다. 그 경우는, 도 30b에 도시한 바와 같이 복수의 테이프를 점착하여 구동IC를 설치한다. COG 방식의 경우와 같이, 단수의 테이프에 단수의 구동IC을 설치해도 된다. 이 경우에는, 강도를 고려하여, 구동IC를 고정하는 금속편 등을 함께 점착하는 것이 바람직하다.
표시 패널에 설치되는 복수의 구동IC는, 생산성을 향상시킨다는 관점에서, 한 변이 300mm 내지 1000mm 이상인 사각형 기판 위에 형성하는 것이 바람직하다.
즉, 기판 위에 구동회로부와 입출력 단자를 하나의 유닛으로 하는 회로 패턴 을 복수 개 형성하고, 기판을 분할해서 추출하면 된다. 구동IC는 긴 변의 길이를 15 내지 80mm, 짧은 변의 길이를 1 내지 6mm로 형성하거나, 화소 영역의 한 변에 대응하는 길이, 또는 화소부의 한 변과 각 구동회로의 한 변을 더한 길이로 형성해도 된다.
긴 변을 15 내지 80mm로 형성한 구동IC를 사용하면, 화소부에 대응해서 설치하는데 필요한 수가 작은 IC칩을 사용하는 경우보다도 적어서, 제조상 수율을 향상시킬 수 있다. 유리기판 위에 구동IC를 형성하면, 모체로서 사용하는 기판의 형상에 한정되지 않으므로 생산성을 손상시키지 않는다. 이는 원형의 실리콘 웨이퍼로부터 IC칩을 추출할 경우와 비교하면, 큰 우위 점이다.
도 29b와 같이 주사선측 구동회로(3702)를 기판 위에 일체로 형성할 경우, 화소부(3701)의 외측 영역에는, 신호선측에서 구동회로가 형성된 구동IC를 설치한다. 이들 구동IC는, 신호선측에서 구동회로다. RGB 풀 컬러에 대응한 화소 영역을 형성하기 위해서, XGA클래스에서는 3072개의 신호선이 필요하지만, UXGA클래스에서는 4800개의 신호선이 필요하다. 이러한 개수로 형성된 신호선은, 화소부(3701)의 단부에서 수 블록으로 분할되어 인출선을 형성하고, 구동IC의 출력 단자의 피치에 맞춰서 모인다.
구동IC는 기판 위에 형성된 결정질 반도체로 형성하는 것이 바람직하고, 상기 결정질 반도체는 연속 발광의 레이저광을 조사함으로써 형성하는 것이 바람직하다. 따라서, 그 레이저광을 발생시키는 발진기로는, 연속 발광의 고체레이저 또는 기체레이저를 사용한다. 연속 발광의 레이저를 사용하면, 결정 결함이 적고, 대입 경의 다결정 반도체층을 사용하여, 트랜지스터를 제작할 수 있다. 이동도나 응답 속도가 양호하기 때문에 고속 구동이 가능하여, 종래보다 소자의 동작 주파수를 향상시킬 수 있고, 특성 편차가 적기 때문에 높은 신뢰성을 얻을 수 있다. 동작 주파수를 더욱 향상시키기 위해, 트랜지스터의 채널길이 방향과 레이저광의 주사 방향을 일치시키는 것이 바람직하다. 이는, 연속 발광 레이저에 의한 레이저 결정화 공정에서는 트랜지스터의 채널길이 방향과 레이저광의 기판에 대한 주사 방향이 대략 평행(바람직하게는 -30° 내지 30°)일 때에, 가장 높은 이동도를 얻을 수 있기 때문이다. 또한 여기에서 사용된 "채널길이 방향"이라는 용어는 채널 형성 영역에 있어서, 전류가 흐르는 방향, 환언하면 전하가 이동하는 방향과 일치한다. 이렇게 제조한 트랜지스터는, 결정립이 채널 방향으로 연장하는 다결정 반도체층으로 구성되는 활성층을 가지는데, 이는 결정립계가 대략 채널 방향을 따라 형성되어 있다는 것을 의미한다.
레이저 결정화를 행하기 위해서는, 레이저광의 대폭적인 압축을 행하는 것이 바람직한데, 그 빔 스폿의 폭은, 구동IC의 짧은 변의 폭과 같은 1 내지 3mm 정도로 하는 것이 바람직하다. 또한 충분하고 효율적인 에너지 밀도를 확보하기 위해서, 레이저광의 조사 영역은 선형인 것이 바람직하다. 여기에서 말하는 "선형"이라는 용어는 엄밀하게 선을 의미하는 것이 아니고, 2 이상의 어스펙트비(바람직하게는 10 내지 10000)와 같이 어스펙트비가 큰 장방형 또는 장타원형을 의미한다. 레이저광의 빔 스폿의 폭을 구동IC의 짧은 변과 같은 길이로 함으로써 생산성을 향상시킨 표시장치의 제조 방법을 제공할 수 있다.
도 30a, 30b에 나타낸 바와 같이, 주사선 구동회로 및 신호선 구동회로 모두로서, 구동IC를 설치해도 된다. 그 경우에는, 주사선측과 신호선측에서 사용하는 구동IC의 사양을 다르게 하는 것이 바람직하다. 화소 영역에서, 신호선과 주사선을 교차해서 매트릭스를 형성하고, 각 교차부에 대응해서 트랜지스터를 배치한다. 본 발명에 따르면, 화소 영역에 배치되는 트랜지스터로서, 아모포스 반도체 또는 세미 아모포스 반도체를 채널부로 한 TFT를 사용하는 것을 특징으로 한다. 아모포스 반도체는 플라즈마CVD법이나 스퍼터링법 등의 방법으로 형성한다. 세미 아모포스 반도체는 플라즈마CVD법으로 300℃ 이하의 온도에서 형성할 수 있다. 세미 아모포스 반도체는 외형 크기 550×650mm의 무알칼리 유리 기판이라도, 트랜지스터를 형성하는 데에 필요한 막 두께를 단시간에 형성한다는 특징을 지닌다. 이러한 제조 기술은 대화면의 표시장치를 제조하는 데에 효과적이다. 세미 아모포스 TFT는 SAS로 채널 형성 영역을 구성함으로써 1 내지 15cm2/Vsec의 전계 효과 이동도를 얻을 수 있다. 본 발명에 따르면, 패턴을 원하는 형상으로 제어성 좋게 형성할 수 있고, 짧은 채널 길이를 가지는 배선을 단선 없이 안정적으로 형성할 수 있다. 또한, 화소가 충분한 기능을 할 수 있는데 필요한 전기 특성을 지니는 TFT를 형성할 수 있다. 따라서, 이 TFT를 화소의 스위칭용 소자나, 주사선측 구동회로를 구성하는 소자로 사용할 수 있다. 따라서, 시스템 온 패널을 실현한 표시 패널을 제조할 수 있다.
반도체층을 SAS로 형성한 TFT를 사용함으로써, 주사선측 구동회로를 기판 위에 일체로 형성할 수 있다. 반도체층을 AS로 형성한 TFT를 사용할 경우에는, 주사 선측 구동회로 및 신호선측 구동회로 모두를 구동IC에 설치한다.
그 경우에는, 주사선측과 신호선측에서 사용하는 구동IC의 사양을 다르게 하는 것이 바람직하다. 예를 들면 주사선측의 구동IC을 구성하는 트랜지스터에는 30V 정도의 내압이 요구되지만, 구동 주파수는 100kHz 이하로, 비교적 고속 동작은 요구되지 않는다. 따라서, 주사선측의 드라이버를 구성하는 트랜지스터의 채널 길이(L)는 충분히 크게 하는 것이 바람직하다. 한편, 구동IC의 트랜지스터에는, 12V 정도의 내압이 있으면 충분하지만, 구동주파수는 3V에서 약 65MHz 정도이므로, 고속 동작이 요구된다. 따라서 드라이버를 구성하는 트랜지스터의 채널 길이 등은 마이크론 룰로 설정하는 것이 바람직하다.
구동IC의 설치 방법은 특별히 한정되지 않고, 공지의 COG법이나 와이어 본딩법, 또는 TAB법을 이용할 수 있다.
구동IC의 두께를 대향기판과 동일한 두께로 함으로써, 그것들의 높이는 거의 같아지고, 이에 따라 표시장치의 두께는 줄어든다. 각각의 기판을 같은 재료로 제조함으로써, 표시장치에 온도변화가 생겨도 열 응력이 발생하지 않아, TFT로 제조된 회로의 특성이 손상되지 않는다. 그 밖에도, IC칩보다 긴 구동IC로 구동회로를 설치함으로써, 하나의 화소 영역에 대하여, 설치되는 구동IC의 개수를 절감할 수 있다.
상기한 바와 같이, 표시 패널에 구동회로를 설치할 수 있다.
(실시예 9)
본 실시예의 표시 패널의 화소의 구성에 대해서, 도 32a 내지 32f에 나타내 는 등가 회로도를 참조해서 설명한다.
도 32a에 나타내는 화소에는, 열 방향으로 신호선(410) 및 전원선(411), 행 방향으로 주사선(414)이 배치된다. 화소에는 스위칭용 TFT(401), 구동용 TFT(403), 전류제어용 TFT(404), 용량소자(402) 및 발광소자(405)가 포함된다.
도 32c에 나타내는 화소는, TFT(403)의 게이트 전극이 행 방향으로 배치된 전원선(415)에 접속된다는 점을 제외하면 도 32a에 나타내는 화소와 동일한 구성을 가진다. 즉, 도 32a 및 32c에 나타내는 화소와 같은 등가 회로도를 나타낸다. 그러나, 행 방향으로 전원선(412)이 배치될 경우(도 32a)와, 열 방향으로 전원선(415)이 배치될 경우(도 32c)에 있어서, 각 전원선은 다른 레이어의 도전체층으로 형성된다. 여기에서는, TFT(403)의 게이트 전극에 접속되는 배선에 주목하고, 배선들을 제조하는 레이어가 다르다는 것을 보이기 위해 도 32a와 32c 모두로 나타낸다.
도 32a 및 32c에 나타내는 화소의 특징으로서, TFT(403), TFT(404)가 서로 직렬로 접속된다는 점과, TFT(403)의 채널길이 L3, 채널 폭 W3, TFT(404)의 채널길이 L4, 채널 폭 W4은, L3/W3 : L4/W4 = 5 내지 6000 : 1을 만족하도록 설정한다는 점을 들 수 있다. 본 발명을 이용하면, 패턴을 원하는 형상으로 제어성 좋게 형성할 수 있고, 이렇게 W3이 3μm인 미세한 배선도 단선 없이 안정적으로 형성할 수 있다. 따라서, 도 32a 및 32c에 나타낸 바와 같이 화소가 충분히 기능을 할 수 있도록 하는 전기적 특성을 지닌 TFT를 형성할 수 있다. 따라서, 표시 능력이 뛰어나고 신뢰성 높은 표시 패널을 제조할 수 있게 된다.
또한, TFT(403)는 포화영역에서 동작하여 발광소자(405)에 흐르는 전류치를 제어하는 역할을 하는 반면, TFT(404)는 선형영역에서 동작하여 발광소자(405)에 대한 전류의 공급을 제어하는 역할을 한다. 두 TFT는 제조 공정상, 동일한 도전성을 지니는 것이 바람직하다. 또 TFT(403)으로는, 인핸스먼트형 TFT뿐만 아니라, 디플리션 TFT도 사용할 수 있다. 상기 구성을 가지는 본 발명에 따르면, TFT(404)의 소스-드레인 전압(VGS)의 미소한 변동은 발광소자(405)의 전류치에 영향을 끼치지 않는다. 즉, 발광소자를 통과하는 전류치는 포화 영역에서 동작하는 TFT(403)에 의해 결정된다. 상기 구성을 가지는 본 발명에 따르면, TFT의 특성 편차로 인한 발광소자의 휘도 편차를 개선해서 화질을 향상시킨 표시장치를 제공할 수 있다.
도 32a 내지 32d에 나타내는 화소에 있어서, TFT(401)는 화소에 대한 비디오신호의 입력을 제어한다. TFT(401)가 온으로 되고, 화소로 비디오신호가 입력되면, 용량소자(402)에 그 비디오신호가 저장된다. 도 32a 및 32c에는, 용량소자(402)를 설치한 구성을 나타냈지만, 본 발명은 이것에 한정되지 않는다. 비디오신호를 저장하는 용량을 게이트 용량 등으로 조달할 수 있는 경우에는, 용량소자(402)를 설치하지 않아도 된다.
발광소자(405)는 한 쌍의 전극과 그 한 쌍의 전극 사이에 전계발광층이 개재된 구조를 가진다. 순 바이어스 방향의 전압을 인가하도록, 화소전극과 대향전극 사이(양극과 음극 사이)에 전위차를 설정한다. 전계발광층은 유기재료나 무기재료 등의 다양한 재료로 구성할 수 있다. 전계발광층으로부터 생성되는 루미네선스는 들뜬 분자가 단일항 여기상태로부터 기저상태로 되돌아올 때 생성되는 발광(형광) 과, 들뜬 분자가 삼중항 여기상태로부터 기저상태로 되돌아올 때 생성되는 발광(인광)이다.
도 32b에 나타내는 화소는, TFT(406)와 주사선(416)을 설치한 것 외에는, 도 32a에 나타내는 화소 구성과 동일하다. 마찬가지로, 도 32d에 나타내는 화소는, TFT(406)와 주사선(416)을 설치한 것 외에는, 도 32c에 나타내는 화소 구성과 동일하다.
TFT(406)는 새롭게 배치된 주사선(416)에 의해 온/오프가 제어된다. TFT(406)가 온 상태가 되면, 용량소자(402)에 저장된 전하는 방전되고, TFT(406)은 오프 상태가 된다. 즉, TFT(406)의 배치에 의해, 강제적으로 발광소자(405)를 통해 전류가 흐르지 않는 상태를 만들 수 있다. 따라서, 도 32b 및 32d의 구성은, 모든 화소에 대한 신호의 기록을 기다리는 않고, 기록 기간의 시작과 동시 또는 그 직후에 점등 기간을 시작할 수 있으므로, 듀티비를 향상시킬 수 있다.
도 32e에 나타내는 화소는, 열 방향으로 신호선(450), 전원선(451), 전원선(452), 행 방향으로 주사선(453)이 배치된다. 화소에는 스위칭용 TFT(441), 구동용 TFT(443), 용량소자(442) 및 발광소자(444)가 포함된다. 도 32f에 나타내는 화소는, TFT(445)와 주사선(454)을 설치한 것 외에는, 도 32e에 나타내는 화소 구성과 동일하다. 또한, 도 32f의 구성도, TFT(445)의 배치에 의해, 듀티비를 향상시킬 수 있다.
본 발명에 따르면, 배선 등의 패턴을 제어성 좋게 안정적으로 형성할 수 있으므로, TFT에 높은 전기적 특성이나 신뢰성도 부여할 수 있다. 또한, 본 발명은 화소의 표시 능력을 향상되기 위한 응용 기술에도 적용할 수 있다.
(실시예 10)
주사선측 입력단자부와 신호선측 입력단자부에 보호 다이오드를 설치한 일 태양에 대해서 도 24를 참조해서 설명한다. 도 24에 있어서 화소(2702)에는 TFT(501), TFT(502), 용량소자(504), 발광소자(503)가 설치된다. 이 TFT는 실시예 2와 동일한 구성을 가진다.
신호선측 입력단자부에 보호 다이오드(561, 562)를 설치한다. 이 보호 다이오드는, TFT(501) 혹은 TFT(502)와 동일 공정으로 제조된다. 보호 다이오드는 게이트를 드레인 혹은 소스 중 하나와 접속함으로써 다이오드로서 동작한다. 도 24에서 나타내는 평면도의 등가 회로도를 도 23에 나타낸다.
보호 다이오드(561)는 게이트 전극층, 반도체층, 배선층으로 구성된다. 보호 다이오드(562)도 보호 다이오드(561)와 동일한 구조다. 공통 전위선(554, 555)은 게이트 전극층과 동일한 층으로 형성된다. 따라서, 보호 다이오드를 배선층에 전기적으로 접속하기 위해서는, 게이트 절연층에 콘택홀을 형성할 필요가 있다.
콘택홀은 마스크층을 형성하고, 에칭 가공함으로써 게이트 절연층에 형성하면 된다. 이 경우, 대기압 방전의 에칭 가공을 적용하면, 국소적인 방전 가공도 가능하므로, 기판의 전체 면에 마스크층을 형성하지 않아도 된다.
신호 배선층과 TFT(501, 502)에 있어서의 소스 및 드레인 배선층(505, 507)은 하나의 층으로 형성된다. TFT(501)에 접속된 신호 배선층은 소스 또는 드레인측에 접속된다. 또한, 부호 506은 TFT(501)에 있어서의 게이트 전극층을 가리킨다.
입력단자부는 신호배선 측과 구성이 동일하다. 보호 다이오드(563)는 게이트 전극층, 반도체층, 배선층으로 구성된다. 보호 다이오드(564)는 보호(563)와 구성이 동일하다. 공통 전기 전위선(556, 557) 각각은 보호 다이오드에 접속되고, 소스 및 드레인층은 하나의 층으로 형성된다. 입력 단계에 설치되는 보호 다이오드를 동시에 형성할 수 있다. 보호 다이오드를 삽입하는 위치는 본 실시예에만 한정되지 않고, 구동회로와 화소 사이에 설치할 수도 있다.
본 발명에 따르면, 보호 회로를 형성함으로써 배선 등이 복잡하더라도 배선 등의 패턴을 제어성 좋게 안정적으로 형성할 수 있어, 쇼트 등의 열화가 없다. 큰 마진을 고려할 필요가 없기 때문에, 장치가 소형화, 초박형화되어도 대응할 수 있다. 따라서, 높은 전기적 특성과 신뢰성을 가지는 표시장치를 제조할 수 있다.
(실시예 11)
도 22는 액적토출법으로 제조되는 TFT기판(2800)을 사용해서 EL표시 모듈을 구성하는 일례를 나타낸다. 도 22에 있어서, TFT기판(2800) 위에는, 화소로 구성된 화소부가 형성되어 있다.
도 22에서는, 화소부의 외측이며, 구동회로와 화소 사이에, 화소에 형성된 것과 동일한 TFT 또는 그 TFT의 게이트와 소스 혹은 드레인 중 하나를 접속해서 다이오드와 동일하게 동작시킨 보호 회로부(2801)가 구비되어 있다. 구동회로(2809)에는 단결정 반도체로 형성된 구동IC, 유리 기판 위에 다결정 반도체막으로 형성된 스틱 구동IC, 혹은 SAS로 형성된 구동회로 등이 적용되어 있다.
TFT기판(2800)은 스페이서(2806a, 2806b)를 사이에 두고 액적토출법으로 형 성된 밀봉기판(2820)에 고정되어 있다. 스페이서는 기판 두께가 얇고, 화소부의 면적이 대형화된 경우에도, 두 장의 기판의 간격을 일정하게 유지하기 위해서 설치해 두는 것이 바람직하다. TFT(2802), TFT(2803)과 각각 접속하는 발광소자(2604), 발광소자(2805) 위이며, TFT기판(2800)과 밀봉기판(2820) 사이에 있는 공극에는 투광성 수지를 충전해서 고체화해도 좋고, 무수화된 질소 혹은 불활성 기체를 충전시켜도 된다.
도 22에 발광소자(2804, 2805)를 톱 이미션형의 구성으로 한 경우를 나타내고, 도면의 화살표 방향으로 빛을 방사하는 구성으로 한다. 각 화소를 다른 발광 색인 적색, 녹색, 청색으로 함으로써 다색 표시를 행할 수 있다. 이때 밀봉기판(2820) 측에 각 색에 대응한 착색층(2807a, 2807b, 2807c)을 형성함으로써 외부에 방사되는 발광의 색 순도를 높일 수 있다. 또한 백색발광소자로 사용되는 화소들을 각각 착색층(2807a, 2807b, 2807c)과 조합해도 된다.
구동회로(2809)와 회로기판(2811)은 TFT기판(2800)의 단부에 설치된 주사선이나 단자부를 접속하는 신호선에 배선기판(2810)으로 접속된다. 또한, TFT기판(2800)에 접하거나 인접하게 히트 파이프(2813)와 방열판(2812)을 설치하여, 열의 방사 효율을 높이는 구성으로 할 수 있다.
도 22에서는, 톱 이미션형 EL모듈로 했지만, 발광소자의 구성이나 외부 회로기판의 배치를 바꾸어서 보텀 이미션 구조로 해도 된다. 톱 이미션 구조로 할 경우, 제방의 기능을 하는 절연층을 착색하여 블랙 매트릭스로 사용해도 된다. 이 제방은 액적토출법으로 형성할 수 있다. 제방의 재료로는, 폴리이미드 등의 수지재료 에, 안료계의 흑색 수지나 카본블랙 등을 혼합시켜서 형성한 것을 사용할 수 있다. 제방은 층 구조를 가지도록 형성해도 된다.
또는 TFT기판(2800)에 있어서, 화소부가 형성된 측에 밀봉제나 접착성 수지를 사용해서 수지 필름을 점착해서 밀봉구조를 형성해도 된다. 본 실시예에서는, 유리 기판을 사용하는 유리 밀봉을 나타냈지만, 수지에 의한 수지밀봉, 플라스틱에 의한 플라스틱 밀봉, 필름에 의한 필름 밀봉, 등 여러 가지 밀봉 방법을 이용할 수 있다. 수지 필름의 표면에는 수증기의 투과를 방지하는 가스 배리어 막을 설치하는 것이 바람직하다. TFT기판(2800)을 필름 밀봉구조로 함으로써, 더욱 초박형화 및 경량화를 꾀할 수 있다.
(실시예 12)
본 발명에 의해 형성되는 표시장치에 의해, 텔레비전 장치를 완성할 수 있다. 표시 패널의 형태로는, 도 29a에서 나타내는 바와 같은 구성으로서 화소부만을 형성하고, 주사선측 구동회로와 신호선측 구동회로를 도 30b과 같이 TAB방식으로 설치하는 표시 패널, 도 29a에서 나타내는 바와 같은 구성으로서 화소부만을 형성하고, 주사선측 구동회로와 신호선측 구동회로를 도 30a과 같이 COG방식으로 설치하는 표시 패널, 도 29b에 나타낸 바와 같이 SAS로 TFT를 형성하고, 화소부와 주사선측 구동회로를 일체로 형성하고, 신호선측 구동회로를 구동IC로서 별도로 설치하는 표시 패널, 도 29c에 나타낸 바와 같이 화소부와 신호선측 구동회로와 주사선측 구동회로를 일체로 형성하는 표시 패널 등이 있다.
기타 외부회로의 구성으로서, 영상신호의 입력 측에서는, 튜너로 수신한 신 호 중 영상신호를 증폭하는 영상신호 증폭회로와, 거기에서 출력되는 신호를 적색, 녹색, 청색 각색에 대응한 색 신호로 변환하는 영상신호 처리회로와, 그 영상신호를 구동IC의 입력 사양으로 변환하기 위한 컨트롤 회로 등으로 구성되어 있다. 컨트롤 회로는 주사선측과 신호선측에 각각 신호를 출력한다. 디지털 구동할 경우에는, 신호선측에 신호 분할회로를 설치하고, 입력 디지털 신호를 m개로 분할해서 공급하는 구성으로 해도 된다.
튜너로부터 수신한 신호 중, 음성신호는, 음성신호 증폭회로에 송신되고, 그 출력은 음성신호 처리회로를 거쳐 스피커에 공급된다. 제어회로는 수신국(수신 주파수)이나 음량의 제어 정보를 입력부로부터 수신하고, 튜너나 음성신호 처리회로에 신호를 송출한다.
도 35는 액정표시 모듈의 일례이며, TFT기판(2600)과 대향기판(2601)이 밀봉제(2602)에 의해 고정되고, 그 사이에 화소부(2603)와 액정층(2604)이 설치되어 표시 영역을 형성하고 있다. 착색층(2605)은 컬러 표시를 행할 경우에 필요하다. RGB 방식의 경우에는, 적색, 녹색, 청색의 각 색에 대응한 착색층이 각 화소에 대응해서 설치된다. TFT기판(2600)과 대향기판(2601)의 외측에는 편광판(2606, 2607), 렌즈 필름(2613)이 설치되어 있다. 광원은 냉음극관(2610)과 반사판(2611)으로 구성된다. 회로기판(2612)은 구동회로(2608)와 플렉시블 배선 기판(2609)에 의해 TFT기판(2600)과 접속되고, 컨트롤 회로나 전원 회로 등의 외부 회로가 설치되어 있다.
표시 모듈을, 도 20에 나타낸 바와 같이 케이싱(2001)에 삽입하여, 텔레비전 장치를 완성할 수 있다. 도 22와 같은 EL표시 모듈을 사용하면, EL텔레비전 장치를 완성할 수 있다. 도 35와 같은 액정표시 모듈을 사용하면 액정 텔레비전 장치를 완성할 수 있다. 텔레비전 장치에 있어서, 표시 모듈에 의해 주 화면(2003)이 형성되고, 기타 부속 설비로서 스피커부(2009), 조작 스위치 등이 구비되어 있다. 이렇게, 본 발명에 의해 텔레비전 장치를 완성할 수 있다.
또한 도 34에 나타낸 바와 같이 위상차판이나 편광판을 이용하여, 외부로부터 입사하는 빛의 반사광을 차단해도 된다. 도 34는 톱 이미션형의 구성로, 분리벽이 되는 절연층(3605)을 착색하여 블랙 매트릭스로 사용하고 있다. 이 분리벽은 액적토출법으로 형성할 수 있고, 폴리이미드 등의 수지재료에, 카본블랙 등을 혼합시켜도 된다. 분리벽은 층 구조를 가지도록 형성해도 된다. 다른 재료를 특정 영역에 복수 회 토출하여 분리벽을 형성할 수 있다. 본 실시예에서는, 안료계의 흑색 수지를 사용한다. 위상차판(3603, 3604)으로는 λ/4, λ/2를 사용할 수 있고, 빛을 제어할 수 있게 설계하면 된다. 톱 이미션형 장치의 구성으로는, TFT소자기판(2800), 발광소자(2804), 밀봉기판(밀봉재)(2820), 위상차판(3603, 3604)(λ/4, λ/2), 편광판(3602)을 포함하고, 발광소자로부터 방사된 빛은 이것들을 통과해 편광판 측으로부터 외부로 방사된다. 위상차판이나 편광판은 빛이 방사되는 쪽에 설치해도 되는데, 양면 방사되는 양면 방사형 표시장치인 경우 양쪽에 설치할 수도 있다. 또한 편광판의 외측에 반사 방지막(3601)을 설치해도 된다. 이에 따라 보다 섬세하고 정밀한 화상을 표시할 수 있다.
도 20에 나타낸 바와 같이, 케이싱(2001)에 표시소자를 이용한 표시용 패널(2002)을 삽입한다. 텔레비전 장치는 수신기(2005)에 의해 일반 텔레비전 방송을 수신할 수 있다. 또한, 모뎀(2004)을 통해 유선 또는 무선으로 통신 네트워크에 접속함으로써 단방향(송신자로부터 수신자) 또는 양방향(송신자와 수신자 사이, 또는 수신자끼리) 정보통신을 할 수도 있다. 텔레비전 장치는 케이싱에 내장된 스위치 또는 본체로부터 분리된 리모트 컨트롤 장치(2006)로 조작할 수 있다. 리모트 컨트롤 장치에도 출력하는 정보를 표시하는 표시부(2007)를 설치할 수 있다.
또한 텔레비전 장치에도, 주 화면(2003) 이외에 서브 화상(2008)을 제2의 표시용 패널로 형성하고, 채널이나 음량 등을 표시하는 구성이 부가되어도 된다. 이 구성에 있어서, 주 화면(2003)을 시야 각이 우수한 표시용 패널로 형성하고, 서브 화상을 저소비 전력으로 표시할 수 있는 액정표시용 패널로 형성해도 된다. 또한 저소비 전력으로 동작시키기 위해, 주 화면(2003)을 액정표시용 패널로 형성하고, 서브 화면을 EL표시용 패널로 형성하여, 서브 화면은 점멸 가능하게 하는 구성으로 해도 된다. 본 발명에 따르면, 이러한 대형기판을 사용하고, 많은 TFT나 전자부품을 사용해도, 신뢰성이 높은 표시장치를 제작할 수 있다.
본 발명에 따르면, 공정이 간략해지고, 한 변이 1000mm을 초과하는 제5세대 이후의 유리 기판을 사용해도, 용이하게 표시 패널을 제조할 수 있다.
본 발명에 따르면, 원하는 패턴을 제어성 좋게 형성할 수 있고, 재료의 손실도 적고, 코스트 다운도 달성할 수 있다. 따라서 본 발명을 이용한 텔레비전 장치로는, 대화면의 표시부를 가져도 낮은 비용으로 형성할 수 있고, 초박형으로 배선 등이 정밀화되어도 불량이 거의 생기지 않는다. 따라서 고성능, 고신뢰성의 텔레비전 장치를 수율 좋게 제조할 수 있다.
물론, 본 발명은 텔레비전 장치에 한정되지 않고, PC의 모니터를 비롯하여, 철도의 역이나 공항 등에 있어서의 정보표시판이나, 가두의 광고표시판 등 대면적의 표시 매체로도 여러 가지 용도에 적용할 수 있다.
(실시예 13)
본 발명을 적용하여, 여러 가지 표시장치를 제조할 수 있다. 다시 말해, 이들 표시장치를 표시부에 내장한 여러 가지 전자기기에 본 발명을 적용할 수 있다.
전자기기로는, 비디오 카메라, 디지털 카메라, 프로젝터, 헤드 마운트 디스플레이(고글형 디스플레이), 카 네비게이션, 카 스테레오, PC, 게임 기기, 휴대정보 단말(모바일 컴퓨터, 휴대전화 또는 전자서적 등), 기록매체를 구비한 화상재생장치(구체적으로는 DVD(Digital Versatile Disc) 등의 기록 매체를 재생하고, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다. 이들 예를 도 21a 내지 21d에 나타낸다.
도 21a는, 노트형 PC로, 본체(2101), 케이싱(2102), 표시부(2103), 키보드(2104), 외부접속 포트(2105), 포인팅 마우스(2106) 등을 포함한다. 본 발명은 표시부(2103)의 제조에 적용된다. 본 발명을 이용하면, 소형화되고, 배선 등이 정밀해져도, 신뢰성 높은 고화질 화상을 표시할 수 있다.
도 21b는 기록매체를 구비한 화상재생장치(구체적으로는 DVD 재생장치)로, 본체(2201), 케이싱(2202), 표시부A(2203), 표시부B(2204), 기록 매체(DVD 등) 판독부(2205), 조작키(2206), 스피커부(2207) 등을 포함한다. 표시부A(2203)는 주로 화상정보를 표시하고, 표시부B(2204)는 주로 문자정보를 표시하는데, 본 발명은 이 들 표시부A(2203), 표시부B(2204)의 제조에 적용된다. 본 발명에 따르면, 소형화되고, 배선 등이 정밀해져도, 신뢰성 높은 고화질 화상을 표시할 수 있다.
도 21c는 휴대전화로, 본체(2301), 음성출력부(2302), 음성입력부(2303), 표시부(2304), 조작 스위치(2305), 안테나(2306) 등을 포함한다. 본 발명에 의해 제조되는 표시장치를 표시부(2304)에 적용함으로써 소형화되고, 배선 등이 정밀해지는 휴대전화라도, 신뢰성 높은 고화질 화상을 표시할 수 있다.
도 21d는 비디오 카메라로, 본체(2401), 표시부(2402), 케이싱(2403), 외부접속 포트(2404), 리모트 컨트롤 수신부(2405), 수상부(2406), 배터리(2407), 음성입력부(2408), 조작키(2409), 접안부(2410) 등을 포함한다. 본 발명은 표시부(2402)에 적용할 수 있다. 본 발명에 의해 제조되는 표시장치를 표시부(2402)에 적용함으로써, 소형화되고, 배선 등이 정밀해지는 비디오 카메라여도, 신뢰성 높은 고화질 화상을 표시할 수 있다.
(예 1)
본 실시예에서는, 본 발명의 효과를 실험 결과에 근거하여 설명한다.
실시예 1에서 설명한 바와 같이, 피형성 영역에 마스크를 형성했다. 마스크로는 폴리이미드를 사용한다. 액적토출법으로 기판 위에 폴리이미드를 토출한다. 저습윤성 물질을 사용해서 기판을 저습윤성으로 하였다. 저습윤성 물질로서 FAS를 사용하고, 용매인 옥타놀로 희석해서 도포했다. 그 후에 마스크를 제거했다. 이상의 공정에 의해, 기판 위에 저습윤성 영역과 고습윤성 영역이 형성되어, 피형성 영역에 습윤성의 차이가 생겼다.
고습윤성 영역과 저습윤성 영역 사이의 경계를 걸치도록, 액적토출법으로 은 도전성 재료를 포함하는 조성물을 토출하여, 은 배선을 형성했다. 회화하는 도트 피치는 60μm다. 도트 피치는 도트들 사이의 거리를 의미한다. 저습윤성 영역에 토출된 은을 포함하는 조성물은, 피형성 영역의 습윤성의 차이로 인해, 저습윤성 영역에 안정되지 않고, 저습윤성 영역과 고습윤성 영역이 접하는 경계로부터, 고습윤성 영역으로 일부 유동했다. 이는 은 도전성 재료를 포함하는 조성물에 대한 습윤성이 낮은 저습윤성 영역에서는, 은의 도전성 재료를 포함하는 조성물이 반발하므로, 조성물은 고정되지 않고, 보다 안정성이 높은 고습윤성 영역으로 유동하였기 때문이다. 그 결과, 도 40에 나타낸 바와 같이, 저습윤성 영역 위에 형성되는 은 배선은 미세해져서, 막 두께 400nm, 폭 50 내지 55μm, 길이 1mm로 안정되게 형성되었다. 따라서, 본 발명에 따르면, 미세한 배선을 자유롭게 형성할 수 있다.
비교예로서, 본 발명을 이용하지 않고 상기 방법으로 은 배선을 형성한 예를 서술한다. 피형성 영역 전체 면을 저습윤성으로 형성한다. 따라서, 피형성 영역의 습윤성은 균일하다. 그 습윤성이 균일한 영역 위에, 은 도전성 재료를 포함하는 조성물을 토출하여 은 배선을 형성했다. 도 41a, 41b에 그 결과를 나타낸다. 도 41a, 41b에 나타낸 은 배선은 토출량이 다른 재료를 토출하여 형성하였다. 도 41a는 도트 피치 60μm로 형성한 배선을 나타내고, 41b는 도트 피치 50μm로 형성한 배선을 나타낸다.
본 실시예에서는, 안정된 은 배선을 형성할 수 있는 도트 피치 60μm의 은 배선에, 비교예에서는, 도 41a에 나타낸 바와 같이 단선이 생겼다. 토출량이 많은 도트 피치 50μm인 비교예의 은 배선에는 단선이 생기지는 않았지만, 배선에 벌지라고 불리는 액적 고임에 의한 부풀림이 발생했다. 비교예에 따른 배선의 막 두께는 900nm였다. 이렇게, 본 발명을 이용하지 않은 비교예에 있어서는, 모두 배선에 단선이나 액적 고임으로 인한 형상 불량이 발생했다. 비교예에 따르면 안정된 세밀한 배선을 형성할 수 없었다.
이상과 같이, 본 발명에 따르면, 안정된 세밀한 패턴을 형성할 수 있다.
(예 2)
본 실시예에서는, 본 발명을 이용한 패턴의 예를 본 실험 결과에 근거하여 설명한다.
실시 예 1과 같이, 본 발명을 이용해서 세 종류의 패턴을 형성했다. 도 42a 내지 도 44a에, 광학현미경 사진을 나타내고, 도 42b 내지 도 44b에, 42a 내지 도 44a의 각 도면의 O-P 단면도를 나타내고, 도 42c 내지 44c에, 42a 내지 도 44a의 각 도면의 각 라인 1-1 내지 1-7, 2-1 내지 2-4, 3-1 내지 3-4에 있어서의 두께 분포를 나타낸다. 각 패턴에 있어서, 관찰자의 좌측에 있는 패턴이 폭 넓게 형성되어 있는 영역이, 패턴형성재료를 포함하는 조성물에 대하여 습윤성이 높은 영역(고습윤성 영역)이며, 관찰자의 좌측에 있는 패턴이 얇은 형상으로 형성되어 있는 영역이, 그 조성물에 대하여 습윤성이 낮은 영역(저습윤성 영역)이다. 패턴형성재료를 포함하는 조성물은, 이 습윤성이 다른 영역에 걸치도록 토출되고, 그 습윤성의 차이로 인한 일부 조성물의 유동 과정을 거쳐, 도 42a 내지 도 44c에 나타내는 패턴 형상으로 안정된다.
도 42a 내지 도 43c에 있어서의 패턴은, 은을 도전성 재료로 포함하는 조성물을 토출하여 형성한 은 배선이다. 도트 피치는 60μm며 대기 중에서 형성했다. 도 44a 내지 44c에 있어서의 패턴은, 폴리비닐알코올을 포함하는 조성물을 토출하여 형성한 패턴이다. 패턴은 도트 피치가 70μm로 되도록 대기 중에서 형성했다.
도 42c는 도 42a에 나타낸 은 배선의 1-1 내지 1-7의 영역에 있어서의 막 두께 분포의 측정 결과를 나타낸다. 도 42c의 가로축은 측정 영역을 나타내고, 세로축은 패턴을 막 두께를 나타낸다. 나타낸 두께 값은 각 볼록부의 최대치의 대략 평균치다. 막 두께 분포에서, 1-1에 있어서의 고습윤성 영역은 폭이 넓은 막 두께 분포를 나타내고, 1-2 내지 1-7에 있어서의 저습윤성 영역은 선 폭이 좁은 막 두께 분포를 보이고 있다. 따라서 본 발명을 이용하면, 원하는 세밀한 배선을 단선 등의 불량 없이 신뢰성 높게 안정되게 형성할 수 있다.
도 42a 내지 42c의 은 배선의 막 두께 방향의 형상에 대해서 고찰한다. 도 42c의 막 두께 측정으로, 은 배선의 중앙부의 두께의 최대치를 측정하였다. 측정 결과, 1-1에서는 580nm, 1-2에서는 350nm, 1-4에서는 260nm, 1-5에서는 260nm, 1-6에서는 240nm, 1-7에서는 310nm였다. 그 결과로부터, 도 42a의 선 0-P에 있어서의 단면 개략도를 나타내면, 도 42b와 같다.
도 42b에 나타낸 바와 같이, 선 0-P에 있어서의 단면의 막 두께 분포의 경향으로서, 고습윤성 영역으로부터 멀어짐에 따라, 저습윤성 영역의 막 두께는 두꺼워지는 경향을 보인다. 이는 고습윤성 영역으로부터 멀어짐에 따라, 패턴형성재료를 포함하는 조성물이, 저습윤성 영역으로 유동하기 어려워지기 때문이다. 또한 저습 윤성 영역에 토출된 조성물은, 습윤성의 차이로 인해, 고습윤성 영역으로 유동한다. 그러나 고습윤성 영역까지의 거리가 길면, 유동중에, 용매 등의 건조로 인해 유동성이 떨어져, 저습윤성 영역에 조성물이 머물 가능성이 있다.
고습윤성 영역의 패턴이 저습윤성 영역의 패턴보다 막 두께가 두꺼운(또는 동일한) 경향이 있다. 이는 고습윤성 영역으로 유동한 패턴형성재료를 포함하는 조성물이, 그 조성물의 표면장력으로 인해 응집하여 고습윤성 영역에서의 막 두께가 두꺼워지기 때문이다.
도 42a 내지 42c와 같이, 고습윤성 영역의 패턴이 저습윤성 영역의 패턴보다 두께가 두꺼운 경우, 저습윤성 영역으로부터 고습윤성 영역을 향함에 따라 두께가 감소하는 영역이 있는 경향이 있다. 즉, 고습윤성 및 저습윤성 영역의 경계 부근의 막 두께 변화는 단속적이지 않고, 경계를 거쳐 점진적이고 연속적으로 변화한다. 이 변화는 고습윤성 영역으로 유동하는 조성물이, 그 경계 부근에서 유동성을 잃기 때문이다.
도 43c의 막 두께 측정으로, 은 배선의 중앙부의 두께의 최대치를 측정하였다. 측정 결과, 2-1에서는 270nm, 2-2에서는 260nm, 2-3에서는 380nm, 2-4에서는 400nm였다. 이 결과로부터, 도 43a의 선 0-P에 있어서 단면 개략도를 나타내면, 도 43b와 같다. 도 43a 내지 43c에 나타낸 은 배선의 형상은 도 42a 내지 42c에 나타낸 은 배선의 형상과 비교하면, 고습윤성 영역의 패턴과, 저습윤성 영역의 패턴의 막 두께에 차이가 없다. 토출률이나 각 영역의 면적에 차이가 있거나, 조성물이 건조되고 비교적 단시간 동안 유동성을 가지므로, 조성물이 고습윤성 영역으로 충분 히 유동하지 않을 수도 있다. 고습윤성 영역으로부터 저습윤성 영역으로 패턴의 두께가 증가하는 경향은 도 42a 내지 42c의 은 배선의 패턴에서도 볼 수 있다.
도 44a 내지 44c에 나타내는 패턴은, 폴리비닐알코올을 포함하는 조성물로 이루어진 패턴이다. 이 패턴은 실리콘 막 위에 형성된다. 도 44c의 두께 측정에 의해, 패턴의 중앙부의 두께의 최대치를 측정했다. 측정 결과, 3-1에서는 900nm, 3-2에서는 450nm, 3-3로는 640nm, 3-4에서는 780nm였다. 이 결과로부터, 도 43a의 선 0-P에 있어서의 단면 개략도를 나타내면, 도 43b와 같다. 이 패턴도, 도 42a 내지 42c에 나타낸 은 배선과 동일한 경향을 나타냈다. 이 패턴에 있어서, 영역 3-1로 나타낸 오목부는 고습윤성 영역에 형성되었다. 또한 도 44c의 영역 3-2, 3-3, 3-4에 나타낸 바와 같은 오목부는 저습윤성 영역의 세밀 배선 패턴에 형성되었다.
이상의 패턴의 형상은, 피형성 영역에 있어서의 습윤성이 다른 영역의 접촉각의 차이, 면적, 조성물의 점도, 용매의 휘발하는 속도 등 여러 가지 요인에 의해 영향을 받을 수 있다. 따라서, 패턴을 형성할 때, 이러한 인자를 적절히 설계하여, 원하는 패턴을 형성하면 된다. 본 발명에 따르면, 안정된 여러 가지 세밀한 패턴을 형성할 수 있다는 것을 확인할 수 있다.
본 발명에 따르면, 원하는 패턴을 제어성 좋게 형성할 수 있고, 재료의 손실도 적어져, 코스트 다운도 달성할 수 있다. 따라서 고성능, 고신뢰성의 표시장치를 수율 좋게 제조할 수 있다.
[부호의 설명]
20: 기판 30: TFT기판
32: 밀봉제 33: 액정
34: 배리어층 35: 마커
40: 제어장치 42: 촬상수단
43: 헤드 45: 마커
50: 기판 51: 마스크
52: 기판 54: 노즐
55: 액적 56: 패턴
57: 패턴 59: 패턴
60: 노즐 61: 액적
62: 패턴 63: 패턴
70: 기판 71a: 마스크
71b: 마스크 71c: 마스크
72: 기판 76: 패턴
77: 패턴 100: 기판
101: 마스크 103: 게이트 전극층
104: 게이트 전극층 105: 게이트 전극층
106: 게이트 전극층 107: 반도체층
108: 반도체층 109: n형 반도체층
110: n형 반도체층 111: 드레인 전극층
112: 드레인 전극층 113: 드레인 전극층
114: 드레인 전극층 116: 게이트 절연층
117: 전극층 121: 절연층
122: 전계발광층 123: 전극층
125: 마스크 126: 고습윤성 영역
127: 게이트 전극층 145: 콘택홀
160: 접속 배선층 161: 접속 배선층
162: 접속 배선층 163: 접속 배선층
180a: 노즐 180b: 노즐
301: 저습윤성 영역 303: 게이트 전극층
305: 게이트 절연층 307: n형 반도체층
308: 드레인 전극층 311: 화소전극층
312: 절연층 320: 액정층
321: 절연층 322: 착색층
323: 도전층 324: 대향기판
325: 편광판 330: 드레인 전극층
345: 콘택홀 350: 패턴
351: 기판 360: 저습윤성 기판
380: 노즐 381: 노즐
401: TFT 402: 용량소자
403: TFT 404: TFT
405: 발광소자 406: TFT
410: 신호선 411: 전원선
412: 전원선 413: 전원선
414: 주사선 415: 전원선
416: 주사선 441: 스위칭용 TFT
442: 용량소자 443: 구동용 TFT
444: 발광소자 445: TFT
450: 신호선 451: 전원선
452: 전원선 453: 주사선
454: 주사선 462: 드레인 전극
463: 전극 464: 전계발광층
465: 전극 471: 드레인 전극
472: 전극 473: 전계발광층
474: 전극 480: 기판
481: 박막 트랜지스터 484: 전극
485: 전계발광층 486: 전극
500: 블록 501: TFT
502: TFT 503: 발광소자
504: 용량소자 505: 드레인 배선층
554: 공통 전위선 555: 공통 전위선
556: 공통 전위선 557: 공통 전위선
561: 보호 다이오드 562: 보호 다이오드
563: 보호 다이오드 564: 보호 다이오드
601: TFT 620: TFT
901: 버퍼 회로 902: 화소
1400: 기판 1403: 액적토출수단
1404: 촬상수단 1405: 헤드
1406: 점선 1407: 제어 수단
1408: 기록매체 1409: 화상처리수단
1410: 컴퓨터 1411: 마커
1412: 헤드 1413: 재료 공급원
1414: 재료 공급원 2001: 케이싱
2002: 표시용 패널 2003: 주 화면
2004: 모뎀 2005: 수신기
2006: 리모트 컨트롤 장치 2007: 표시부
2008: 서브 화면 2009: 스피커부
2101: 본체 2102: 케이싱
2103: 표시부 2104: 키보드
2105: 외부접속 포트 2106: 포인팅 마우스
2201: 케이싱 2203: 표시부A
2204: 표시부B 2206: 조작키
2207: 스피커부 2301: 본체
2302: 음성출력부 2303: 음성입력부
2304: 표시부 2305: 조작 스위치
2306: 안테나 2401: 본체
2402: 표시부 2405: 리모트 컨트롤 수신부
2406: 수상부 2407: 배터리
2408: 음성입력부 2409: 조작키
2410: 접안부 2600: TFT기판
2601: 대향기판 2602: 밀봉제
2603: 화소부 2604: 액정층
2605: 착색층 2606: 편광판
2607: 편광판 2608: 구동회로
2609: 플렉시블 배선 기판 2610: 냉음극관
2611: 반사판 2612: 회로기판
2613: 렌즈 필름 2700: 기판
2701: 화소부 2702: 화소
2703: 주사선측 입력단자 2704: 신호선측 입력단자
2750: FPC 2751: 구동IC
2800: TFT기판 2801: 보호 회로부
2802: TFT 2803: TFT
2804: 발광소자 2805: 발광소자
2806a: 스페이서 2806b: 스페이서
2807a: 착색층 2807b: 착색층
2807c: 착색층 2809: 구동회로
2810: 배선기판 2811: 회로기판
2812: 방열판 2813: 히트 파이프
2820: 밀봉기판 3300: 소자기판
3301: 화소부 3302: 화소
3303: 밀봉제 3305: 건조제
3307: 충전제 3308: 소스 배선층
3310: 밀봉기판 3350: FPC
3601: 반사 방지막 3602: 편광판
3603: 위상차판 3604: 위상차판
3604a: 건조제 3604b: 건조제
3605: 절연층 3306a: 게이트 배선층
3306b: 게이트 배선층 3700: 기판
3701: 화소부 3702: 주사선측 구동회로
3704: 신호선측 입력단자 4700: 기판
4701: 화소부 4702: 주사선 구동회로
4704: 신호선 구동회로

Claims (22)

  1. 제1의 영역 및 제2의 영역을 형성하는 단계와,
    상기 제2의 영역과 상기 제1의 영역을 걸치는 영역에 제 1 패턴형성재료를 포함하는 제 1 조성물을 토출하는 단계와,
    상기 제1의 영역에 토출한 상기 제 1 조성물의 일부를, 상기 제2의 영역으로 유동시켜서 상기 제1의 영역에 제 1 도전층을 형성하는 단계와,
    상기 제 2의 영역의 상기 제 1 조성물 위에 제 2 패턴형성재료를 포함하는 제 2 조성물을 토출하여 상기 제 1 도전층보다 폭이 넓은 제 2 도전층을 형성하는 단계를 포함하는 패턴형성방법으로서,
    상기 제 1 조성물에 대한 습윤성은, 상기 제1의 영역보다 상기 제2의 영역이 높은 것을 특징으로 하는 패턴형성방법.
  2. 기판 위에 선택적으로 마스크를 형성하는 단계와,
    상기 마스크를 사용해서 제1의 영역을 형성하는 단계와,
    상기 마스크를 제거하여, 제2의 영역을 형성하는 단계와,
    상기 제2의 영역과 상기 제1의 영역을 걸치는 영역에 제 1 패턴형성재료를 포함하는 제 1 조성물을 토출하는 단계와,
    상기 제1의 영역에 토출한 상기 제 1 조성물의 일부를, 상기 제2의 영역으로 유동시켜서 상기 제1의 영역에 제 1 도전층을 형성하는 단계와,
    상기 제 2의 영역의 상기 제 1 조성물 위에 제 2 패턴형성재료를 포함하는 제 2 조성물을 토출하여 상기 제 1 도전층보다 폭이 넓은 제 2 도전층을 형성하는 단계를 포함하는 패턴형성방법으로서,
    상기 제 1 조성물에 대한 습윤성은, 상기 제1의 영역보다 상기 제2의 영역이 높은 것을 특징으로 하는 패턴형성방법.
  3. 기판 위에 선택적으로 광촉매 물질을 형성하는 단계와,
    상기 기판 위 및 상기 광촉매 물질 위에 제1의 영역을 형성하는 단계와,
    상기 광촉매 물질에 빛을 조사하여, 제2의 영역을 형성하는 단계와,
    상기 제2의 영역과 상기 제1의 영역을 걸치는 영역에 패턴형성재료를 포함하는 조성물을 토출하는 단계와,
    상기 제1의 영역에 토출한 상기 조성물의 일부를, 상기 제2의 영역으로 유동시키는 단계를 포함하는 패턴형성방법으로서,
    상기 조성물에 대한 습윤성은, 상기 제1의 영역보다 상기 제2의 영역이 높은 것을 특징으로 하는 패턴형성방법.
  4. 기판 위에 제1의 영역을 형성하는 단계와,
    상기 제1의 영역에 선택적으로 빛을 조사하여 제2의 영역을 형성하는 단계와,
    상기 제2의 영역과 상기 제1의 영역을 걸치는 영역에 패턴형성재료를 포함하는 조성물을 토출하는 단계와,
    상기 제1의 영역에 토출한 상기 조성물의 일부를, 상기 제2의 영역으로 유동시키는 단계를 포함하는 패턴형성방법으로서,
    상기 조성물에 대한 습윤성은, 상기 제1의 영역보다 상기 제2의 영역이 높은 것을 특징으로 하는 패턴형성방법.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    불소탄소쇄를 가지는 물질을 형성함으로써 상기 제1의 영역을 형성하는 것을 특징으로 하는 패턴형성방법.
  6. 제 3항에 있어서,
    상기 광촉매 물질은 산화티탄을 사용해서 형성하는 것을 특징으로 하는 패턴형성방법.
  7. 제1의 영역 및 제2의 영역을 형성하는 단계와,
    상기 제2의 영역과 상기 제1의 영역을 걸치는 영역에 도전성 재료를 포함하는 제 1 조성물을 토출하는 단계와,
    상기 제1의 영역에 토출한 상기 제 1 조성물의 일부를, 상기 제2의 영역으로 유동시켜, 전극층을 형성하는 단계와,
    상기 제 2의 영역의 상기 제 1 조성물 위에 제 2 패턴형성재료를 포함하는 제 2 조성물을 토출하여 상기 전극층보다 폭이 넓은 도전층을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법으로서,
    상기 제 1 조성물에 대한 습윤성은, 상기 제1의 영역보다 상기 제2의 영역이 높은 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  8. 제1의 영역 및 제2의 영역을 형성하는 단계와,
    상기 제1의 영역과 상기 제2의 영역을 걸치는 영역에 제1의 도전성 재료를 포함하는 조성물을 토출하는 단계와,
    상기 제1의 영역에 토출한 상기 조성물의 일부를, 상기 제2의 영역에 유동시켜, 전극층을 형성하는 단계와,
    상기 전극층에 접해서 상기 제2의 영역에 제2의 도전성 재료를 토출하여, 배선층을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법으로서,
    상기 조성물에 대한 습윤성은, 상기 제1의 영역보다 상기 제2의 영역이 높은 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  9. 기판 위에 선택적으로 광촉매 물질을 형성하는 단계와,
    상기 기판 위 및 상기 광촉매 물질 위에 제1의 영역을 형성하는 단계와,
    상기 광촉매 물질에 빛을 조사하여, 제2의 영역을 형성하는 단계와,
    상기 제1의 영역과 상기 제2의 영역을 걸치는 영역에 도전성 재료를 포함하는 조성물을 토출하는 단계와,
    상기 제1의 영역에 토출한 상기 조성물의 일부를, 상기 제2의 영역으로 유동시켜, 전극층을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법으로서,
    상기 조성물에 대한 습윤성은, 상기 제1의 영역보다 상기 제2의 영역이 높은 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  10. 제 7항 내지 제 9항 중 어느 한 항에 있어서,
    불소탄소쇄를 가지는 물질을 형성함으로써 상기 제1의 영역을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  11. 제 9항에 있어서,
    상기 광촉매 물질로서 산화티탄을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  12. 제 7항 또는 제 9항에 따른 방법에 의해 제조된 박막 트랜지스터를 사용한 표시장치를 제조하는 방법으로서,
    상기 전극층은 게이트 전극층으로서 형성되는 것을 특징으로 하는 표시장치의 제조 방법.
  13. 제 8항에 따른 방법에 의해 제조된 박막 트랜지스터를 사용한 표시장치의 제조 방법으로서,
    상기 전극층은 게이트 전극층으로서 형성되고 상기 배선층은 게이트 배선층으로서 형성되는 것을 특징으로 하는 표시장치의 제조 방법.
  14. 기판 위에 제1의 영역 및 제2의 영역을 형성하는 단계와,
    상기 제1의 영역과 상기 제2의 영역을 걸치는 영역에 마스크 형성 재료를 포함하는 제 1 조성물을 토출하는 단계와,
    상기 제1의 영역에 토출한 상기 마스크 형성 재료를 포함하는 제 1 조성물의 일부를, 상기 제2의 영역으로 유동시켜, 마스크를 형성하는 단계와,
    상기 마스크를 사용해서 상기 제1의 영역의 일부를 변경하여, 제3의 영역을 형성하는 단계와,
    상기 마스크를 제거하여 제4의 영역을 형성하는 단계와,
    상기 제3의 영역과 상기 제4의 영역을 걸치는 영역에 도전성 재료를 포함하는 제 2 조성물을 토출하는 단계와,
    상기 제4의 영역의 제 2 조성물을 상기 제3의 영역으로 유동시켜, 제1의 전극층 및 제2의 전극층을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법으로서,
    상기 마스크 형성 재료를 포함하는 제 1 조성물에 대한 습윤성은, 상기 제1의 영역보다 상기 제2의 영역이 높고, 상기 도전성 재료에 대한 습윤성은, 상기 제4의 영역보다 상기 제3의 영역이 높은 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  15. 제 14항에 있어서,
    불화탄소를 가지는 물질을 형성함으로써 상기 제1의 영역을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  16. 제 14항에 따른 방법에 의해 제조된 박막 트랜지스터를 사용한 표시장치의 제조 방법으로서,
    상기 제1의 전극층 및 제2의 전극층을 각각 소스 전극층 또는 드레인 전극층으로서 형성하는 것을 특징으로 하는 표시장치의 제조 방법.
  17. 기판 위에 설치된 배선층과,
    상기 배선층에 접하는 전극층을 포함하는 박막 트랜지스터로서,
    상기 배선층은 제1의 영역에 형성되고, 상기 전극층은 제2의 영역에 형성되며, 상기 전극층 및 상기 배선층에 대한 습윤성은, 상기 제2의 영역보다 상기 제1 의 영역이 높은 것을 특징으로 하는 박막 트랜지스터.
  18. 제 17항에 있어서,
    상기 전극층은 상기 배선층보다 더 작은 폭과 더 얇은 두께로 된 것을 특징으로 하는 박막 트랜지스터.
  19. 기판 위에 설치된 배선층과,
    상기 배선층에 접하는 전극층을 포함하는 표시장치로서,
    상기 배선층은 제1의 영역에 형성되고, 상기 전극층은 제2의 영역에 형성되며, 상기 전극층 및 상기 배선층에 대한 습윤성은, 상기 제2의 영역보다 상기 제1의 영역이 높은 것을 특징으로 하는 표시장치.
  20. 제 19항에 있어서,
    상기 전극층은 상기 배선층보다 더 작은 폭과 더 얇은 두께로 된 것을 특징으로 하는 표시장치.
  21. 기판 위에 설치된 배선층과,
    상기 배선층에 접하는 전극층을 포함하는 텔레비전 장치로서,
    상기 배선층은 제1의 영역에 형성되고, 상기 전극층은 제2의 영역에 형성되며, 상기 전극층 및 상기 배선층에 대한 습윤성은, 상기 제2의 영역보다 상기 제1의 영역이 높은 것을 특징으로 하는 텔레비전 장치.
  22. 제 21항에 있어서,
    상기 전극층은 상기 배선층보다 더 작은 폭과 더 얇은 두께로 된 것을 특징으로 하는 텔레비전 장치.
KR1020067018745A 2004-02-17 2005-02-15 박막 트랜지스터, 표시장치 및 그것들의 제조 방법 KR101127889B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00040499 2004-02-17
JP2004040499 2004-02-17
PCT/JP2005/002681 WO2005077549A1 (en) 2004-02-17 2005-02-15 Thin film transistor and display device, and method for manufacturing thereof

Publications (2)

Publication Number Publication Date
KR20070007098A KR20070007098A (ko) 2007-01-12
KR101127889B1 true KR101127889B1 (ko) 2012-03-21

Family

ID=34857893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067018745A KR101127889B1 (ko) 2004-02-17 2005-02-15 박막 트랜지스터, 표시장치 및 그것들의 제조 방법

Country Status (3)

Country Link
US (2) US7951710B2 (ko)
KR (1) KR101127889B1 (ko)
WO (1) WO2005077549A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346730B1 (en) 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
JP4731913B2 (ja) 2003-04-25 2011-07-27 株式会社半導体エネルギー研究所 パターンの形成方法および半導体装置の製造方法
CN100533808C (zh) * 2004-01-26 2009-08-26 株式会社半导体能源研究所 显示器件及其制造方法以及电视设备
US7462514B2 (en) 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US7615488B2 (en) 2004-03-19 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television device
US7642038B2 (en) 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US8158517B2 (en) 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
US7470604B2 (en) 2004-10-08 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US20070020395A1 (en) * 2005-06-27 2007-01-25 Lang Charles D Process for making an electronic device
CN101030536B (zh) 2006-03-02 2010-06-23 株式会社半导体能源研究所 电路图案、薄膜晶体管及电子设备的制造方法
TWI427682B (zh) 2006-07-04 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
US8654045B2 (en) * 2006-07-31 2014-02-18 Sony Corporation Display and method for manufacturing display
JP5167707B2 (ja) * 2006-08-04 2013-03-21 株式会社リコー 積層構造体、多層配線基板、アクティブマトリックス基板、並びに電子表示装置
JP2008066567A (ja) * 2006-09-08 2008-03-21 Ricoh Co Ltd 配線パターンとこれを用いた電子素子、有機半導体素子、積層配線パターンおよび積層配線基板
KR101485926B1 (ko) * 2007-02-02 2015-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI402982B (zh) * 2009-03-02 2013-07-21 Innolux Corp 影像顯示系統及其製造方法
US9046762B2 (en) * 2010-02-18 2015-06-02 Empire Technology Development Llc Nanoimprint lithography
JP2011181596A (ja) * 2010-02-26 2011-09-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR101327667B1 (ko) * 2012-02-24 2013-11-12 주식회사 팬택 휴대용 단말기
KR102328917B1 (ko) * 2014-09-22 2021-11-19 엘지디스플레이 주식회사 유기전계발광 표시장치
DE102014224276B4 (de) * 2014-11-27 2021-12-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum hochpräzisen Drucken von Strukturen auf Oberflächen sowie Substrat mit einer eine gedruckte Struktur aufweisenden Oberfläche
KR102343731B1 (ko) * 2014-12-09 2021-12-27 엘지디스플레이 주식회사 고유전율 절연막, 이를 포함하는 표시장치용 기판 및 표시 장치
KR102623838B1 (ko) * 2018-08-20 2024-01-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11207959A (ja) * 1998-01-28 1999-08-03 Seiko Epson Corp 基板、その製造方法およびパターン形成方法
US20020017149A1 (en) * 2000-08-11 2002-02-14 Maikner John Joseph Method for determination of chromatographic media parameters in packed beds of hydrophobic polymer particles
US20030059987A1 (en) * 1999-12-21 2003-03-27 Plastic Logic Limited Inkjet-fabricated integrated circuits

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087196A (en) * 1998-01-30 2000-07-11 The Trustees Of Princeton University Fabrication of organic semiconductor devices using ink jet printing
JPH11251259A (ja) 1998-03-04 1999-09-17 Seiko Epson Corp 半導体層への不純物の導入方法、および薄膜トランジスタ並びに半導体装置の製造方法
GB2373095A (en) 2001-03-09 2002-09-11 Seiko Epson Corp Patterning substrates with evaporation residues
EP1282175A3 (en) * 2001-08-03 2007-03-14 FUJIFILM Corporation Conductive pattern material and method for forming conductive pattern
JP2003059940A (ja) 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd ミクロファブリケーション用基板、その製造方法および像状薄膜形成方法
JP2003133691A (ja) * 2001-10-22 2003-05-09 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP3578162B2 (ja) * 2002-04-16 2004-10-20 セイコーエプソン株式会社 パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器
GB0301089D0 (en) * 2003-01-17 2003-02-19 Plastic Logic Ltd Active layer islands

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11207959A (ja) * 1998-01-28 1999-08-03 Seiko Epson Corp 基板、その製造方法およびパターン形成方法
US20030059987A1 (en) * 1999-12-21 2003-03-27 Plastic Logic Limited Inkjet-fabricated integrated circuits
US20020017149A1 (en) * 2000-08-11 2002-02-14 Maikner John Joseph Method for determination of chromatographic media parameters in packed beds of hydrophobic polymer particles

Also Published As

Publication number Publication date
US20110256702A1 (en) 2011-10-20
WO2005077549A1 (en) 2005-08-25
US20080315428A1 (en) 2008-12-25
WO2005077549A8 (en) 2005-11-24
US8318601B2 (en) 2012-11-27
KR20070007098A (ko) 2007-01-12
US7951710B2 (en) 2011-05-31

Similar Documents

Publication Publication Date Title
KR101127889B1 (ko) 박막 트랜지스터, 표시장치 및 그것들의 제조 방법
US7273773B2 (en) Display device, method for manufacturing thereof, and television device
US8158517B2 (en) Method for manufacturing wiring substrate, thin film transistor, display device and television device
US7800113B2 (en) Method for manufacturing display device
US7470604B2 (en) Method for manufacturing display device
US7642038B2 (en) Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
JP4777078B2 (ja) 半導体装置の作製方法
JP4969041B2 (ja) 表示装置の作製方法
JP5057652B2 (ja) 薄膜トランジスタの作製方法
JP5110785B2 (ja) 表示装置の作製方法
JP4854994B2 (ja) 配線基板の作製方法及び薄膜トランジスタの作製方法
KR20070007146A (ko) 패턴 형성 방법, 박막 트랜지스터, 디스플레이 장치 및 그제조 방법과, 텔레비전 장치
KR20100033393A (ko) 반도체 장치 제조 방법, 다이오드 및 표시 장치
JP5089027B2 (ja) 半導体装置
JP4628004B2 (ja) 薄膜トランジスタの作製方法
JP2005286320A (ja) パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
JP5116212B2 (ja) 薄膜トランジスタの作製方法
JP4879496B2 (ja) パターン形成方法
JP4877865B2 (ja) 薄膜トランジスタの作製方法及び表示装置の作製方法
JP5025208B2 (ja) 薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee