JPH07135323A - 薄膜状半導体集積回路およびその作製方法 - Google Patents

薄膜状半導体集積回路およびその作製方法

Info

Publication number
JPH07135323A
JPH07135323A JP28599093A JP28599093A JPH07135323A JP H07135323 A JPH07135323 A JP H07135323A JP 28599093 A JP28599093 A JP 28599093A JP 28599093 A JP28599093 A JP 28599093A JP H07135323 A JPH07135323 A JP H07135323A
Authority
JP
Japan
Prior art keywords
circuit
thin film
wiring
width
high resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28599093A
Other languages
English (en)
Inventor
正明 ▲ひろ▼木
Kouyuu Chiyou
Masaaki Hiroki
Toshimitsu Konuma
Yasuhiko Takemura
Mutsuo Yamamoto
利光 小沼
睦男 山本
宏勇 張
保彦 竹村
Original Assignee
Semiconductor Energy Lab Co Ltd
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab Co Ltd, 株式会社半導体エネルギー研究所 filed Critical Semiconductor Energy Lab Co Ltd
Priority to JP28599093A priority Critical patent/JPH07135323A/ja
Publication of JPH07135323A publication Critical patent/JPH07135323A/ja
Application status is Pending legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686Pulsed laser beam
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/981Utilizing varying dielectric thickness

Abstract

(57)【要約】 【目的】 同一基板上に最適な特性を示す薄膜トランジ
スタ(TFT)を多数有する集積回路を提供する。 【構成】 絶縁表面上に、少なくともゲイト電極の側面
に陽極酸化物を有する薄膜トランジスタ(TFT)を多
数形成する。そして、それぞれのTFTにおいて必要と
される信頼性、特性に応じて前記陽極酸化物の厚さを変
える。かくすることによって、同一基板上にそれぞれの
目的にとって最適な特性、信頼性を示すTFTを多数形
成した半導体集積回路を形成することができる。

Description

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、絶縁表面上に薄膜状の
絶縁ゲイト型半導体装置(薄膜トランジスタもしくはT
FT)が多数形成された集積回路の信頼性および特性を
向上させる方法に関する。本発明による半導体装置は、
液晶ディスプレー等のアクティブマトリクスやイメージ
センサー等の駆動回路、あるいはSOI集積回路や従来
の半導体集積回路(マイクロプロセッサーやマイクロコ
ントローラ、マイクロコンピュータ、あるいは半導体メ
モリー等)に使用されるものである。特に、本発明は、
電気光学装置を駆動するアクティブマトリクス回路と、
その駆動のためのドライバー回路、あるいはメモリー回
路と中央演算回路(CPU)とを同一基板上に形成する
モノリシック型の薄膜集積回路およびその作製方法に関
する。

【0002】

【従来の技術】近年、絶縁基板上、もしくは半導体基板
上であっても厚い絶縁膜によって半導体基板と隔てられ
た表面(絶縁表面)上に絶縁ゲイト型半導体装置(MI
SFET)を形成する研究が盛んに成されている。特に
半導体層(活性層)が薄膜状である半導体装置を薄膜ト
ランジスタ(TFT)という。このような半導体装置に
おいては、単結晶の半導体のような良好な結晶性を有す
る素子を得ることは困難で、通常は結晶性は有するが単
結晶でない、非単結晶の半導体を用いていた。

【0003】このような非単結晶半導体は、単結晶半導
体に比較して特性が悪く、特に、ゲイト電極に逆電圧
(すなわち、Nチャネル型TFTの場合には負、Pチャ
ネル型TFTの場合には正の電圧)を印加した場合に
は、ソース/ドレイン間のリーク電流が増加するという
問題があった。また、かかるTFTの移動度が電圧の印
加によって低下するという劣化の問題もあった。このよ
うな問題を解決するためには、ソース/ドレイン領域と
ゲイト電極の間に真性もしくは弱いN型やP型の高抵抗
領域を設ける必要があることが知られている。特に、高
抵抗領域を作製する際には、ゲイト電極を陽極酸化、そ
の他の方法で少なくともその側面を酸化させ、この酸化
物もしくは酸化物の跡を利用して自己整合的にドーピン
グをおこなうことによって、均一な幅の高抵抗領域を得
ることができた。

【0004】

【発明が解決しようとする課題】しかしながら、このよ
うな高抵抗領域はソース/ドレイン間に直列に挿入され
た抵抗としても機能するので、例えば、高速動作が必要
な場合にはかえって不必要なものであった。特に、同一
絶縁表面上に異なった特性を要求されるTFTを形成す
る場合には問題であった。例えば、電気光学素子を駆動
するアクティブマトリクス回路と、その回路を駆動する
ためのドライバー回路とを同一基板上に有するモノリシ
ック回路を考えてみると、アクティブマトリクス回路に
おいては、リーク電流が低い方が望ましいので、高抵抗
領域の幅が広いTFTが望まれた。

【0005】しかしながら、デコーダー回路やドライバ
ー回路、さらには、CPU、メモリー回路等において
は、高速動作の必要上、高抵抗領域の幅は小さい方が望
まれた。しかしながら、同一基板上に同一プロセスで形
成されたTFTでは、高抵抗領域の幅は全て同じであ
り、上記のような回路、目的に応じて高抵抗領域の幅を
変更するということは困難であった。そのため、モノリ
シック型のアクティブマトリクス回路や、さらにそれを
発展させたモノリシック集積回路を作製することは困難
であった。本発明は、このような困難を解決し、TFT
や回路の必要とする特性、信頼性に応じて高抵抗領域の
幅を変更した半導体集積回路およびその作製方法に関す
る。

【0006】

【課題を解決するための手段】本発明の第1は、ゲイト
電極の陽極酸化工程において、TFTに応じて陽極酸化
時間を変化させることによって、得られる高抵抗領域の
幅を変更するものである。本発明の第2は、モノリシッ
ク型アクティブマトリクス回路において、低オフ電流、
低周波動作用のアクティブマトリクス回路中のTFTの
高抵抗領域の幅を、大電流駆動、高周波動作用のドライ
バー回路、低消費電力、高周波動作用のデコーダー回路
中のTFTのものよりも大きくしたものである。本発明
の第3は、Nチャネル型TFTの高抵抗領域の幅をPチ
ャネル型TFTのものよりも大きくするものである。

【0007】例えば、モノリシック型のアクティブマト
リクス回路においては、アクティブマトリクス回路中の
TFTの高抵抗領域の幅は0.4〜1μm、ドライバー
回路においては、Nチャネル型TFT(以下、NTFT
という)で、0.2〜0.3μm、Pチャネル型TFT
(以下、PTFTという)においては0〜0.2μmと
する。さらに、中央演算回路(CPU)その他の論理演
算素子/回路に用いられるデコーダーにおいても、Nチ
ャネル型TFTでは0.3〜0.4μm、Pチャネル型
TFTにおいては0〜0.2μmとする。このように、
本発明では、アクティブマトリクス回路のTFTの高抵
抗領域の幅は、ドライバー、デコーダーのTFTのもの
よりも大きく、Nチャネル型TFTの高抵抗領域の幅は
Pチャネル型TFTのものより大きいことを特徴とす
る。

【0008】前記のようにアクティブマトリクス回路の
TFTの高抵抗領域の幅が、ドライバーやデコーダーの
TFTの幅よりも大きな理由は要求されるTFTの特性
が、前者は低リーク電流、後者は高速動作というように
互いに異なるからである。一方、同じドライバーもしく
はデコーダーにおいて、Nチャネル型TFTとPチャネ
ル型TFTとで高抵抗領域の幅を変えることは以下の理
由による。

【0009】特にNチャネル型TFTにおいて、弱いN
型の高抵抗領域を設けると、ドレイン近傍の電界を緩和
させて、ホットキャリヤ効果による劣化を抑制すること
ができる。したがって、この場合のNチャネル型TFT
の高抵抗領域は弱いN型であることが望まれる。一方、
Pチャネル型TFTにおいては、ホットキャリヤによる
劣化は少ないので、特にこのような高抵抗領域を設けな
くともよい。逆に、高抵抗領域の存在はTFTの動作速
度の低下をもたらす。Pチャネル型TFTの移動度はN
チャネル型TFTよりも劣るので可能な限り、高抵抗領
域の幅は小さい方が好ましい。その結果、上述のように
Nチャネル型TFTの高抵抗領域の幅がPチャネル型T
FTのものよりも大きくなるのである。

【0010】

【実施例】

〔実施例1〕 本発明によって、異種のTFTを有する
集積回路を作製する例を図1および図2に示す。図2の
(A)、(B)、(C)は、図1の(A)、(C)、
(E)と、それぞれほぼ対応した、平面図を示す。ま
た、図1は、図2中の一点鎖点線で示された部分の断面
である。まず、基板(コーニング7059、300mm
×300mmもしくは100mm×100mm)101
上に、厚さ1000〜3000Åの酸化珪素膜102を
スパッタ法によって堆積した。これは、プラズマCVD
法によって形成してもよい。

【0011】その後、プラズマCVD法やLPCVD法
によってアモルファス状のシリコン膜を300〜150
0Å、好ましくは500〜1000Å堆積し、これをパ
ターニングして、島状シリコン領域103および104
を形成した。そして、厚さ200〜1500Å、好まし
くは500〜1000Åの酸化珪素をスパッタ法もしく
はプラズマCVD法によって形成した。この酸化珪素膜
はゲイト絶縁膜としても機能するので、その作製には十
分な注意が必要である。例えば、プラズマCVD法を用
いる場合には、TEOSを原料とし、酸素とともに基板
温度150〜400℃、好ましくは200〜250℃
で、RF放電させて、原料ガスを分解・堆積した。TE
OSと酸素の圧力比は1:1〜1:3、また、圧力は
0.05〜0.5torr、RFパワーは100〜25
0Wとした。あるいはTEOSを原料としてオゾンガス
とともに減圧CVD法もしくは常圧CVD法によって、
基板温度を150〜400℃、好ましくは200〜25
0℃として形成してもよい。

【0012】そして、KrFエキシマーレーザー(波長
248nm、パルス幅20nsec)を照射して、シリ
コン領域103のみを結晶化させた。レーザーのエネル
ギー密度は200〜400mJ/cm2 、好ましくは2
50〜300mJ/cm2 とし、また、レーザー照射の
際には基板を300〜500℃に加熱した。レーザーと
してはXeClエキシマーレーザー(波長308n
m)、その他を用いてもよい。シリコン領域104はア
モルファスのままであった。

【0013】その後、厚さ2000Å〜5μm、例え
ば、6000Åのアルミニウム膜を電子ビーム蒸着法に
よって形成して、これをパターニングし、ゲイト電極1
06、107、109および配線108を形成した。ア
ルミニウムにはスカンジウム(Sc)を0.05〜0.
3重量%ドーピングしておくと、加熱によるヒロックの
発生が抑制された。この状態を図1(A)および図2
(A)に示す。図2(A)から明らかなように、ゲイト
電極109と配線108は電気的に接続されており、ま
た、ゲイト電極106、107とゲイト電極109、配
線108とは、電気的に独立している。以下、前者をA
系列、後者をB系列と称する。次に基板をpH≒7、1
〜3%の酒石酸のエチレングリコール溶液に浸し、白金
を陰極、このアルミニウムのゲイト電極を陽極として、
陽極酸化をおこなった。このような中性の溶液を用いて
得られる陽極酸化物はバリヤ型陽極酸化物と呼ばれ、緻
密で耐圧も高い。

【0014】陽極酸化の際には、陽極の電源端子は独立
して制御できるものを2種類用意し、A系列とB系列と
は異なる端子に接続した。陽極酸化は、最初、A系列お
よびB系列の両方に、一定電流を印加し続け、第1の電
圧、V1 まで電圧を上げ、その状態で1時間保持した。
その後、A系列は電圧V1 を保ったまま、B系列には一
定の電流を印加し続け、第2の電圧V2 まで電圧を上昇
した。このように2段階の陽極酸化をおこなったため
に、A系列とB系列とではゲイト電極の側面、および上
面に形成される陽極酸化物の厚さが異なり、後者の方が
厚くなる。V1 としては、50〜150Vが好ましく、
ここでは、100Vとした。V2 としては、100〜2
50Vが好ましく、ここでは、200Vとした。本実施
例では定電流状態では、電圧の上昇速度は2〜5V/分
が適当であった。当然ではあるが、V1 <V2 である。
この結果、A系列であるゲイト電極106、107には
厚さ約1200Åの陽極酸化物110、111が、ま
た、ゲイト電極109と配線108には厚さ2400Å
の陽極酸化物112、113がそれぞれ形成された。
(図1(B))

【0015】その後、イオンドーピング法(プラズマド
ーピング法ともいう)によって、各TFTの島状シリコ
ン膜中に、公知のCMOS技術、自己整合不純物注入技
術を用いて、不純物イオン(燐、ホウ素)を注入した。
ドーピングガスとしてはフォスフィン(PH3 )および
ジボラン(B2 6 )を用いた。ドーズ量は、2〜8×
1015cm-2とした。この結果、N型不純物(燐)領域
114、116およびP型不純物(ホウ素)領域115
が形成された。それは、図面でNTFT126、12
8、PTFT127を形成するためである。

【0016】さらに、KrFエキシマーレーザー(波長
248nm、パルス幅20nsec)を照射して、上記
不純物領域の導入によって結晶性の劣化した部分の結晶
性を改善させた。レーザーのエネルギー密度は150〜
400mJ/cm2 、好ましくは200〜250mJ/
cm2 であった。こうして、N型不純物領域114、1
16およびP型の不純物領域115が活性化された。こ
れらの領域のシート抵抗は200〜800Ω/□であっ
た。本工程はRTA(ラピッ・サーマル・アニール)に
よっておこなってもよい。(図1(C)、図2(B))

【0017】以上の工程によって、それぞれのTFTの
オフセット領域(高抵抗領域)の幅が決定された。すな
わち、図1の左側の2つのTFTでは、陽極酸化物11
0、111の厚さが約1200Åなので、オフセット幅
1 、x3 はイオンドーピングの際の回りこみを考慮し
て約1000Åであり、右側のTFTでは、陽極酸化物
113の厚さが約2400Åなので、オフセット幅x2
は約2000Åであった。(図1(D)参照)高周波動
作用のTFT126,127のオフセット幅x1 、x3
は、低オフ電流の要求されるNTFT128のオフセッ
ト幅x2 よりも小さいことが必要である。しかし、ま
た、NTFTはドレインの逆バイアスでのホットキャリ
ヤによる劣化が多発しやすいため、PTFTよりもオフ
セット幅を大とすることが好ましい。すなわち、x3
1 である。また、オフ電流が少なく、かつ、高いドレ
イン電流が印加されるNTFT128は大きなオフセッ
ト幅を有するためx2 >x3 である。

【0018】その後、ゲイト電極および配線(図2
(C)の130)を分断して、回路に必要な長さにし
た。そして、全面に層間絶縁物117として、TEOS
を原料として、これと酸素とのプラズマCVD法、もし
くはオゾンとの減圧CVD法あるいは常圧CVD法によ
って酸化珪素膜を厚さ3000〜10000Å、例え
ば、6000Å形成した。この際にフッ素を六フッ化二
炭素(C2 6 )を用いて反応させて酸化珪素中に添加
するとステップカバレージが改善できる。基板温度は1
50〜400℃、好ましくは200℃〜300℃とし
た。さらに、スパッタ法によってITO被膜を堆積し、
これをパターニングして画素電極118とした。そし
て、前記層間絶縁物117および配線108の陽極酸化
物112をエッチングして、コンタクトホール119を
形成した。(図1(D))

【0019】その後、層間絶縁物とゲイト絶縁膜105
をエッチングし、TFTのソース/ドレインにコンタク
トホールを形成した。図1には示されていないが、この
コンタクトホール形成の際に、同時に、陽極酸化物11
0、111をもエッチングして、ゲイト電極106、1
07へもコンタクトホールが形成されている。(図2
(C)参照)そして、窒化チタンとアルミニウムの多層
膜の配線120〜125を形成した。配線124は画素
電極118に接続させた。また、ゲイト電極106、1
07には先に形成されたコンタクトホールを介して、配
線125が接続した。最後に、水素中で200〜300
℃で0.1〜2時間アニールして、シリコンの水素化を
完了した。このようにして、集積回路が完成した。(図
1(E)、図2(C))

【0020】本実施例では、厚い陽極酸化物113をエ
ッチングしてコンタクトホールを形成する工程と、その
他のコンタクトホールを形成する工程を別々におこなっ
た。もちろん、同時におこなってもよいのであるが、本
実施例において、量産性を犠牲にして、あえてこのよう
にしたのは、前者の厚さが、後者よりも陽極酸化物の厚
さの差、1200Åだけ厚く、かつ、本実施例で得られ
たバリヤ型陽極酸化物のエッチングレートが、酸化珪素
等に比較して極めて小さいからであり、この両者を同時
にエッチングすると、エッチングされやすい酸化珪素膜
で覆われたソース、ドレインへのコンタクトホールが大
幅にエッチングされ、ソース、ドレインにまで孔があい
てしまうからである。

【0021】このようにして、異種のTFTが同一基板
上に形成された。すなわち、図1および図2の左側の2
つのTFT126、127は活性層が結晶性シリコンで
高抵抗領域(オフセット領域)の幅の小さいTFTで高
速動作に適しており、右側のTFT129は活性層がア
モルファスシリコンで高抵抗領域(オフセット領域)の
幅の大きなTFTで低リーク電流を特徴としている。T
FT128の活性層はTFT127、128よりも結晶
化の程度の低い結晶生シリコンでも同じ効果が得られ
る。同じプロセスを用いてモノリシック型アクティブマ
トリクスを作製する場合には、前者をドライバー回路
に、後者をアクティブマトリクス回路に用いればよいこ
とはいうまでもない。

【0022】ホットキャリヤによる劣化はNTFTによ
く見られるが、チャネル幅の大きなドライバーTFT
(このオフセット幅をx4 とする)では、あまり観察さ
れない。また、高周波動作を要求されるデコーダー回
路、特にシフトレジスタ、CPU、メモリー、その他の
補正回路のNTFT(そのオフセット幅をx3 とする)
は、チャネル幅が小さく、かつ、チャネル超も小さくす
る必要があるため、アクティブマトリクス回路中のTF
T128(そのオフセット幅をx2 とする)よりもドレ
イン電圧が低いために劣化が少ない。このため、x4
3 <x2 であることが求められる。そして、PTFT
のオフセット幅x1 はドライバーTFTでもその外の補
助回路でも劣化がほとんどないため、x1 ≦x4 である
ことが許される。

【0023】〔実施例2〕 図3および図4に本実施例
を示す。図3は、図4中の一点鎖点線で示された部分の
断面である。まず、基板(コーニング7059、300
mm×400mmもしくは100mm×100mm)2
01上に下地酸化膜202として厚さ1000〜300
0Å、例えば、2000Åの酸化珪素膜を形成した。こ
の酸化膜の形成方法としては、酸素雰囲気中でのスパッ
タ法を使用した。しかし、より量産性を高めるには、T
EOSをプラズマCVD法で分解・堆積した膜を用いて
もよい。

【0024】その後、プラズマCVD法やLPCVD法
によってアモルファスシリコン膜を300〜5000
Å、好ましくは500〜1000Å堆積し、これを、5
50〜600℃の還元雰囲気に24時間放置して、結晶
化せしめた。この工程は、レーザー照射によっておこな
ってもよい。そして、このようにして結晶化させた珪素
膜をパターニングして島状の活性層領域203および2
04を形成した。さらに、この上にスパッタ法によって
厚さ700〜1500Åの酸化珪素膜205を形成し
た。

【0025】その後、厚さ1000Å〜3μm、例え
ば、6000Åのアルミニウム膜(1wt%のSi、も
しくは0.1〜0.3wt%のScを含む)を電子ビー
ム蒸着法もしくはスパッタ法によって形成した。そし
て、フォトレジスト(例えば、東京応化製、OFPR8
00/30cp)をスピンコート法によって形成した。
フォトレジストの形成前に、アルミニウム膜の全表面に
陽極酸化法によって厚さ100〜1000Åの酸化アル
ミニウム膜を表面に形成しておくと、フォトレジストと
の密着性が良く、また、フォトレジストからの電流のリ
ークを抑制することにより、後の陽極酸化工程におい
て、多孔質陽極酸化物を側面のみに形成するうえで有効
であった。その後、フォトレジストとアルミニウム膜を
パターニングして、アルミニウム膜と一緒にエッチング
し、配線部206、209、ゲイト電極部207、20
8、210を形成した。(図3(A))

【0026】これらの配線、ゲイト電極の上には前記の
フォトレジストが残されており、これは後の陽極酸化工
程において陽極酸化防止のマスクとして機能する。この
状態を上から見た様子を図4に示す。この場合も、実施
例1と同様に、ゲイト電極207、208および配線2
09と、配線206とゲイト電極210とは電気的に独
立しており、前者をA系列、後者をB系列と称する。
(図4(A))

【0027】そして、上記の配線、ゲイト電極のうち、
B系列にのみ電解液中で電流を通じて陽極酸化し、厚さ
3000Å〜25μm、例えば、厚さ0.5μmの陽極
酸化物211、212を配線、ゲイト電極の側面に形成
した。陽極酸化は、3〜20%のクエン酸もしくはショ
ウ酸、燐酸、クロム酸、硫酸等の酸性水溶液を用いてお
こない、5〜30V、例えば、8Vの一定電流をゲイト
電極に印加しておこなった。このようにして形成された
陽極酸化物は多孔質なものであった。本実施例では、シ
ュウ酸溶液(30〜80℃)中で電圧を8Vとし、20
〜240分、陽極酸化した。陽極酸化物の厚さは陽極酸
化時間および温度によって制御した。この際、A系列に
は電流が流されていないのでゲイト電極207、20
8、配線209には陽極酸化物は形成されなかった。
(図3(B)、図4(B))

【0028】次に、マスクを除去し、再び電解溶液中に
おいて、ゲイト電極・配線に電流を印加した。今回は、
3〜10%の酒石液、硼酸、硝酸が含まれたPH≒7の
エチレングルコール溶液を用い、A系列、B系列ともに
通電した。溶液の温度は10℃前後の室温より低い方が
良好な酸化膜が得られた。このため、ゲイト電極・配線
206〜210の上面および側面にバリヤ型の陽極酸化
物213〜217が形成された。陽極酸化物213〜2
17の厚さは印加電圧に比例し、例えば、印加電圧が1
00Vで1200Åの陽極酸化物が形成された。本実施
例では、電圧は100Vまで上昇させたので、得られた
陽極酸化物の厚さが1200Åであった。バリヤ型の陽
極酸化物の厚さは任意であるが、あまり薄いと、後で多
孔質陽極酸化物をエッチングする際に、アルミニウムを
溶出させてしまう危険があるので、500Å以上が好ま
しかった。

【0029】注目すべきは、バリヤ型の陽極酸化物は後
の工程で得られるにもかかわらず、多孔質の陽極酸化物
の外側にバリヤ型の陽極酸化物ができるのではなく、多
孔質陽極酸化物とゲイト電極の間にバリヤ型の陽極酸化
物が形成されることである。(図3(C))その後、イ
オンドーピング法によって、TFTの活性層203、2
04に、ゲイト電極部(すなわちゲイト電極とその周囲
の陽極酸化膜)およびゲイト絶縁膜をマスクとして自己
整合的に不純物を注入し、不純物(ソース/ドレイン)
領域218、219、220を形成した。ドーピングガ
スとしてはフォスフィン(PH3 )およびジボラン(B
2 6 )を用いた。ドーズ量は5×1014〜5×1015
cm-2、加速エネルギーは50〜90keVとした。領
域218および220はN型、領域219はP型となる
ように不純物を導入した。領域218により、NTFT
228、領域219によりPTFT229、領域220
により、NTFT230が作られる。

【0030】この結果、図の左側の2つのTFT(これ
らは相補型TFTである)228、229では、ゲイト
電極の側面の陽極酸化物214、215の厚さが約12
00Åであるので、ゲイト電極と不純物領域の重ならな
い領域(オフセット領域)の幅x1 、x3 は、イオンド
ーピングの際の回りこみを考慮して約1000Åであっ
た。一方、右側のTFT230では、陽極酸化物212
および217の厚さが合わせて約6200Åなので、オ
フセット幅x2 は約6000Åであった。

【0031】その後、燐酸、酢酸、硝酸の混酸を用いて
多孔質陽極酸化物211、213をエッチングした。こ
のエッチングでは陽極酸化物211、213のみがエッ
チングされ、エッチングレートは約600Å/分であっ
た。バリヤ型陽極酸化物213〜217や酸化珪素膜2
05はそのまま残存した。その後、KrFエキシマーレ
ーザー(波長248nm、パルス幅20nsec)を照
射して、活性層中に導入された不純物イオンの活性化を
おこなった。(図3(E))

【0032】そして、ゲイト電極・配線を分断して、必
要とする大きさ、形状とした。(図4(C)。さらに、
全面に層間絶縁物221として、CVD法によって酸化
珪素膜を厚さ6000Å形成した。次いで、厚さ800
ÅのITO膜をスパッタ法によって形成し、これをパタ
ーニングして、画素電極222を形成した。そして、層
間絶縁物221およびゲイト絶縁膜205をエッチング
して、TFTのソース/ドレインにコンタクトホールを
形成し、同時に、層間絶縁物221および陽極酸化物2
13〜217をエッチングして、ゲイト電極・配線にコ
ンタクトホールを形成した。本実施例では、実施例1と
は異なり、陽極酸化物はA系列、B系列のいずれもほぼ
同じ厚さであるので、これらを同時にエッチングするこ
とができ、したがって、フォトリソ工程は、実施例1の
場合よりも1つ少なくなる。最後に、アルミニウム配線
・電極223〜226を形成し、200〜400℃で水
素アニールをおこなった。

【0033】なお、配線223は配線206と相補型T
FTのNチャネル型TFTのソースを接続し、配線22
5は相補型TFTのTFTのPチャネル型TFTのソー
スと配線209を接続する。また、配線224(すなわ
ち226)は相補型TFTの出力端子(すなわち、Nチ
ャネル型TFTとPチャネル型TFTのドレイン)と右
のTFTのドレインとを接続する。さらに、配線227
は右のTFTのドレインと画素電極222とを接続す
る。以上によって、TFTを有する集積回路が完成され
た。(図3(F))

【0034】また、特にA系列において、実施例に示し
たごとく、ドライバーは大電流駆動となるため、PTF
T(高抵抗領域幅をx1 とする )、NTFT(高抵抗
領域幅をx4 とする)とも劣化が少ない。また、デコー
ダー、CPU、シフトレジスタ、メモリーその他の駆動
回路は小消費電力であり、かつ、高周波動作のため、チ
ャネル幅、チャネル長とも小さく、ホットキャリヤによ
る劣化が発生しやすい。これらの回路に用いられるNT
FTの高抵抗領域の幅x3 は、PTFTの高抵抗領域の
幅x1 よりも大なることが必要である。また、大電圧の
印加されるアクティブマトリクス回路中のNTFT(高
抵抗領域幅をx2 とする)は、必要とされる移動度も小
さいため、劣化が非常に発生しやすく、結果として、信
頼性向上のためには、x2 >x3 >x4 ≧x1 であるこ
とが求められる。例えば、x2 は0.5〜1μm、x3
は0.2〜0.3μm、x4 は0〜0.2μm、x1
0〜0.1μmである。かくすると、シフトレジスタは
1〜50MHzで動作させることができた。本実施例で
は、画素電極の制御をおこなうTFT(右のTFT)の
オフセットの幅が実施例1よりも十分に大きいでのリー
ク電流を抑える効果が大である。

【0035】〔実施例3〕 図5に本実施例を示す。本
実施例は、モノリシック型アクティブマトリクス液晶デ
ィスプレーに関するもので、図の左側はドライバー回路
の相補型TFTを、右側はアクティブマトリクス回路の
画素制御用TFTを示している。まず、基板(コーニン
グ7059、300mm×400mm)301上に下地
酸化膜302として厚さ2000Åの酸化珪素膜を形成
した。この酸化膜の形成方法としては、酸素雰囲気中で
のスパッタ法もしくはプラズマCVD法で分解・堆積し
た膜を用いるとよい。

【0036】その後、プラズマCVD法やLPCVD法
によってアモリファスシリコン膜を300〜5000
Å、好ましくは500〜1000Å堆積し、これを、5
50〜600℃の還元雰囲気に24時間放置して、結晶
化せしめた。そして、このようにして結晶化させたシリ
コン膜をパターニングして島状活性層領域303、30
4を形成した。さらに、この上にスパッタ法によって厚
さ700〜1500Åの酸化珪素膜205を形成した。

【0037】その後、厚さ1000Å〜3μm、例え
ば、6000Åのアルミニウム(0.1〜0.3wt%
のScを含む)膜をスパッタ法によって形成した。そし
て、実施例2(図3(A)〜(C)参照)と同様な方法
で、アルミニウム膜上にフォトレジストをスピンコート
法によって形成した。フォトレジストの形成前には、陽
極酸化法によって厚さ100〜1000Åの酸化アルミ
ニウム膜をアルミニウム表面に形成した。その後、フォ
トレジストとアルミニウム膜をパターニングして、アル
ミニウム膜と一緒にエッチングし、ゲイト電極306、
307、308および配線309を形成した。ゲイト電
極306とゲイト電極307とゲイト電極308は電気
的に独立であり、また、ゲイト電極308と配線309
は電気的に接続されている。

【0038】さらにこれに電解液中で電流を通じて陽極
酸化し、厚さ3000Å〜25μmの陽極酸化物を形成
した。陽極酸化は、3〜20%のクエン酸もしくはショ
ウ酸、燐酸、クロム酸、硫酸等の酸性水溶液を用いてお
こない、5〜30Vの一定電流をゲイト電極に印加し
た。このようにして得られた陽極酸化物は多孔質であ
る。本実施例ではシュウ酸溶液(30℃)中で電圧を8
Vとし、20〜140分、陽極酸化した。陽極酸化物の
厚さは陽極酸化時間によって制御し、ゲイト電極306
および307には、500〜2000Å、例えば100
0Åの薄い陽極酸化物を形成し、ゲイト電極308と配
線309には、3000〜9000Å、例えば、500
0Åの厚い陽極酸化物を形成した。

【0039】次に、マスクを除去し、再び電解溶液中に
おいて、ゲイト電極に電流を印加した。今回は、3〜1
0%の酒石液、硼酸、硝酸が含まれたPH≒7のエチレ
ングルコール溶液を用いた。また、今回は全てのゲイト
電極・配線に同じだけの電圧を印加した。このため、全
てのゲイト電極・配線の上面および側面にバリヤ型の陽
極酸化物が形成された。本実施例では、バリヤ型陽極酸
化物の厚さは1000Åとした。(図5(A))

【0040】その後、ドライエッチング法によって酸化
珪素膜305をエッチングした。このエッチングにおい
ては、等方性エッチングのプラズマモードでも、あるい
は異方性エッチングの反応性イオンエッチングモードで
もよい。ただし、珪素と酸化珪素の選択比を十分に大き
くすることによって、活性層を深くエッチングしないよ
うにすることが重要である。例えば、エッチングガスと
してCF4 を使用すれば陽極酸化物はエッチングされ
ず、すなわち、ゲイト電極306、307、308、配
線313の下部に存在する酸化珪素膜305はエッチン
グされずに、それぞれ、ゲイト絶縁膜310、311、
312、絶縁膜313として残った。(図5(B))

【0041】その後、燐酸、酢酸、硝酸の混酸を用いて
多孔質陽極酸化物をエッチングした。そして、イオンド
ーピング法によって、TFTの活性層303、304
に、ゲイト電極部(すなわちゲイト電極とその周囲の陽
極酸化膜)およびゲイト絶縁膜をマスクとして自己整合
的に不純物を注入した。この際には、イオンの加速電圧
とドーズ量によって、不純物領域にさまざまな組み合わ
せが考えられる。例えば、加速電圧を50〜90kVと
高めに設定し、ドーズ量を1×1013〜5×1014cm
-2と低めにすれば、領域314〜316には、ほとんど
の不純物イオンは活性層を通過し、下地膜で最大の濃度
を示す。このため、領域314〜316は極めて低濃度
の不純物領域となる。一方、上にゲイト絶縁膜310〜
312の存在する領域317〜319では、ゲイト絶縁
膜によって高速のイオンが減速されて、ちょうど、不純
物濃度が最大となり、低濃度の不純物領域を形成するこ
とができる。

【0042】逆に、加速電圧を5〜30kVと低めに設
定し、ドーズ量を5×1014〜5×1015cm-2と多め
にすれば、領域314〜316には、多くの不純物イオ
ンが注入され、高濃度の不純物領域となる。一方、上に
ゲイト絶縁膜310〜312の存在する領域317〜3
19では、ゲイト絶縁膜によって低速のイオンが妨げら
れて、不純物イオンの注入量は低く、低濃度の不純物領
域を形成することができる。このように、いずれの方法
を用いても、領域317〜319は低濃度の不純物領域
となり、本実施例では、いずれの方法を採用してもよ
い。このようにして、イオンドーピングをおこない、N
型の低濃度不純物領域317、319とP型の低濃度不
純物領域318を形成した後、KrFエキシマーレーザ
ー(波長248nm、パルス幅20nsec)を照射し
て、活性層中に導入された不純物イオンの活性化をおこ
なった。この工程は、RTP(ラピッド・サーマル・プ
ロセス)を用いてもよい。(図5(C))

【0043】この結果、各TFTで高抵抗領域(すなわ
ち、低濃度領域とオフセット領域)の幅が異なった。す
なわち、ドライバー回路のNチャネル型TFTでは、高
抵抗領域の幅x1 はオフセット幅1000Åに低濃度領
域の幅1000Åを加えた2000Åであり、同じくP
チャネル型TFTにおいては、x2 は低濃度領域の幅の
みの1000Åであり、画素制御のTFTにおいては、
3 はオフセット幅1000Åに低濃度領域の幅500
0Åを加えた6000Åであった。

【0044】さらに、全面に適当な金属、例えば、チタ
ン、ニッケル、モリブテン、タングステン、白金、パラ
ジウム等の被膜、例えば、厚さ50〜500Åのチタン
膜320をスパッタ法によって全面に形成した。この結
果、金属膜(ここではチタン膜)320は高濃度(もし
くは極低濃度)不純物領域314〜316に密着して形
成された。(図5(D))

【0045】そして、KrFエキシマーレーザー(波長
248nm、パルス幅20nsec)を照射して、金属
膜(ここではチタン)と活性層のシリコンを反応させ、
金属珪化物(ここでは珪化チタン)の領域330〜33
2を形成した。レーザーのエネルギー密度は200〜4
00mJ/cm2 、好ましくは250〜300mJ/c
2 が適当であった。また、レーザー照射時には基板を
200〜500℃に加熱しておくと、チタン膜の剥離を
抑制することはできた。なお、本実施例では上記の如
く、エキシマーレーザーを用いたが、他のレーザーを用
いてもよいことはいうまでもない。ただし、レーザーを
用いるにあたってはパルス状のレーザーが好ましい。連
続発振レーザーでは照射時間が長いので、熱によって被
照射物が熱によって膨張することによって剥離するよう
な危険がある。

【0046】パルスレーザーに関しては、Nd:YAG
レーザー(Qスイッチパルス発振が望ましい)のごとき
赤外光レーザーやその第2高調波のごとき可視光、Kr
F、XeCl、ArF等のエキシマーを使用する各種紫
外光レーザーが使用できるが、金属膜の上面からレーザ
ー照射をおこなう場合には金属膜に反射されないような
波長のレーザーを選択する必要がある。もっとも、金属
膜が極めて薄い場合にはほとんど問題がない。また、レ
ーザー光は、基板側から照射してもよい。この場合には
下に存在するシリコン半導体膜を透過するレーザー光を
選択する必要がある。

【0047】また、アニールは、可視光線もしくは近赤
外光の照射によるランプアニールによるものでもよい。
ランプアニールを行う場合には、被照射面表面が600
〜1000℃程度になるように、600℃の場合は数分
間、1000℃の場合は数10秒間のランプ照射を行う
ようにする。近赤外線(例えば1.2 μmの赤外線)によ
るアニールは、近赤外線が珪素半導体に選択的に吸収さ
れ、ガラス基板をそれ程加熱せず、しかも一回の照射時
間を短くすることで、ガラス基板に対する加熱を抑える
ことができる等、使用上、都合が良い。

【0048】この後、過酸化水素とアンモニアと水とを
5:2:2で混合したエッチング液で未反応のチタン膜
のエッチングした。露出した活性層と接触した部分以外
のチタン膜(例えば、ゲイト絶縁膜や陽極酸化膜上に存
在したチタン膜)はそのまま金属状態で残っているが、
このエッチングで除去できる。一方、金属珪化物である
珪化チタン330〜332はエッチングされないので、
残存させることができた。本実施例では、珪化物領域3
30〜332のシート抵抗は10〜50Ω/□となっ
た。一方、低濃度不純物領域317〜319では10〜
100kΩ/□であった。

【0049】そして、アクティブマトリクス回路のNT
FT337上に厚さ500〜3000Å、例えば、10
00Åの窒化珪素膜322を形成した。一般に窒化珪素
膜は、正孔を捕獲する性質がある。したがって、特にホ
ットキャリヤの発生しやすい用途、例えば、アクティブ
マトリクス回路のTFT等、において、ホットキャリヤ
注入によるゲイト絶縁膜のホットエレクトロンによる電
子のチャージアップを防止するうえで窒化珪素膜322
は有効であった。もっとも、PTFTの場合には、逆効
果となるので、相補型回路の存在する部分には窒化珪素
膜は形成しない方が好ましい。本実施例で、アクティブ
マトリクス回路(図の右側)だけに窒化珪素膜を残した
のは以上の理由による。

【0050】さらに、全面に層間絶縁物321として、
CVD法によって酸化珪素膜を厚さ2000Å〜1μ
m、例えば、5000Å形成した。そして、配線309
に孔324を形成し、窒化珪素膜322を露出させた。
そして、スパッタ法によってITO膜を形成し、これを
パターニング・エッチングして、画素電極323を形成
した。画素電極323は、孔324において、バリヤ型
陽極酸化物(1000Å)と窒化珪素膜(1000Å)
をはさんで配線309と静電容量を形成する。この際、
陽極酸化物も窒化珪素も誘電率が大きく、薄いので僅か
な面積で大きな容量を得ることができた。この容量は、
アクティブマトリクスの画素と対向電極とによって形成
される容量に並列に挿入される、いわゆる保持容量とし
て用いられる。すなわち、配線309は対向電極と同じ
電位に保たれる。

【0051】その後、層間絶縁物321をエッチング
し、TFTのソース/ドレインおよびゲイト電極等にコ
ンタクトホールを形成し、2000Å〜1μm、例えば
5000Åの厚さの窒化チタンとアルミニウムの多層膜
による配線・電極325〜329を形成した。(図5
(E))本実施例では、アクティブマトリクス回路を構
成するNTFT337、デコーダー、CPU、メモリ
ー、その他の高周波低消費電力用のNTFT、大電力駆
動のドライバー用NTFT、およびPTFTの高抵抗領
域幅の値は実施例2と同じとした。かくして、モノリシ
ック型の電気光学装置を有する薄膜集積回路にて、Nチ
ャネルTFTとPチャネルTFTとで、高抵抗領域の幅
を最適化することが示された。図6には、1枚のガラス
基板上にディスプレーから、CPU、メモリーまで搭載
した集積回路を用いた電気光学システムののブロック図
を示す。本実施例1〜3では、このうちのアクティブマ
トリクス回路とXおよびYデコーダー/ドライバーの部
分のみを主として示したにすぎないが、本実施例を発展
させれば、より高度な回路、システムを構成することが
可能であることは容易に想像のつくことであろう。

【0052】ここで、入力ポートとは、外部から入力さ
れた信号を読み取り、画像用信号に変換し、補正メモリ
ーは、アクティブマトリクスパネルの特性に合わせて入
力信号等を補正するためのパネルに固有のメモリーであ
る。特に、この補正メモリーは、各画素固有の情報を不
揮発性メモリーとして融資、個別に補正するためのもの
である。すなわち、電気光学装置の画素に点欠陥のある
場合には、その点の周囲の画素にそれに合わせて補正し
た信号を送り、点欠陥をカバーし、欠陥を目立たなくす
る。または、画素が周囲の画素に比べて暗い場合には、
その画素により大きな信号を送って、周囲の画素同じ明
るさとなるようにするものである。CPUとメモリーは
通常のコンピュータのものと同様で、特にメモリーは各
画素に対応した画像メモリーをRAMとして持ってい
る。また、画像情報に応じて、基板を裏面から照射する
バックライトを変化させることもできる。

【0053】そして、これらの回路のそれぞれに適した
高抵抗領域の幅を得るために、3〜10系統の配線を形
成し、個々に陽極酸化条件を変えられるようにすればよ
い。典型的には、アクティブマトリクス回路において
は、チャネル長が10μmで、高抵抗領域の幅は0.4
〜1μm、例えば、0.6μm。ドライバーにおいて
は、Nチャネル型TFTで、チャネル長8μm、チャネ
ル幅200μmとし、高抵抗領域の幅は0.2〜0.3
μm、例えば、0.25μm。同じくPチャネル型TF
Tにおいては、チャネル長5μm、チャネル幅500μ
mとし、高抵抗領域の幅は0〜0.2μm、例えば、
0.1μm。デコーダーにおいては、Nチャネル型TF
Tで、チャネル長8μm、チャネル幅10μmとし、高
抵抗領域の幅は0.3〜0.4μm、例えば、0.35
μm。同じくPチャネル型TFTにおいては、チャネル
長5μm、チャネル幅10μmとし、高抵抗領域の幅は
0〜0.2μm、例えば、0.1μmとすればよい。さ
らに、図6における、CPU、入力ポート、補正メモリ
ー、メモリーのNTFT、PTFTは高周波動作、低消
費電力用のデコーダーと同様に高抵抗領域の幅を最適化
すればよい。かくして、電気光学装置64を絶縁表面を
有する同一基板上に形成することができた。

【0054】本発明においては、高抵抗領域の幅を2〜
4種類、またはそれ以上に用途によって可変することを
特徴としている。また、この領域はチャネル形成領域と
全く同じ材料、同じ導電型であるという必要はない。す
なわち、NTFTでは、微量にN型不純物を、また、P
TFTでは微量にP型不純物を添加し、また、選択的に
炭素、酸素、窒素等を添加して高抵抗領域を形成するこ
ともホットキャリヤによる劣化と信頼性、周波数特性、
オフ電流とのトレードオフを解消する上で有効である。

【0055】

【発明の効果】本発明によって、各TFTの必要とする
特性、信頼性に応じて最適な幅の高抵抗領域を有するT
FTを同一基板上に作製することができる。その結果、
従来にない自由度を得ることができ、より高度に集積化
された回路を構成することができる。このように本発明
は工業的価値が大きな発明であるが、特に大面積基板上
にTFT群を形成し、これをアクティブマトリクスやド
ライバー回路,CPU、メモリーに利用して、電気光学
システムとし、オンボードの超薄型パソコン、携帯端末
とした場合にはその利用分野は限りなく拡大させること
ができる。さらに、この電気光学システムはインテリジ
ェント化されて、他の単結晶半導体を用いたCPU、コ
ンピュータシステム、画像処理システムと結合すること
によって、新たな産業を形成するに十分たる資質を有す
る。

【図面の簡単な説明】

【図1】本発明によるTFT回路の作製方法を示す。
(断面図、実施例1)

【図2】本発明によるTFT回路の作製方法を示す。
(上面図、実施例1)

【図3】本発明によるTFT回路の作製方法を示す。
(断面図、実施例2)

【図4】本発明によるTFT回路の作製方法を示す。
(上面図、実施例2)

【図5】本発明によるTFT回路の作製方法を示す。
(断面図、実施例3)

【図6】本発明による集積回路のブロック図の例を示
す。

【符号の説明】

101 基板 102 下地絶縁膜 103、104 島状半導体領域(シリコン) 105 ゲイト絶縁膜(酸化珪素) 106〜109 ゲイト電極・配線(アルミニウム) 110〜113 陽極酸化物(酸化アルミニウム) 114、116 N型不純物領域 115 P型不純物領域 117 層間絶縁物(酸化珪素) 118 画素電極(ITO) 119 コンタクトホール 120〜124 金属配線(窒化チタン/アルミニウ
ム)

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 睦男 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 絶縁表面上に、高抵抗領域の幅の異なる
    薄膜トランジスタを少なくとも2つ有し、かつ、少なく
    とも1つの薄膜トランジスタのソース/ドレイン領域
    と、他の薄膜トランジスタのゲイト電極もしくはゲイト
    電極と同一被膜によって形成された配線とが、層間絶縁
    物上に形成された金属配線によって接続されていること
    を特徴とする半導体集積回路
  2. 【請求項2】 複数の薄膜トランジスタを有するアクテ
    ィブマトリクス回路と、該回路を駆動するためのドライ
    バー回路およびデコーダー回路とを同一基板上に有する
    半導体集積回路において、前記アクティブマトリクス回
    路中の任意のNチャネル型薄膜トランジスタの高抵抗領
    域の幅は、前記ドライバー回路中のNチャネル型薄膜ト
    ランジスタの高抵抗領域の幅よりも大きいことを特徴と
    する半導体集積回路。
  3. 【請求項3】 複数の薄膜トランジスタを有するアクテ
    ィブマトリクス回路と、該回路を駆動するためのドライ
    バー回路およびデコーダー回路とを同一基板上に有する
    半導体集積回路において、前記デコーダー回路中のNチ
    ャネル型薄膜トランジスタの高抵抗領域の幅はドライバ
    ー回路中のNチャネル型薄膜トランジスタの高抵抗領域
    の幅より大きいことを特徴とする半導体集積回路。
  4. 【請求項4】 複数の薄膜トランジスタを有するアクテ
    ィブマトリクス回路と、該回路を駆動するためのドライ
    バー回路およびデコーダー回路とを同一基板上に有する
    半導体集積回路において、CPU回路、メモリー回路、
    入出力回路の薄膜トランジスタの高抵抗領域の幅はアク
    ティブマトリクス回路の薄膜トランジスタの高抵抗領域
    の幅より大きいことを特徴とする半導体集積回路。
  5. 【請求項5】 請求項2において、アクティブマトリク
    ス回路中の薄膜トランジスタを覆って窒化珪素を主成分
    とする被膜が設けられ、かつ、該被膜はソース/ドレイ
    ンの一部もしくは全部、およびゲイト電極を覆うゲイト
    電極の酸化物を主成分とする絶縁被膜に密着するととも
    に、アクティブマトリクス中の透明導電性被膜とも密着
    することを特徴とする半導体集積回路。
  6. 【請求項6】 同一基板上にNチャネル型の薄膜トラン
    ジスタとPチャネル型の薄膜トランジスタとをそれぞれ
    少なくとも1つ有する半導体集積回路において、Nチャ
    ネル型の薄膜トランジスタの高抵抗領域の幅はPチャネ
    ル型の薄膜トランジスタの高抵抗領域の幅よりも常に大
    きいことを特徴とする半導体集積回路。
  7. 【請求項7】 絶縁表面上に、絶縁被膜によって表面の
    覆われた少なくとも2つの独立した第1および第2の薄
    膜状半導体領域と前記絶縁被膜上に設けられ、第1およ
    び第2の半導体領域を横断し、互いに独立な第1および
    第2の配線とを有し、かつ、該第1および第2の配線の
    少なくとも側面には該配線の酸化物を主成分とする絶縁
    物が設けられ、第1の配線の絶縁物の厚さは第2の配線
    の絶縁物の厚さよりも大であることを特徴とする半導体
    装置。
  8. 【請求項8】 請求項7において、第1の半導体領域の
    配線の下の領域の結晶性は、第2の半導体領域のものよ
    りも低いことを特徴とする半導体装置。
  9. 【請求項9】 絶縁表面上に、第1および第2の薄膜状
    半導体領域を形成する第1の工程と、 前記薄膜状半導体領域を覆って絶縁被膜を形成する第2
    の工程と、 前記絶縁被膜上に第1および第2の半導体領域をそれぞ
    れ横断する第1および第2の電気的に互いに絶縁された
    2つの配線を形成する第3の工程と、 前記第1および第2の配線に同時にもしくは独立に電解
    溶液中で通電することによって、すくなくともそれぞれ
    の配線の側面に該配線の酸化物を主成分とする絶縁物を
    形成する第4の工程とを有する半導体装置の作製方法に
    おいて、第4の工程における第1の配線への通電時間
    は、第2の配線への通電時間よりも長いことを特徴とす
    る半導体装置の作製方法。
JP28599093A 1993-10-20 1993-10-20 薄膜状半導体集積回路およびその作製方法 Pending JPH07135323A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28599093A JPH07135323A (ja) 1993-10-20 1993-10-20 薄膜状半導体集積回路およびその作製方法

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP28599093A JPH07135323A (ja) 1993-10-20 1993-10-20 薄膜状半導体集積回路およびその作製方法
TW083109495A TW280010B (ja) 1993-10-20 1994-10-13
EP05002680A EP1538676A1 (en) 1993-10-20 1994-10-14 Thin film semiconductor integrated circuit and method of fabricating the same
EP94307556A EP0650197A3 (en) 1993-10-20 1994-10-14 Thin film semiconductor integrated circuit and method of fabricating the same.
CNB2006100778210A CN100521118C (zh) 1993-10-20 1994-10-20 显示器件
KR1019940026818A KR100216940B1 (ko) 1993-10-20 1994-10-20 반도체 집적회로 및 반도체장치 제작방법
CN94112813A CN1058585C (zh) 1993-10-20 1994-10-20 半导体器件
US08/413,104 US5620905A (en) 1993-10-20 1995-03-29 Method of fabricating thin film semiconductor integrated circuit
US08/626,578 US5608251A (en) 1993-10-20 1996-04-02 Thin film semiconductor integrated circuit and method of fabricating the same
CN98103801A CN1132241C (zh) 1993-10-20 1998-02-06 半导体器件制造方法、驱动器电路和有源矩阵型显示器件

Publications (1)

Publication Number Publication Date
JPH07135323A true JPH07135323A (ja) 1995-05-23

Family

ID=17698590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28599093A Pending JPH07135323A (ja) 1993-10-20 1993-10-20 薄膜状半導体集積回路およびその作製方法

Country Status (6)

Country Link
US (2) US5620905A (ja)
EP (2) EP1538676A1 (ja)
JP (1) JPH07135323A (ja)
KR (1) KR100216940B1 (ja)
CN (3) CN100521118C (ja)
TW (1) TW280010B (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278131B1 (en) 1999-01-11 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Pixel TFT and driver TFT having different gate insulation width
US6316787B1 (en) 1996-06-04 2001-11-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and fabrication method thereof
US6590229B1 (en) 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US6593592B1 (en) 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
US6777272B2 (en) 1996-12-09 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an active matrix display
US7122835B1 (en) 1999-04-07 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and a method of manufacturing the same
US7126156B2 (en) 1997-08-19 2006-10-24 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor display device with integral control circuitry
US7145176B2 (en) 2001-04-05 2006-12-05 Hitachi, Ltd. Active matrix display device
JP2006345003A (ja) * 2006-09-20 2006-12-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7250994B2 (en) 1996-11-20 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display panel and method for manufacturing light reflecting film thereof
KR100814036B1 (ko) * 2000-02-22 2008-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP2008165028A (ja) * 2006-12-28 2008-07-17 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2008250324A (ja) * 2008-03-31 2008-10-16 Semiconductor Energy Lab Co Ltd 電子装置の作製方法
JP2010010709A (ja) * 2009-10-08 2010-01-14 Semiconductor Energy Lab Co Ltd 半導体装置
US7993992B2 (en) 1996-10-31 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2014116618A (ja) * 1999-04-06 2014-06-26 Semiconductor Energy Lab Co Ltd 半導体装置
US8884301B2 (en) 1999-10-12 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. EL display device and a method of manufacturing the same
US9053679B2 (en) 1997-09-03 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device correcting system and correcting method of semiconductor display device
US9704996B2 (en) 2000-04-12 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5899709A (en) * 1992-04-07 1999-05-04 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device using anodic oxidation
JP3165304B2 (ja) * 1992-12-04 2001-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体処理装置
US6897100B2 (en) 1993-11-05 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
CN1052566C (zh) 1993-11-05 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
JP3437863B2 (ja) 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Mis型半導体装置の作製方法
TW403972B (en) * 1993-01-18 2000-09-01 Semiconductor Energy Lab Method of fabricating mis semiconductor device
TW297142B (ja) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3153065B2 (ja) * 1993-12-27 2001-04-03 株式会社半導体エネルギー研究所 半導体集積回路の電極の作製方法
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US6943764B1 (en) 1994-04-22 2005-09-13 Semiconductor Energy Laboratory Co., Ltd. Driver circuit for an active matrix display device
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3312083B2 (ja) * 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
JP3330736B2 (ja) * 1994-07-14 2002-09-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW353731B (en) * 1994-10-07 1999-03-01 Semiconductor Energy Lab Co Ltd Active matrix panel
US5814529A (en) * 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
JP3176253B2 (ja) * 1995-05-25 2001-06-11 シャープ株式会社 回路基板
JP3315834B2 (ja) 1995-05-31 2002-08-19 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
US6396078B1 (en) 1995-06-20 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a tapered hole formed using multiple layers with different etching rates
JPH09191111A (ja) 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH09148266A (ja) * 1995-11-24 1997-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
TW322591B (ja) * 1996-02-09 1997-12-11 Handotai Energy Kenkyusho Kk
JP4179483B2 (ja) * 1996-02-13 2008-11-12 株式会社半導体エネルギー研究所 表示装置の作製方法
JPH09298304A (ja) * 1996-05-08 1997-11-18 Semiconductor Energy Lab Co Ltd 液晶表示装置の製造方法および半導体装置の製造方法
US5703394A (en) * 1996-06-10 1997-12-30 Motorola Integrated electro-optical package
US6372592B1 (en) * 1996-12-18 2002-04-16 United States Of America As Represented By The Secretary Of The Navy Self-aligned MOSFET with electrically active mask
TW396454B (en) * 1997-06-24 2000-07-01 Matsushita Electrics Corporati Semiconductor device and method for fabricating the same
KR100271039B1 (ko) * 1997-10-24 2000-11-01 구본준, 론 위라하디락사 액정표시장치의 기판의 제조방법(method of manufacturing liquid crystal display)
JP3980156B2 (ja) 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
EP1003207B1 (en) 1998-10-05 2016-09-07 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, beam homogenizer, semiconductor device, and method of manufacturing the semiconductor device
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US7141821B1 (en) 1998-11-10 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity gradient in the impurity regions and method of manufacture
US6277679B1 (en) 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
US6501098B2 (en) 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
EP1006589B1 (en) 1998-12-03 2012-04-11 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
US6639244B1 (en) 1999-01-11 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6593195B1 (en) * 1999-02-01 2003-07-15 Agere Systems Inc Stable memory device that utilizes ion positioning to control state of the memory device
US6674136B1 (en) * 1999-03-04 2004-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having driver circuit and pixel section provided over same substrate
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
EP2500941A3 (en) * 1999-06-02 2017-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6777254B1 (en) 1999-07-06 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6952020B1 (en) 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6646287B1 (en) * 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US6639265B2 (en) 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW495808B (en) * 2000-02-04 2002-07-21 Semiconductor Energy Lab Thin film formation apparatus and method of manufacturing self-light-emitting device using thin film formation apparatus
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP2002057339A (ja) * 2000-08-10 2002-02-22 Sony Corp 薄膜半導体装置
US6562671B2 (en) * 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
US6831299B2 (en) * 2000-11-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6511870B2 (en) * 2001-05-08 2003-01-28 Industrial Technology Research Institute Self-aligned LDD poly-Si thin-film transistor
US6897477B2 (en) 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
US6933186B2 (en) * 2001-09-21 2005-08-23 International Business Machines Corporation Method for BEOL resistor tolerance improvement using anodic oxidation
US6872658B2 (en) 2001-11-30 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device by exposing resist mask
JP3989761B2 (ja) * 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
TWI276179B (en) 2002-04-15 2007-03-11 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device having semiconductor films of different crystallinity, substrate unit, and liquid crystal display, and their manufacturing method
TWI270919B (en) 2002-04-15 2007-01-11 Semiconductor Energy Lab Display device and method of fabricating the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP2003330419A (ja) * 2002-05-15 2003-11-19 Semiconductor Energy Lab Co Ltd 表示装置
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
KR100915233B1 (ko) * 2002-11-05 2009-09-02 삼성전자주식회사 박막 트랜지스터 어레이 기판
US7286635B2 (en) * 2003-01-15 2007-10-23 Proctor Raymond J Elemental analyzer apparatus and method
US20050074914A1 (en) * 2003-10-06 2005-04-07 Toppoly Optoelectronics Corp. Semiconductor device and method of fabrication the same
US7238963B2 (en) * 2003-04-28 2007-07-03 Tpo Displays Corp. Self-aligned LDD thin-film transistor and method of fabricating the same
US20050258488A1 (en) * 2004-04-27 2005-11-24 Toppoly Optoelectronics Corp. Serially connected thin film transistors and fabrication methods thereof
US7417252B2 (en) * 2003-07-18 2008-08-26 Samsung Sdi Co., Ltd. Flat panel display
JP2005123571A (ja) * 2003-09-22 2005-05-12 Sanyo Electric Co Ltd トランジスタ基板、表示装置及びそれらの製造方法
US7060581B2 (en) * 2003-10-09 2006-06-13 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device
US7271076B2 (en) 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
JP4825459B2 (ja) * 2005-06-28 2011-11-30 株式会社東芝 熱処理装置、熱処理方法及び半導体装置の製造方法
KR100848338B1 (ko) * 2007-01-09 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는평판표시장치
US20090072313A1 (en) * 2007-09-19 2009-03-19 International Business Machines Corporation Hardened transistors in soi devices
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2010277781A (ja) * 2009-05-27 2010-12-09 Toshiba Mobile Display Co Ltd 有機el装置
US20120104402A1 (en) * 2010-11-03 2012-05-03 Pei-Hua Chen Architecture of analog buffer circuit
US8995218B2 (en) 2012-03-07 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI487111B (en) * 2012-05-21 2015-06-01 Au Optronics Corp Transistor structure and driving circuit structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584180A (en) * 1981-06-30 1983-01-11 Suwa Seikosha Kk Active matrix substrate
JPH04362616A (en) * 1991-06-11 1992-12-15 Casio Comput Co Ltd Active matrix panel
JPH05114724A (ja) * 1991-08-26 1993-05-07 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置およびその作製方法
JPH05210364A (ja) * 1992-01-31 1993-08-20 Canon Inc 液晶パネル表示装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4995591A (ja) * 1973-01-12 1974-09-10
JPH0341986B2 (ja) * 1981-12-10 1991-06-25
US4439245A (en) 1982-01-25 1984-03-27 Rca Corporation Electromagnetic radiation annealing of semiconductor material
US4577391A (en) * 1984-07-27 1986-03-25 Monolithic Memories, Inc. Method of manufacturing CMOS devices
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル,投写型表示装置及びビューファインダー
JP2906460B2 (ja) * 1989-07-10 1999-06-21 日本電気株式会社 相補型mos半導体装置の製造方法
US4980566A (en) * 1989-08-02 1990-12-25 The United States Of America As Represented By The Secretary Of Commerce Ultrashort pulse multichannel infrared spectrometer apparatus and method for obtaining ultrafast time resolution spectral data
JPH03180058A (en) * 1989-12-08 1991-08-06 Sony Corp Semiconductor device
JPH0434968A (en) * 1990-05-30 1992-02-05 Mitsubishi Electric Corp Complementary field-effect transistor and manufacture thereof
US5289030A (en) * 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
US5202274A (en) * 1991-06-14 1993-04-13 Samsung Electronics Co., Ltd. Method of fabricating thin film transistor
JPH053141A (ja) * 1991-06-25 1993-01-08 Nec Corp 紫外線露光装置
JP2982383B2 (ja) * 1991-06-25 1999-11-22 日本電気株式会社 Cmosトランジスタの製造方法
KR960000225B1 (ko) * 1991-08-26 1996-01-03 순페이 야마자끼 절연게이트형 반도체장치의 제작방법
JP2781706B2 (ja) 1991-09-25 1998-07-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2650543B2 (ja) * 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
JP2564725B2 (ja) * 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Mos型トランジスタの作製方法
KR950001159B1 (ko) 1991-12-27 1995-02-11 김광호 반도체 메모리장치의 박막트랜지스터 및 그 제조방법
JPH05241201A (ja) * 1992-03-02 1993-09-21 Sony Corp 垂直駆動回路
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
EP0589478B1 (en) * 1992-09-25 1999-11-17 Sony Corporation Liquid crystal display device
JPH06232398A (ja) * 1992-12-15 1994-08-19 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法と半導体装置の製造方法
US5563427A (en) * 1993-02-10 1996-10-08 Seiko Epson Corporation Active matrix panel and manufacturing method including TFTs having variable impurity concentration levels
JP3453776B2 (ja) * 1993-02-23 2003-10-06 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
JP3030368B2 (ja) * 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584180A (en) * 1981-06-30 1983-01-11 Suwa Seikosha Kk Active matrix substrate
JPH04362616A (en) * 1991-06-11 1992-12-15 Casio Comput Co Ltd Active matrix panel
JPH05114724A (ja) * 1991-08-26 1993-05-07 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置およびその作製方法
JPH05210364A (ja) * 1992-01-31 1993-08-20 Canon Inc 液晶パネル表示装置

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972435B2 (en) 1996-06-04 2005-12-06 Semiconductor Energy Laboratory Co., Ltd. Camera having display device utilizing TFT
US6316787B1 (en) 1996-06-04 2001-11-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and fabrication method thereof
US8928081B2 (en) 1996-06-04 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having display device
US7414288B2 (en) 1996-06-04 2008-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having display device
US6657228B2 (en) 1996-06-04 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and fabrication method thereof
US8405149B2 (en) 1996-06-04 2013-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having display device
US6979841B2 (en) 1996-06-04 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and fabrication method thereof
US7993992B2 (en) 1996-10-31 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7250994B2 (en) 1996-11-20 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display panel and method for manufacturing light reflecting film thereof
US6777272B2 (en) 1996-12-09 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an active matrix display
US7750347B2 (en) 1997-08-19 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US7126156B2 (en) 1997-08-19 2006-10-24 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor display device with integral control circuitry
US9053679B2 (en) 1997-09-03 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device correcting system and correcting method of semiconductor display device
US6906347B2 (en) 1999-01-11 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7473968B2 (en) 1999-01-11 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a thin film transistor and a storage capacitor
US6278131B1 (en) 1999-01-11 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Pixel TFT and driver TFT having different gate insulation width
US7208766B2 (en) 1999-01-21 2007-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US6890784B2 (en) 1999-01-21 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US7727836B2 (en) 1999-01-21 2010-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US7414267B2 (en) 1999-01-21 2008-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US6590229B1 (en) 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US6593592B1 (en) 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
US6955953B2 (en) 1999-01-29 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having thin film transistor and capacitor
JP2014116618A (ja) * 1999-04-06 2014-06-26 Semiconductor Energy Lab Co Ltd 半導体装置
US7575961B2 (en) 1999-04-07 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and a method of manufacturing the same
US7122835B1 (en) 1999-04-07 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and a method of manufacturing the same
US8884301B2 (en) 1999-10-12 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. EL display device and a method of manufacturing the same
US9318610B2 (en) 2000-02-22 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100814036B1 (ko) * 2000-02-22 2008-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
US9869907B2 (en) 2000-02-22 2018-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9704996B2 (en) 2000-04-12 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7145176B2 (en) 2001-04-05 2006-12-05 Hitachi, Ltd. Active matrix display device
JP2006345003A (ja) * 2006-09-20 2006-12-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2008165028A (ja) * 2006-12-28 2008-07-17 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2008250324A (ja) * 2008-03-31 2008-10-16 Semiconductor Energy Lab Co Ltd 電子装置の作製方法
JP2010010709A (ja) * 2009-10-08 2010-01-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP4481361B2 (ja) * 2009-10-08 2010-06-16 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
CN1855398A (zh) 2006-11-01
TW280010B (ja) 1996-07-01
US5608251A (en) 1997-03-04
CN1107257A (zh) 1995-08-23
US5620905A (en) 1997-04-15
CN100521118C (zh) 2009-07-29
CN1132241C (zh) 2003-12-24
EP0650197A3 (en) 1997-07-09
EP0650197A2 (en) 1995-04-26
KR100216940B1 (ko) 1999-09-01
CN1058585C (zh) 2000-11-15
CN1192044A (zh) 1998-09-02
EP1538676A1 (en) 2005-06-08

Similar Documents

Publication Publication Date Title
US5569610A (en) Method of manufacturing multiple polysilicon TFTs with varying degrees of crystallinity
US6887746B2 (en) Insulated gate field effect transistor and method for forming the same
CN100352022C (zh) 半导体器件及其制造方法
US6114728A (en) MIS semiconductor device having a tapered top gate and a capacitor with metal oxide dielectric material
EP0645802B1 (en) Semiconductor device and method for manufacturing the same
CN1052575C (zh) 半导体器件及其制造方法
KR0131057B1 (ko) 전자회로 및 그의 반도체장치
CN1178279C (zh) 半导体器件的制造方法
US20010000154A1 (en) Thin film type monolithic semiconductor device
US5424230A (en) Method of manufacturing a polysilicon thin film transistor
US7763503B2 (en) Thin film semiconductor device and method of manufacturing the same
KR100250851B1 (ko) 폴리실리콘 박막 트랜지스터의 제조 방법 및 장치
US5576556A (en) Thin film semiconductor device with gate metal oxide and sidewall spacer
KR100429943B1 (ko) 액티브 매트릭스형의 표시 장치
KR100305004B1 (ko) 반도체장치
JP2541745B2 (ja) 電子装置の製造方法
KR0131061B1 (ko) 반도체 장치
US5864150A (en) Hybrid polysilicon/amorphous silicon TFT and method of fabrication
US5624851A (en) Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
US7416907B2 (en) Semiconductor device and method for forming the same
JP2845303B2 (ja) 半導体装置とその作製方法
US6690063B2 (en) Thin film semiconductor integrated circuit and method for forming the same
US6074900A (en) Method for producing semiconductor device
US6617612B2 (en) Semiconductor device and a semiconductor integrated circuit
JP3562590B2 (ja) 半導体装置作製方法