JPH07135323A - 薄膜状半導体集積回路およびその作製方法 - Google Patents

薄膜状半導体集積回路およびその作製方法

Info

Publication number
JPH07135323A
JPH07135323A JP28599093A JP28599093A JPH07135323A JP H07135323 A JPH07135323 A JP H07135323A JP 28599093 A JP28599093 A JP 28599093A JP 28599093 A JP28599093 A JP 28599093A JP H07135323 A JPH07135323 A JP H07135323A
Authority
JP
Japan
Prior art keywords
wiring
thin film
circuit
width
high resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28599093A
Other languages
English (en)
Inventor
Toshimitsu Konuma
利光 小沼
正明 ▲ひろ▼木
Masaaki Hiroki
Kouyuu Chiyou
宏勇 張
Mutsuo Yamamoto
睦男 山本
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP28599093A priority Critical patent/JPH07135323A/ja
Priority to TW083109495A priority patent/TW280010B/zh
Priority to EP05002680A priority patent/EP1538676A1/en
Priority to EP94307556A priority patent/EP0650197A3/en
Priority to KR1019940026818A priority patent/KR100216940B1/ko
Priority to CNB2006100778210A priority patent/CN100521118C/zh
Priority to CN94112813A priority patent/CN1058585C/zh
Priority to US08/413,104 priority patent/US5620905A/en
Publication of JPH07135323A publication Critical patent/JPH07135323A/ja
Priority to US08/626,578 priority patent/US5608251A/en
Priority to CN98103801A priority patent/CN1132241C/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【目的】 同一基板上に最適な特性を示す薄膜トランジ
スタ（ＴＦＴ）を多数有する集積回路を提供する。 【構成】 絶縁表面上に、少なくともゲイト電極の側面
に陽極酸化物を有する薄膜トランジスタ（ＴＦＴ）を多
数形成する。そして、それぞれのＴＦＴにおいて必要と
される信頼性、特性に応じて前記陽極酸化物の厚さを変
える。かくすることによって、同一基板上にそれぞれの
目的にとって最適な特性、信頼性を示すＴＦＴを多数形
成した半導体集積回路を形成することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、絶縁表面上に薄膜状の
絶縁ゲイト型半導体装置（薄膜トランジスタもしくはＴ
ＦＴ）が多数形成された集積回路の信頼性および特性を
向上させる方法に関する。本発明による半導体装置は、
液晶ディスプレー等のアクティブマトリクスやイメージ
センサー等の駆動回路、あるいはＳＯＩ集積回路や従来
の半導体集積回路（マイクロプロセッサーやマイクロコ
ントローラ、マイクロコンピュータ、あるいは半導体メ
モリー等）に使用されるものである。特に、本発明は、
電気光学装置を駆動するアクティブマトリクス回路と、
その駆動のためのドライバー回路、あるいはメモリー回
路と中央演算回路（ＣＰＵ）とを同一基板上に形成する
モノリシック型の薄膜集積回路およびその作製方法に関
する。
【０００２】
【従来の技術】近年、絶縁基板上、もしくは半導体基板
上であっても厚い絶縁膜によって半導体基板と隔てられ
た表面（絶縁表面）上に絶縁ゲイト型半導体装置（ＭＩ
ＳＦＥＴ）を形成する研究が盛んに成されている。特に
半導体層（活性層）が薄膜状である半導体装置を薄膜ト
ランジスタ（ＴＦＴ）という。このような半導体装置に
おいては、単結晶の半導体のような良好な結晶性を有す
る素子を得ることは困難で、通常は結晶性は有するが単
結晶でない、非単結晶の半導体を用いていた。
【０００３】このような非単結晶半導体は、単結晶半導
体に比較して特性が悪く、特に、ゲイト電極に逆電圧
（すなわち、Ｎチャネル型ＴＦＴの場合には負、Ｐチャ
ネル型ＴＦＴの場合には正の電圧）を印加した場合に
は、ソース／ドレイン間のリーク電流が増加するという
問題があった。また、かかるＴＦＴの移動度が電圧の印
加によって低下するという劣化の問題もあった。このよ
うな問題を解決するためには、ソース／ドレイン領域と
ゲイト電極の間に真性もしくは弱いＮ型やＰ型の高抵抗
領域を設ける必要があることが知られている。特に、高
抵抗領域を作製する際には、ゲイト電極を陽極酸化、そ
の他の方法で少なくともその側面を酸化させ、この酸化
物もしくは酸化物の跡を利用して自己整合的にドーピン
グをおこなうことによって、均一な幅の高抵抗領域を得
ることができた。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな高抵抗領域はソース／ドレイン間に直列に挿入され
た抵抗としても機能するので、例えば、高速動作が必要
な場合にはかえって不必要なものであった。特に、同一
絶縁表面上に異なった特性を要求されるＴＦＴを形成す
る場合には問題であった。例えば、電気光学素子を駆動
するアクティブマトリクス回路と、その回路を駆動する
ためのドライバー回路とを同一基板上に有するモノリシ
ック回路を考えてみると、アクティブマトリクス回路に
おいては、リーク電流が低い方が望ましいので、高抵抗
領域の幅が広いＴＦＴが望まれた。
【０００５】しかしながら、デコーダー回路やドライバ
ー回路、さらには、ＣＰＵ、メモリー回路等において
は、高速動作の必要上、高抵抗領域の幅は小さい方が望
まれた。しかしながら、同一基板上に同一プロセスで形
成されたＴＦＴでは、高抵抗領域の幅は全て同じであ
り、上記のような回路、目的に応じて高抵抗領域の幅を
変更するということは困難であった。そのため、モノリ
シック型のアクティブマトリクス回路や、さらにそれを
発展させたモノリシック集積回路を作製することは困難
であった。本発明は、このような困難を解決し、ＴＦＴ
や回路の必要とする特性、信頼性に応じて高抵抗領域の
幅を変更した半導体集積回路およびその作製方法に関す
る。
【０００６】
【課題を解決するための手段】本発明の第１は、ゲイト
電極の陽極酸化工程において、ＴＦＴに応じて陽極酸化
時間を変化させることによって、得られる高抵抗領域の
幅を変更するものである。本発明の第２は、モノリシッ
ク型アクティブマトリクス回路において、低オフ電流、
低周波動作用のアクティブマトリクス回路中のＴＦＴの
高抵抗領域の幅を、大電流駆動、高周波動作用のドライ
バー回路、低消費電力、高周波動作用のデコーダー回路
中のＴＦＴのものよりも大きくしたものである。本発明
の第３は、Ｎチャネル型ＴＦＴの高抵抗領域の幅をＰチ
ャネル型ＴＦＴのものよりも大きくするものである。
【０００７】例えば、モノリシック型のアクティブマト
リクス回路においては、アクティブマトリクス回路中の
ＴＦＴの高抵抗領域の幅は０．４〜１μｍ、ドライバー
回路においては、Ｎチャネル型ＴＦＴ（以下、ＮＴＦＴ
という）で、０．２〜０．３μｍ、Ｐチャネル型ＴＦＴ
（以下、ＰＴＦＴという）においては０〜０．２μｍと
する。さらに、中央演算回路（ＣＰＵ）その他の論理演
算素子／回路に用いられるデコーダーにおいても、Ｎチ
ャネル型ＴＦＴでは０．３〜０．４μｍ、Ｐチャネル型
ＴＦＴにおいては０〜０．２μｍとする。このように、
本発明では、アクティブマトリクス回路のＴＦＴの高抵
抗領域の幅は、ドライバー、デコーダーのＴＦＴのもの
よりも大きく、Ｎチャネル型ＴＦＴの高抵抗領域の幅は
Ｐチャネル型ＴＦＴのものより大きいことを特徴とす
る。
【０００８】前記のようにアクティブマトリクス回路の
ＴＦＴの高抵抗領域の幅が、ドライバーやデコーダーの
ＴＦＴの幅よりも大きな理由は要求されるＴＦＴの特性
が、前者は低リーク電流、後者は高速動作というように
互いに異なるからである。一方、同じドライバーもしく
はデコーダーにおいて、Ｎチャネル型ＴＦＴとＰチャネ
ル型ＴＦＴとで高抵抗領域の幅を変えることは以下の理
由による。
【０００９】特にＮチャネル型ＴＦＴにおいて、弱いＮ
型の高抵抗領域を設けると、ドレイン近傍の電界を緩和
させて、ホットキャリヤ効果による劣化を抑制すること
ができる。したがって、この場合のＮチャネル型ＴＦＴ
の高抵抗領域は弱いＮ型であることが望まれる。一方、
Ｐチャネル型ＴＦＴにおいては、ホットキャリヤによる
劣化は少ないので、特にこのような高抵抗領域を設けな
くともよい。逆に、高抵抗領域の存在はＴＦＴの動作速
度の低下をもたらす。Ｐチャネル型ＴＦＴの移動度はＮ
チャネル型ＴＦＴよりも劣るので可能な限り、高抵抗領
域の幅は小さい方が好ましい。その結果、上述のように
Ｎチャネル型ＴＦＴの高抵抗領域の幅がＰチャネル型Ｔ
ＦＴのものよりも大きくなるのである。
【００１０】
【実施例】
〔実施例１〕 本発明によって、異種のＴＦＴを有する
集積回路を作製する例を図１および図２に示す。図２の
（Ａ）、（Ｂ）、（Ｃ）は、図１の（Ａ）、（Ｃ）、
（Ｅ）と、それぞれほぼ対応した、平面図を示す。ま
た、図１は、図２中の一点鎖点線で示された部分の断面
である。まず、基板（コーニング７０５９、３００ｍｍ
×３００ｍｍもしくは１００ｍｍ×１００ｍｍ）１０１
上に、厚さ１０００〜３０００Åの酸化珪素膜１０２を
スパッタ法によって堆積した。これは、プラズマＣＶＤ
法によって形成してもよい。
【００１１】その後、プラズマＣＶＤ法やＬＰＣＶＤ法
によってアモルファス状のシリコン膜を３００〜１５０
０Å、好ましくは５００〜１０００Å堆積し、これをパ
ターニングして、島状シリコン領域１０３および１０４
を形成した。そして、厚さ２００〜１５００Å、好まし
くは５００〜１０００Åの酸化珪素をスパッタ法もしく
はプラズマＣＶＤ法によって形成した。この酸化珪素膜
はゲイト絶縁膜としても機能するので、その作製には十
分な注意が必要である。例えば、プラズマＣＶＤ法を用
いる場合には、ＴＥＯＳを原料とし、酸素とともに基板
温度１５０〜４００℃、好ましくは２００〜２５０℃
で、ＲＦ放電させて、原料ガスを分解・堆積した。ＴＥ
ＯＳと酸素の圧力比は１：１〜１：３、また、圧力は
０．０５〜０．５ｔｏｒｒ、ＲＦパワーは１００〜２５
０Ｗとした。あるいはＴＥＯＳを原料としてオゾンガス
とともに減圧ＣＶＤ法もしくは常圧ＣＶＤ法によって、
基板温度を１５０〜４００℃、好ましくは２００〜２５
０℃として形成してもよい。
【００１２】そして、ＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、シリ
コン領域１０３のみを結晶化させた。レーザーのエネル
ギー密度は２００〜４００ｍＪ／ｃｍ2 、好ましくは２
５０〜３００ｍＪ／ｃｍ2 とし、また、レーザー照射の
際には基板を３００〜５００℃に加熱した。レーザーと
してはＸｅＣｌエキシマーレーザー（波長３０８ｎ
ｍ）、その他を用いてもよい。シリコン領域１０４はア
モルファスのままであった。
【００１３】その後、厚さ２０００Å〜５μｍ、例え
ば、６０００Åのアルミニウム膜を電子ビーム蒸着法に
よって形成して、これをパターニングし、ゲイト電極１
０６、１０７、１０９および配線１０８を形成した。ア
ルミニウムにはスカンジウム（Ｓｃ）を０．０５〜０．
３重量％ドーピングしておくと、加熱によるヒロックの
発生が抑制された。この状態を図１（Ａ）および図２
（Ａ）に示す。図２（Ａ）から明らかなように、ゲイト
電極１０９と配線１０８は電気的に接続されており、ま
た、ゲイト電極１０６、１０７とゲイト電極１０９、配
線１０８とは、電気的に独立している。以下、前者をＡ
系列、後者をＢ系列と称する。次に基板をｐＨ≒７、１
〜３％の酒石酸のエチレングリコール溶液に浸し、白金
を陰極、このアルミニウムのゲイト電極を陽極として、
陽極酸化をおこなった。このような中性の溶液を用いて
得られる陽極酸化物はバリヤ型陽極酸化物と呼ばれ、緻
密で耐圧も高い。
【００１４】陽極酸化の際には、陽極の電源端子は独立
して制御できるものを２種類用意し、Ａ系列とＢ系列と
は異なる端子に接続した。陽極酸化は、最初、Ａ系列お
よびＢ系列の両方に、一定電流を印加し続け、第１の電
圧、Ｖ1 まで電圧を上げ、その状態で１時間保持した。
その後、Ａ系列は電圧Ｖ1 を保ったまま、Ｂ系列には一
定の電流を印加し続け、第２の電圧Ｖ2 まで電圧を上昇
した。このように２段階の陽極酸化をおこなったため
に、Ａ系列とＢ系列とではゲイト電極の側面、および上
面に形成される陽極酸化物の厚さが異なり、後者の方が
厚くなる。Ｖ1 としては、５０〜１５０Ｖが好ましく、
ここでは、１００Ｖとした。Ｖ2 としては、１００〜２
５０Ｖが好ましく、ここでは、２００Ｖとした。本実施
例では定電流状態では、電圧の上昇速度は２〜５Ｖ／分
が適当であった。当然ではあるが、Ｖ1 ＜Ｖ2 である。
この結果、Ａ系列であるゲイト電極１０６、１０７には
厚さ約１２００Åの陽極酸化物１１０、１１１が、ま
た、ゲイト電極１０９と配線１０８には厚さ２４００Å
の陽極酸化物１１２、１１３がそれぞれ形成された。
（図１（Ｂ））
【００１５】その後、イオンドーピング法（プラズマド
ーピング法ともいう）によって、各ＴＦＴの島状シリコ
ン膜中に、公知のＣＭＯＳ技術、自己整合不純物注入技
術を用いて、不純物イオン（燐、ホウ素）を注入した。
ドーピングガスとしてはフォスフィン（ＰＨ3 ）および
ジボラン（Ｂ2 Ｈ6 ）を用いた。ドーズ量は、２〜８×
１０15ｃｍ-2とした。この結果、Ｎ型不純物（燐）領域
１１４、１１６およびＰ型不純物（ホウ素）領域１１５
が形成された。それは、図面でＮＴＦＴ１２６、１２
８、ＰＴＦＴ１２７を形成するためである。
【００１６】さらに、ＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、上記
不純物領域の導入によって結晶性の劣化した部分の結晶
性を改善させた。レーザーのエネルギー密度は１５０〜
４００ｍＪ／ｃｍ2 、好ましくは２００〜２５０ｍＪ／
ｃｍ2 であった。こうして、Ｎ型不純物領域１１４、１
１６およびＰ型の不純物領域１１５が活性化された。こ
れらの領域のシート抵抗は２００〜８００Ω／□であっ
た。本工程はＲＴＡ（ラピッ・サーマル・アニール）に
よっておこなってもよい。（図１（Ｃ）、図２（Ｂ））
【００１７】以上の工程によって、それぞれのＴＦＴの
オフセット領域（高抵抗領域）の幅が決定された。すな
わち、図１の左側の２つのＴＦＴでは、陽極酸化物１１
０、１１１の厚さが約１２００Åなので、オフセット幅
ｘ1 、ｘ3 はイオンドーピングの際の回りこみを考慮し
て約１０００Åであり、右側のＴＦＴでは、陽極酸化物
１１３の厚さが約２４００Åなので、オフセット幅ｘ2
は約２０００Åであった。（図１（Ｄ）参照）高周波動
作用のＴＦＴ１２６，１２７のオフセット幅ｘ1 、ｘ3
は、低オフ電流の要求されるＮＴＦＴ１２８のオフセッ
ト幅ｘ2 よりも小さいことが必要である。しかし、ま
た、ＮＴＦＴはドレインの逆バイアスでのホットキャリ
ヤによる劣化が多発しやすいため、ＰＴＦＴよりもオフ
セット幅を大とすることが好ましい。すなわち、ｘ3 ＞
ｘ1 である。また、オフ電流が少なく、かつ、高いドレ
イン電流が印加されるＮＴＦＴ１２８は大きなオフセッ
ト幅を有するためｘ2 ＞ｘ3 である。
【００１８】その後、ゲイト電極および配線（図２
（Ｃ）の１３０）を分断して、回路に必要な長さにし
た。そして、全面に層間絶縁物１１７として、ＴＥＯＳ
を原料として、これと酸素とのプラズマＣＶＤ法、もし
くはオゾンとの減圧ＣＶＤ法あるいは常圧ＣＶＤ法によ
って酸化珪素膜を厚さ３０００〜１００００Å、例え
ば、６０００Å形成した。この際にフッ素を六フッ化二
炭素（Ｃ2 Ｆ6 ）を用いて反応させて酸化珪素中に添加
するとステップカバレージが改善できる。基板温度は１
５０〜４００℃、好ましくは２００℃〜３００℃とし
た。さらに、スパッタ法によってＩＴＯ被膜を堆積し、
これをパターニングして画素電極１１８とした。そし
て、前記層間絶縁物１１７および配線１０８の陽極酸化
物１１２をエッチングして、コンタクトホール１１９を
形成した。（図１（Ｄ））
【００１９】その後、層間絶縁物とゲイト絶縁膜１０５
をエッチングし、ＴＦＴのソース／ドレインにコンタク
トホールを形成した。図１には示されていないが、この
コンタクトホール形成の際に、同時に、陽極酸化物１１
０、１１１をもエッチングして、ゲイト電極１０６、１
０７へもコンタクトホールが形成されている。（図２
（Ｃ）参照）そして、窒化チタンとアルミニウムの多層
膜の配線１２０〜１２５を形成した。配線１２４は画素
電極１１８に接続させた。また、ゲイト電極１０６、１
０７には先に形成されたコンタクトホールを介して、配
線１２５が接続した。最後に、水素中で２００〜３００
℃で０．１〜２時間アニールして、シリコンの水素化を
完了した。このようにして、集積回路が完成した。（図
１（Ｅ）、図２（Ｃ））
【００２０】本実施例では、厚い陽極酸化物１１３をエ
ッチングしてコンタクトホールを形成する工程と、その
他のコンタクトホールを形成する工程を別々におこなっ
た。もちろん、同時におこなってもよいのであるが、本
実施例において、量産性を犠牲にして、あえてこのよう
にしたのは、前者の厚さが、後者よりも陽極酸化物の厚
さの差、１２００Åだけ厚く、かつ、本実施例で得られ
たバリヤ型陽極酸化物のエッチングレートが、酸化珪素
等に比較して極めて小さいからであり、この両者を同時
にエッチングすると、エッチングされやすい酸化珪素膜
で覆われたソース、ドレインへのコンタクトホールが大
幅にエッチングされ、ソース、ドレインにまで孔があい
てしまうからである。
【００２１】このようにして、異種のＴＦＴが同一基板
上に形成された。すなわち、図１および図２の左側の２
つのＴＦＴ１２６、１２７は活性層が結晶性シリコンで
高抵抗領域（オフセット領域）の幅の小さいＴＦＴで高
速動作に適しており、右側のＴＦＴ１２９は活性層がア
モルファスシリコンで高抵抗領域（オフセット領域）の
幅の大きなＴＦＴで低リーク電流を特徴としている。Ｔ
ＦＴ１２８の活性層はＴＦＴ１２７、１２８よりも結晶
化の程度の低い結晶生シリコンでも同じ効果が得られ
る。同じプロセスを用いてモノリシック型アクティブマ
トリクスを作製する場合には、前者をドライバー回路
に、後者をアクティブマトリクス回路に用いればよいこ
とはいうまでもない。
【００２２】ホットキャリヤによる劣化はＮＴＦＴによ
く見られるが、チャネル幅の大きなドライバーＴＦＴ
（このオフセット幅をｘ4 とする）では、あまり観察さ
れない。また、高周波動作を要求されるデコーダー回
路、特にシフトレジスタ、ＣＰＵ、メモリー、その他の
補正回路のＮＴＦＴ（そのオフセット幅をｘ3 とする）
は、チャネル幅が小さく、かつ、チャネル超も小さくす
る必要があるため、アクティブマトリクス回路中のＴＦ
Ｔ１２８（そのオフセット幅をｘ2 とする）よりもドレ
イン電圧が低いために劣化が少ない。このため、ｘ4 ＜
ｘ3 ＜ｘ2 であることが求められる。そして、ＰＴＦＴ
のオフセット幅ｘ1 はドライバーＴＦＴでもその外の補
助回路でも劣化がほとんどないため、ｘ1 ≦ｘ4 である
ことが許される。
【００２３】〔実施例２〕 図３および図４に本実施例
を示す。図３は、図４中の一点鎖点線で示された部分の
断面である。まず、基板（コーニング７０５９、３００
ｍｍ×４００ｍｍもしくは１００ｍｍ×１００ｍｍ）２
０１上に下地酸化膜２０２として厚さ１０００〜３００
０Å、例えば、２０００Åの酸化珪素膜を形成した。こ
の酸化膜の形成方法としては、酸素雰囲気中でのスパッ
タ法を使用した。しかし、より量産性を高めるには、Ｔ
ＥＯＳをプラズマＣＶＤ法で分解・堆積した膜を用いて
もよい。
【００２４】その後、プラズマＣＶＤ法やＬＰＣＶＤ法
によってアモルファスシリコン膜を３００〜５０００
Å、好ましくは５００〜１０００Å堆積し、これを、５
５０〜６００℃の還元雰囲気に２４時間放置して、結晶
化せしめた。この工程は、レーザー照射によっておこな
ってもよい。そして、このようにして結晶化させた珪素
膜をパターニングして島状の活性層領域２０３および２
０４を形成した。さらに、この上にスパッタ法によって
厚さ７００〜１５００Åの酸化珪素膜２０５を形成し
た。
【００２５】その後、厚さ１０００Å〜３μｍ、例え
ば、６０００Åのアルミニウム膜（１ｗｔ％のＳｉ、も
しくは０．１〜０．３ｗｔ％のＳｃを含む）を電子ビー
ム蒸着法もしくはスパッタ法によって形成した。そし
て、フォトレジスト（例えば、東京応化製、ＯＦＰＲ８
００／３０ｃｐ）をスピンコート法によって形成した。
フォトレジストの形成前に、アルミニウム膜の全表面に
陽極酸化法によって厚さ１００〜１０００Åの酸化アル
ミニウム膜を表面に形成しておくと、フォトレジストと
の密着性が良く、また、フォトレジストからの電流のリ
ークを抑制することにより、後の陽極酸化工程におい
て、多孔質陽極酸化物を側面のみに形成するうえで有効
であった。その後、フォトレジストとアルミニウム膜を
パターニングして、アルミニウム膜と一緒にエッチング
し、配線部２０６、２０９、ゲイト電極部２０７、２０
８、２１０を形成した。（図３（Ａ））
【００２６】これらの配線、ゲイト電極の上には前記の
フォトレジストが残されており、これは後の陽極酸化工
程において陽極酸化防止のマスクとして機能する。この
状態を上から見た様子を図４に示す。この場合も、実施
例１と同様に、ゲイト電極２０７、２０８および配線２
０９と、配線２０６とゲイト電極２１０とは電気的に独
立しており、前者をＡ系列、後者をＢ系列と称する。
（図４（Ａ））
【００２７】そして、上記の配線、ゲイト電極のうち、
Ｂ系列にのみ電解液中で電流を通じて陽極酸化し、厚さ
３０００Å〜２５μｍ、例えば、厚さ０．５μｍの陽極
酸化物２１１、２１２を配線、ゲイト電極の側面に形成
した。陽極酸化は、３〜２０％のクエン酸もしくはショ
ウ酸、燐酸、クロム酸、硫酸等の酸性水溶液を用いてお
こない、５〜３０Ｖ、例えば、８Ｖの一定電流をゲイト
電極に印加しておこなった。このようにして形成された
陽極酸化物は多孔質なものであった。本実施例では、シ
ュウ酸溶液（３０〜８０℃）中で電圧を８Ｖとし、２０
〜２４０分、陽極酸化した。陽極酸化物の厚さは陽極酸
化時間および温度によって制御した。この際、Ａ系列に
は電流が流されていないのでゲイト電極２０７、２０
８、配線２０９には陽極酸化物は形成されなかった。
（図３（Ｂ）、図４（Ｂ））
【００２８】次に、マスクを除去し、再び電解溶液中に
おいて、ゲイト電極・配線に電流を印加した。今回は、
３〜１０％の酒石液、硼酸、硝酸が含まれたＰＨ≒７の
エチレングルコール溶液を用い、Ａ系列、Ｂ系列ともに
通電した。溶液の温度は１０℃前後の室温より低い方が
良好な酸化膜が得られた。このため、ゲイト電極・配線
２０６〜２１０の上面および側面にバリヤ型の陽極酸化
物２１３〜２１７が形成された。陽極酸化物２１３〜２
１７の厚さは印加電圧に比例し、例えば、印加電圧が１
００Ｖで１２００Åの陽極酸化物が形成された。本実施
例では、電圧は１００Ｖまで上昇させたので、得られた
陽極酸化物の厚さが１２００Åであった。バリヤ型の陽
極酸化物の厚さは任意であるが、あまり薄いと、後で多
孔質陽極酸化物をエッチングする際に、アルミニウムを
溶出させてしまう危険があるので、５００Å以上が好ま
しかった。
【００２９】注目すべきは、バリヤ型の陽極酸化物は後
の工程で得られるにもかかわらず、多孔質の陽極酸化物
の外側にバリヤ型の陽極酸化物ができるのではなく、多
孔質陽極酸化物とゲイト電極の間にバリヤ型の陽極酸化
物が形成されることである。（図３（Ｃ））その後、イ
オンドーピング法によって、ＴＦＴの活性層２０３、２
０４に、ゲイト電極部（すなわちゲイト電極とその周囲
の陽極酸化膜）およびゲイト絶縁膜をマスクとして自己
整合的に不純物を注入し、不純物（ソース／ドレイン）
領域２１８、２１９、２２０を形成した。ドーピングガ
スとしてはフォスフィン（ＰＨ3 ）およびジボラン（Ｂ
2 Ｈ6 ）を用いた。ドーズ量は５×１０14〜５×１０15
ｃｍ-2、加速エネルギーは５０〜９０ｋｅＶとした。領
域２１８および２２０はＮ型、領域２１９はＰ型となる
ように不純物を導入した。領域２１８により、ＮＴＦＴ
２２８、領域２１９によりＰＴＦＴ２２９、領域２２０
により、ＮＴＦＴ２３０が作られる。
【００３０】この結果、図の左側の２つのＴＦＴ（これ
らは相補型ＴＦＴである）２２８、２２９では、ゲイト
電極の側面の陽極酸化物２１４、２１５の厚さが約１２
００Åであるので、ゲイト電極と不純物領域の重ならな
い領域（オフセット領域）の幅ｘ1 、ｘ3 は、イオンド
ーピングの際の回りこみを考慮して約１０００Åであっ
た。一方、右側のＴＦＴ２３０では、陽極酸化物２１２
および２１７の厚さが合わせて約６２００Åなので、オ
フセット幅ｘ2 は約６０００Åであった。
【００３１】その後、燐酸、酢酸、硝酸の混酸を用いて
多孔質陽極酸化物２１１、２１３をエッチングした。こ
のエッチングでは陽極酸化物２１１、２１３のみがエッ
チングされ、エッチングレートは約６００Å／分であっ
た。バリヤ型陽極酸化物２１３〜２１７や酸化珪素膜２
０５はそのまま残存した。その後、ＫｒＦエキシマーレ
ーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照
射して、活性層中に導入された不純物イオンの活性化を
おこなった。（図３（Ｅ））
【００３２】そして、ゲイト電極・配線を分断して、必
要とする大きさ、形状とした。（図４（Ｃ）。さらに、
全面に層間絶縁物２２１として、ＣＶＤ法によって酸化
珪素膜を厚さ６０００Å形成した。次いで、厚さ８００
ÅのＩＴＯ膜をスパッタ法によって形成し、これをパタ
ーニングして、画素電極２２２を形成した。そして、層
間絶縁物２２１およびゲイト絶縁膜２０５をエッチング
して、ＴＦＴのソース／ドレインにコンタクトホールを
形成し、同時に、層間絶縁物２２１および陽極酸化物２
１３〜２１７をエッチングして、ゲイト電極・配線にコ
ンタクトホールを形成した。本実施例では、実施例１と
は異なり、陽極酸化物はＡ系列、Ｂ系列のいずれもほぼ
同じ厚さであるので、これらを同時にエッチングするこ
とができ、したがって、フォトリソ工程は、実施例１の
場合よりも１つ少なくなる。最後に、アルミニウム配線
・電極２２３〜２２６を形成し、２００〜４００℃で水
素アニールをおこなった。
【００３３】なお、配線２２３は配線２０６と相補型Ｔ
ＦＴのＮチャネル型ＴＦＴのソースを接続し、配線２２
５は相補型ＴＦＴのＴＦＴのＰチャネル型ＴＦＴのソー
スと配線２０９を接続する。また、配線２２４（すなわ
ち２２６）は相補型ＴＦＴの出力端子（すなわち、Ｎチ
ャネル型ＴＦＴとＰチャネル型ＴＦＴのドレイン）と右
のＴＦＴのドレインとを接続する。さらに、配線２２７
は右のＴＦＴのドレインと画素電極２２２とを接続す
る。以上によって、ＴＦＴを有する集積回路が完成され
た。（図３（Ｆ））
【００３４】また、特にＡ系列において、実施例に示し
たごとく、ドライバーは大電流駆動となるため、ＰＴＦ
Ｔ（高抵抗領域幅をｘ1 とする ）、ＮＴＦＴ（高抵抗
領域幅をｘ4 とする）とも劣化が少ない。また、デコー
ダー、ＣＰＵ、シフトレジスタ、メモリーその他の駆動
回路は小消費電力であり、かつ、高周波動作のため、チ
ャネル幅、チャネル長とも小さく、ホットキャリヤによ
る劣化が発生しやすい。これらの回路に用いられるＮＴ
ＦＴの高抵抗領域の幅ｘ3 は、ＰＴＦＴの高抵抗領域の
幅ｘ1 よりも大なることが必要である。また、大電圧の
印加されるアクティブマトリクス回路中のＮＴＦＴ（高
抵抗領域幅をｘ2 とする）は、必要とされる移動度も小
さいため、劣化が非常に発生しやすく、結果として、信
頼性向上のためには、ｘ2 ＞ｘ3 ＞ｘ4 ≧ｘ1 であるこ
とが求められる。例えば、ｘ2 は０．５〜１μｍ、ｘ3
は０．２〜０．３μｍ、ｘ4 は０〜０．２μｍ、ｘ1 は
０〜０．１μｍである。かくすると、シフトレジスタは
１〜５０ＭＨｚで動作させることができた。本実施例で
は、画素電極の制御をおこなうＴＦＴ（右のＴＦＴ）の
オフセットの幅が実施例１よりも十分に大きいでのリー
ク電流を抑える効果が大である。
【００３５】〔実施例３〕 図５に本実施例を示す。本
実施例は、モノリシック型アクティブマトリクス液晶デ
ィスプレーに関するもので、図の左側はドライバー回路
の相補型ＴＦＴを、右側はアクティブマトリクス回路の
画素制御用ＴＦＴを示している。まず、基板（コーニン
グ７０５９、３００ｍｍ×４００ｍｍ）３０１上に下地
酸化膜３０２として厚さ２０００Åの酸化珪素膜を形成
した。この酸化膜の形成方法としては、酸素雰囲気中で
のスパッタ法もしくはプラズマＣＶＤ法で分解・堆積し
た膜を用いるとよい。
【００３６】その後、プラズマＣＶＤ法やＬＰＣＶＤ法
によってアモリファスシリコン膜を３００〜５０００
Å、好ましくは５００〜１０００Å堆積し、これを、５
５０〜６００℃の還元雰囲気に２４時間放置して、結晶
化せしめた。そして、このようにして結晶化させたシリ
コン膜をパターニングして島状活性層領域３０３、３０
４を形成した。さらに、この上にスパッタ法によって厚
さ７００〜１５００Åの酸化珪素膜２０５を形成した。
【００３７】その後、厚さ１０００Å〜３μｍ、例え
ば、６０００Åのアルミニウム（０．１〜０．３ｗｔ％
のＳｃを含む）膜をスパッタ法によって形成した。そし
て、実施例２（図３（Ａ）〜（Ｃ）参照）と同様な方法
で、アルミニウム膜上にフォトレジストをスピンコート
法によって形成した。フォトレジストの形成前には、陽
極酸化法によって厚さ１００〜１０００Åの酸化アルミ
ニウム膜をアルミニウム表面に形成した。その後、フォ
トレジストとアルミニウム膜をパターニングして、アル
ミニウム膜と一緒にエッチングし、ゲイト電極３０６、
３０７、３０８および配線３０９を形成した。ゲイト電
極３０６とゲイト電極３０７とゲイト電極３０８は電気
的に独立であり、また、ゲイト電極３０８と配線３０９
は電気的に接続されている。
【００３８】さらにこれに電解液中で電流を通じて陽極
酸化し、厚さ３０００Å〜２５μｍの陽極酸化物を形成
した。陽極酸化は、３〜２０％のクエン酸もしくはショ
ウ酸、燐酸、クロム酸、硫酸等の酸性水溶液を用いてお
こない、５〜３０Ｖの一定電流をゲイト電極に印加し
た。このようにして得られた陽極酸化物は多孔質であ
る。本実施例ではシュウ酸溶液（３０℃）中で電圧を８
Ｖとし、２０〜１４０分、陽極酸化した。陽極酸化物の
厚さは陽極酸化時間によって制御し、ゲイト電極３０６
および３０７には、５００〜２０００Å、例えば１００
０Åの薄い陽極酸化物を形成し、ゲイト電極３０８と配
線３０９には、３０００〜９０００Å、例えば、５００
０Åの厚い陽極酸化物を形成した。
【００３９】次に、マスクを除去し、再び電解溶液中に
おいて、ゲイト電極に電流を印加した。今回は、３〜１
０％の酒石液、硼酸、硝酸が含まれたＰＨ≒７のエチレ
ングルコール溶液を用いた。また、今回は全てのゲイト
電極・配線に同じだけの電圧を印加した。このため、全
てのゲイト電極・配線の上面および側面にバリヤ型の陽
極酸化物が形成された。本実施例では、バリヤ型陽極酸
化物の厚さは１０００Åとした。（図５（Ａ））
【００４０】その後、ドライエッチング法によって酸化
珪素膜３０５をエッチングした。このエッチングにおい
ては、等方性エッチングのプラズマモードでも、あるい
は異方性エッチングの反応性イオンエッチングモードで
もよい。ただし、珪素と酸化珪素の選択比を十分に大き
くすることによって、活性層を深くエッチングしないよ
うにすることが重要である。例えば、エッチングガスと
してＣＦ4 を使用すれば陽極酸化物はエッチングされ
ず、すなわち、ゲイト電極３０６、３０７、３０８、配
線３１３の下部に存在する酸化珪素膜３０５はエッチン
グされずに、それぞれ、ゲイト絶縁膜３１０、３１１、
３１２、絶縁膜３１３として残った。（図５（Ｂ））
【００４１】その後、燐酸、酢酸、硝酸の混酸を用いて
多孔質陽極酸化物をエッチングした。そして、イオンド
ーピング法によって、ＴＦＴの活性層３０３、３０４
に、ゲイト電極部（すなわちゲイト電極とその周囲の陽
極酸化膜）およびゲイト絶縁膜をマスクとして自己整合
的に不純物を注入した。この際には、イオンの加速電圧
とドーズ量によって、不純物領域にさまざまな組み合わ
せが考えられる。例えば、加速電圧を５０〜９０ｋＶと
高めに設定し、ドーズ量を１×１０13〜５×１０14ｃｍ
-2と低めにすれば、領域３１４〜３１６には、ほとんど
の不純物イオンは活性層を通過し、下地膜で最大の濃度
を示す。このため、領域３１４〜３１６は極めて低濃度
の不純物領域となる。一方、上にゲイト絶縁膜３１０〜
３１２の存在する領域３１７〜３１９では、ゲイト絶縁
膜によって高速のイオンが減速されて、ちょうど、不純
物濃度が最大となり、低濃度の不純物領域を形成するこ
とができる。
【００４２】逆に、加速電圧を５〜３０ｋＶと低めに設
定し、ドーズ量を５×１０14〜５×１０15ｃｍ-2と多め
にすれば、領域３１４〜３１６には、多くの不純物イオ
ンが注入され、高濃度の不純物領域となる。一方、上に
ゲイト絶縁膜３１０〜３１２の存在する領域３１７〜３
１９では、ゲイト絶縁膜によって低速のイオンが妨げら
れて、不純物イオンの注入量は低く、低濃度の不純物領
域を形成することができる。このように、いずれの方法
を用いても、領域３１７〜３１９は低濃度の不純物領域
となり、本実施例では、いずれの方法を採用してもよ
い。このようにして、イオンドーピングをおこない、Ｎ
型の低濃度不純物領域３１７、３１９とＰ型の低濃度不
純物領域３１８を形成した後、ＫｒＦエキシマーレーザ
ー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射し
て、活性層中に導入された不純物イオンの活性化をおこ
なった。この工程は、ＲＴＰ（ラピッド・サーマル・プ
ロセス）を用いてもよい。（図５（Ｃ））
【００４３】この結果、各ＴＦＴで高抵抗領域（すなわ
ち、低濃度領域とオフセット領域）の幅が異なった。す
なわち、ドライバー回路のＮチャネル型ＴＦＴでは、高
抵抗領域の幅ｘ1 はオフセット幅１０００Åに低濃度領
域の幅１０００Åを加えた２０００Åであり、同じくＰ
チャネル型ＴＦＴにおいては、ｘ2 は低濃度領域の幅の
みの１０００Åであり、画素制御のＴＦＴにおいては、
ｘ3 はオフセット幅１０００Åに低濃度領域の幅５００
０Åを加えた６０００Åであった。
【００４４】さらに、全面に適当な金属、例えば、チタ
ン、ニッケル、モリブテン、タングステン、白金、パラ
ジウム等の被膜、例えば、厚さ５０〜５００Åのチタン
膜３２０をスパッタ法によって全面に形成した。この結
果、金属膜（ここではチタン膜）３２０は高濃度（もし
くは極低濃度）不純物領域３１４〜３１６に密着して形
成された。（図５（Ｄ））
【００４５】そして、ＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、金属
膜（ここではチタン）と活性層のシリコンを反応させ、
金属珪化物（ここでは珪化チタン）の領域３３０〜３３
２を形成した。レーザーのエネルギー密度は２００〜４
００ｍＪ／ｃｍ2 、好ましくは２５０〜３００ｍＪ／ｃ
ｍ2 が適当であった。また、レーザー照射時には基板を
２００〜５００℃に加熱しておくと、チタン膜の剥離を
抑制することはできた。なお、本実施例では上記の如
く、エキシマーレーザーを用いたが、他のレーザーを用
いてもよいことはいうまでもない。ただし、レーザーを
用いるにあたってはパルス状のレーザーが好ましい。連
続発振レーザーでは照射時間が長いので、熱によって被
照射物が熱によって膨張することによって剥離するよう
な危険がある。
【００４６】パルスレーザーに関しては、Ｎｄ：ＹＡＧ
レーザー（Ｑスイッチパルス発振が望ましい）のごとき
赤外光レーザーやその第２高調波のごとき可視光、Ｋｒ
Ｆ、ＸｅＣｌ、ＡｒＦ等のエキシマーを使用する各種紫
外光レーザーが使用できるが、金属膜の上面からレーザ
ー照射をおこなう場合には金属膜に反射されないような
波長のレーザーを選択する必要がある。もっとも、金属
膜が極めて薄い場合にはほとんど問題がない。また、レ
ーザー光は、基板側から照射してもよい。この場合には
下に存在するシリコン半導体膜を透過するレーザー光を
選択する必要がある。
【００４７】また、アニールは、可視光線もしくは近赤
外光の照射によるランプアニールによるものでもよい。
ランプアニールを行う場合には、被照射面表面が６００
〜１０００℃程度になるように、６００℃の場合は数分
間、１０００℃の場合は数１０秒間のランプ照射を行う
ようにする。近赤外線（例えば1.2 μｍの赤外線）によ
るアニールは、近赤外線が珪素半導体に選択的に吸収さ
れ、ガラス基板をそれ程加熱せず、しかも一回の照射時
間を短くすることで、ガラス基板に対する加熱を抑える
ことができる等、使用上、都合が良い。
【００４８】この後、過酸化水素とアンモニアと水とを
５：２：２で混合したエッチング液で未反応のチタン膜
のエッチングした。露出した活性層と接触した部分以外
のチタン膜（例えば、ゲイト絶縁膜や陽極酸化膜上に存
在したチタン膜）はそのまま金属状態で残っているが、
このエッチングで除去できる。一方、金属珪化物である
珪化チタン３３０〜３３２はエッチングされないので、
残存させることができた。本実施例では、珪化物領域３
３０〜３３２のシート抵抗は１０〜５０Ω／□となっ
た。一方、低濃度不純物領域３１７〜３１９では１０〜
１００ｋΩ／□であった。
【００４９】そして、アクティブマトリクス回路のＮＴ
ＦＴ３３７上に厚さ５００〜３０００Å、例えば、１０
００Åの窒化珪素膜３２２を形成した。一般に窒化珪素
膜は、正孔を捕獲する性質がある。したがって、特にホ
ットキャリヤの発生しやすい用途、例えば、アクティブ
マトリクス回路のＴＦＴ等、において、ホットキャリヤ
注入によるゲイト絶縁膜のホットエレクトロンによる電
子のチャージアップを防止するうえで窒化珪素膜３２２
は有効であった。もっとも、ＰＴＦＴの場合には、逆効
果となるので、相補型回路の存在する部分には窒化珪素
膜は形成しない方が好ましい。本実施例で、アクティブ
マトリクス回路（図の右側）だけに窒化珪素膜を残した
のは以上の理由による。
【００５０】さらに、全面に層間絶縁物３２１として、
ＣＶＤ法によって酸化珪素膜を厚さ２０００Å〜１μ
ｍ、例えば、５０００Å形成した。そして、配線３０９
に孔３２４を形成し、窒化珪素膜３２２を露出させた。
そして、スパッタ法によってＩＴＯ膜を形成し、これを
パターニング・エッチングして、画素電極３２３を形成
した。画素電極３２３は、孔３２４において、バリヤ型
陽極酸化物（１０００Å）と窒化珪素膜（１０００Å）
をはさんで配線３０９と静電容量を形成する。この際、
陽極酸化物も窒化珪素も誘電率が大きく、薄いので僅か
な面積で大きな容量を得ることができた。この容量は、
アクティブマトリクスの画素と対向電極とによって形成
される容量に並列に挿入される、いわゆる保持容量とし
て用いられる。すなわち、配線３０９は対向電極と同じ
電位に保たれる。
【００５１】その後、層間絶縁物３２１をエッチング
し、ＴＦＴのソース／ドレインおよびゲイト電極等にコ
ンタクトホールを形成し、２０００Å〜１μｍ、例えば
５０００Åの厚さの窒化チタンとアルミニウムの多層膜
による配線・電極３２５〜３２９を形成した。（図５
（Ｅ））本実施例では、アクティブマトリクス回路を構
成するＮＴＦＴ３３７、デコーダー、ＣＰＵ、メモリ
ー、その他の高周波低消費電力用のＮＴＦＴ、大電力駆
動のドライバー用ＮＴＦＴ、およびＰＴＦＴの高抵抗領
域幅の値は実施例２と同じとした。かくして、モノリシ
ック型の電気光学装置を有する薄膜集積回路にて、Ｎチ
ャネルＴＦＴとＰチャネルＴＦＴとで、高抵抗領域の幅
を最適化することが示された。図６には、１枚のガラス
基板上にディスプレーから、ＣＰＵ、メモリーまで搭載
した集積回路を用いた電気光学システムののブロック図
を示す。本実施例１〜３では、このうちのアクティブマ
トリクス回路とＸおよびＹデコーダー／ドライバーの部
分のみを主として示したにすぎないが、本実施例を発展
させれば、より高度な回路、システムを構成することが
可能であることは容易に想像のつくことであろう。
【００５２】ここで、入力ポートとは、外部から入力さ
れた信号を読み取り、画像用信号に変換し、補正メモリ
ーは、アクティブマトリクスパネルの特性に合わせて入
力信号等を補正するためのパネルに固有のメモリーであ
る。特に、この補正メモリーは、各画素固有の情報を不
揮発性メモリーとして融資、個別に補正するためのもの
である。すなわち、電気光学装置の画素に点欠陥のある
場合には、その点の周囲の画素にそれに合わせて補正し
た信号を送り、点欠陥をカバーし、欠陥を目立たなくす
る。または、画素が周囲の画素に比べて暗い場合には、
その画素により大きな信号を送って、周囲の画素同じ明
るさとなるようにするものである。ＣＰＵとメモリーは
通常のコンピュータのものと同様で、特にメモリーは各
画素に対応した画像メモリーをＲＡＭとして持ってい
る。また、画像情報に応じて、基板を裏面から照射する
バックライトを変化させることもできる。
【００５３】そして、これらの回路のそれぞれに適した
高抵抗領域の幅を得るために、３〜１０系統の配線を形
成し、個々に陽極酸化条件を変えられるようにすればよ
い。典型的には、アクティブマトリクス回路において
は、チャネル長が１０μｍで、高抵抗領域の幅は０．４
〜１μｍ、例えば、０．６μｍ。ドライバーにおいて
は、Ｎチャネル型ＴＦＴで、チャネル長８μｍ、チャネ
ル幅２００μｍとし、高抵抗領域の幅は０．２〜０．３
μｍ、例えば、０．２５μｍ。同じくＰチャネル型ＴＦ
Ｔにおいては、チャネル長５μｍ、チャネル幅５００μ
ｍとし、高抵抗領域の幅は０〜０．２μｍ、例えば、
０．１μｍ。デコーダーにおいては、Ｎチャネル型ＴＦ
Ｔで、チャネル長８μｍ、チャネル幅１０μｍとし、高
抵抗領域の幅は０．３〜０．４μｍ、例えば、０．３５
μｍ。同じくＰチャネル型ＴＦＴにおいては、チャネル
長５μｍ、チャネル幅１０μｍとし、高抵抗領域の幅は
０〜０．２μｍ、例えば、０．１μｍとすればよい。さ
らに、図６における、ＣＰＵ、入力ポート、補正メモリ
ー、メモリーのＮＴＦＴ、ＰＴＦＴは高周波動作、低消
費電力用のデコーダーと同様に高抵抗領域の幅を最適化
すればよい。かくして、電気光学装置６４を絶縁表面を
有する同一基板上に形成することができた。
【００５４】本発明においては、高抵抗領域の幅を２〜
４種類、またはそれ以上に用途によって可変することを
特徴としている。また、この領域はチャネル形成領域と
全く同じ材料、同じ導電型であるという必要はない。す
なわち、ＮＴＦＴでは、微量にＮ型不純物を、また、Ｐ
ＴＦＴでは微量にＰ型不純物を添加し、また、選択的に
炭素、酸素、窒素等を添加して高抵抗領域を形成するこ
ともホットキャリヤによる劣化と信頼性、周波数特性、
オフ電流とのトレードオフを解消する上で有効である。
【００５５】
【発明の効果】本発明によって、各ＴＦＴの必要とする
特性、信頼性に応じて最適な幅の高抵抗領域を有するＴ
ＦＴを同一基板上に作製することができる。その結果、
従来にない自由度を得ることができ、より高度に集積化
された回路を構成することができる。このように本発明
は工業的価値が大きな発明であるが、特に大面積基板上
にＴＦＴ群を形成し、これをアクティブマトリクスやド
ライバー回路，ＣＰＵ、メモリーに利用して、電気光学
システムとし、オンボードの超薄型パソコン、携帯端末
とした場合にはその利用分野は限りなく拡大させること
ができる。さらに、この電気光学システムはインテリジ
ェント化されて、他の単結晶半導体を用いたＣＰＵ、コ
ンピュータシステム、画像処理システムと結合すること
によって、新たな産業を形成するに十分たる資質を有す
る。
【図面の簡単な説明】
【図１】本発明によるＴＦＴ回路の作製方法を示す。
（断面図、実施例１）
【図２】本発明によるＴＦＴ回路の作製方法を示す。
（上面図、実施例１）
【図３】本発明によるＴＦＴ回路の作製方法を示す。
（断面図、実施例２）
【図４】本発明によるＴＦＴ回路の作製方法を示す。
（上面図、実施例２）
【図５】本発明によるＴＦＴ回路の作製方法を示す。
（断面図、実施例３）
【図６】本発明による集積回路のブロック図の例を示
す。
【符号の説明】
１０１ 基板 １０２ 下地絶縁膜 １０３、１０４ 島状半導体領域（シリコン） １０５ ゲイト絶縁膜（酸化珪素） １０６〜１０９ ゲイト電極・配線（アルミニウム） １１０〜１１３ 陽極酸化物（酸化アルミニウム） １１４、１１６ Ｎ型不純物領域 １１５ Ｐ型不純物領域 １１７ 層間絶縁物（酸化珪素） １１８ 画素電極（ＩＴＯ） １１９ コンタクトホール １２０〜１２４ 金属配線（窒化チタン／アルミニウ
ム）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 睦男 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 絶縁表面上に、高抵抗領域の幅の異なる
    薄膜トランジスタを少なくとも２つ有し、かつ、少なく
    とも１つの薄膜トランジスタのソース／ドレイン領域
    と、他の薄膜トランジスタのゲイト電極もしくはゲイト
    電極と同一被膜によって形成された配線とが、層間絶縁
    物上に形成された金属配線によって接続されていること
    を特徴とする半導体集積回路
  2. 【請求項２】 複数の薄膜トランジスタを有するアクテ
    ィブマトリクス回路と、該回路を駆動するためのドライ
    バー回路およびデコーダー回路とを同一基板上に有する
    半導体集積回路において、前記アクティブマトリクス回
    路中の任意のＮチャネル型薄膜トランジスタの高抵抗領
    域の幅は、前記ドライバー回路中のＮチャネル型薄膜ト
    ランジスタの高抵抗領域の幅よりも大きいことを特徴と
    する半導体集積回路。
  3. 【請求項３】 複数の薄膜トランジスタを有するアクテ
    ィブマトリクス回路と、該回路を駆動するためのドライ
    バー回路およびデコーダー回路とを同一基板上に有する
    半導体集積回路において、前記デコーダー回路中のＮチ
    ャネル型薄膜トランジスタの高抵抗領域の幅はドライバ
    ー回路中のＮチャネル型薄膜トランジスタの高抵抗領域
    の幅より大きいことを特徴とする半導体集積回路。
  4. 【請求項４】 複数の薄膜トランジスタを有するアクテ
    ィブマトリクス回路と、該回路を駆動するためのドライ
    バー回路およびデコーダー回路とを同一基板上に有する
    半導体集積回路において、ＣＰＵ回路、メモリー回路、
    入出力回路の薄膜トランジスタの高抵抗領域の幅はアク
    ティブマトリクス回路の薄膜トランジスタの高抵抗領域
    の幅より大きいことを特徴とする半導体集積回路。
  5. 【請求項５】 請求項２において、アクティブマトリク
    ス回路中の薄膜トランジスタを覆って窒化珪素を主成分
    とする被膜が設けられ、かつ、該被膜はソース／ドレイ
    ンの一部もしくは全部、およびゲイト電極を覆うゲイト
    電極の酸化物を主成分とする絶縁被膜に密着するととも
    に、アクティブマトリクス中の透明導電性被膜とも密着
    することを特徴とする半導体集積回路。
  6. 【請求項６】 同一基板上にＮチャネル型の薄膜トラン
    ジスタとＰチャネル型の薄膜トランジスタとをそれぞれ
    少なくとも１つ有する半導体集積回路において、Ｎチャ
    ネル型の薄膜トランジスタの高抵抗領域の幅はＰチャネ
    ル型の薄膜トランジスタの高抵抗領域の幅よりも常に大
    きいことを特徴とする半導体集積回路。
  7. 【請求項７】 絶縁表面上に、絶縁被膜によって表面の
    覆われた少なくとも２つの独立した第１および第２の薄
    膜状半導体領域と前記絶縁被膜上に設けられ、第１およ
    び第２の半導体領域を横断し、互いに独立な第１および
    第２の配線とを有し、かつ、該第１および第２の配線の
    少なくとも側面には該配線の酸化物を主成分とする絶縁
    物が設けられ、第１の配線の絶縁物の厚さは第２の配線
    の絶縁物の厚さよりも大であることを特徴とする半導体
    装置。
  8. 【請求項８】 請求項７において、第１の半導体領域の
    配線の下の領域の結晶性は、第２の半導体領域のものよ
    りも低いことを特徴とする半導体装置。
  9. 【請求項９】 絶縁表面上に、第１および第２の薄膜状
    半導体領域を形成する第１の工程と、 前記薄膜状半導体領域を覆って絶縁被膜を形成する第２
    の工程と、 前記絶縁被膜上に第１および第２の半導体領域をそれぞ
    れ横断する第１および第２の電気的に互いに絶縁された
    ２つの配線を形成する第３の工程と、 前記第１および第２の配線に同時にもしくは独立に電解
    溶液中で通電することによって、すくなくともそれぞれ
    の配線の側面に該配線の酸化物を主成分とする絶縁物を
    形成する第４の工程とを有する半導体装置の作製方法に
    おいて、第４の工程における第１の配線への通電時間
    は、第２の配線への通電時間よりも長いことを特徴とす
    る半導体装置の作製方法。
JP28599093A 1993-10-20 1993-10-20 薄膜状半導体集積回路およびその作製方法 Pending JPH07135323A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP28599093A JPH07135323A (ja) 1993-10-20 1993-10-20 薄膜状半導体集積回路およびその作製方法
TW083109495A TW280010B (ja) 1993-10-20 1994-10-13
EP05002680A EP1538676A1 (en) 1993-10-20 1994-10-14 Thin film semiconductor integrated circuit and method of fabricating the same
EP94307556A EP0650197A3 (en) 1993-10-20 1994-10-14 Integrated thin film semiconductor circuit and its manufacturing process.
CNB2006100778210A CN100521118C (zh) 1993-10-20 1994-10-20 显示器件
KR1019940026818A KR100216940B1 (ko) 1993-10-20 1994-10-20 반도체 집적회로 및 반도체장치 제작방법
CN94112813A CN1058585C (zh) 1993-10-20 1994-10-20 半导体器件
US08/413,104 US5620905A (en) 1993-10-20 1995-03-29 Method of fabricating thin film semiconductor integrated circuit
US08/626,578 US5608251A (en) 1993-10-20 1996-04-02 Thin film semiconductor integrated circuit and method of fabricating the same
CN98103801A CN1132241C (zh) 1993-10-20 1998-02-06 半导体器件制造方法、驱动器电路和有源矩阵型显示器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28599093A JPH07135323A (ja) 1993-10-20 1993-10-20 薄膜状半導体集積回路およびその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP36851697A Division JP3607066B2 (ja) 1997-12-27 1997-12-27 半導体集積回路

Publications (1)

Publication Number Publication Date
JPH07135323A true JPH07135323A (ja) 1995-05-23

Family

ID=17698590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28599093A Pending JPH07135323A (ja) 1993-10-20 1993-10-20 薄膜状半導体集積回路およびその作製方法

Country Status (6)

Country Link
US (2) US5620905A (ja)
EP (2) EP1538676A1 (ja)
JP (1) JPH07135323A (ja)
KR (1) KR100216940B1 (ja)
CN (3) CN100521118C (ja)
TW (1) TW280010B (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278131B1 (en) 1999-01-11 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Pixel TFT and driver TFT having different gate insulation width
US6316787B1 (en) 1996-06-04 2001-11-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and fabrication method thereof
US6590229B1 (en) 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US6593592B1 (en) 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
US6777272B2 (en) 1996-12-09 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an active matrix display
US7122835B1 (en) 1999-04-07 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and a method of manufacturing the same
US7126156B2 (en) 1997-08-19 2006-10-24 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor display device with integral control circuitry
US7145176B2 (en) 2001-04-05 2006-12-05 Hitachi, Ltd. Active matrix display device
JP2006345003A (ja) * 2006-09-20 2006-12-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7250994B2 (en) 1996-11-20 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display panel and method for manufacturing light reflecting film thereof
KR100814036B1 (ko) * 2000-02-22 2008-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP2008165028A (ja) * 2006-12-28 2008-07-17 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2008250324A (ja) * 2008-03-31 2008-10-16 Semiconductor Energy Lab Co Ltd 電子装置の作製方法
JP2010010709A (ja) * 2009-10-08 2010-01-14 Semiconductor Energy Lab Co Ltd 半導体装置
US7993992B2 (en) 1996-10-31 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2014116618A (ja) * 1999-04-06 2014-06-26 Semiconductor Energy Lab Co Ltd 半導体装置
US8884301B2 (en) 1999-10-12 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. EL display device and a method of manufacturing the same
US9053679B2 (en) 1997-09-03 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device correcting system and correcting method of semiconductor display device
US9704996B2 (en) 2000-04-12 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5899709A (en) * 1992-04-07 1999-05-04 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device using anodic oxidation
JP3165304B2 (ja) * 1992-12-04 2001-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体処理装置
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
TW425637B (en) * 1993-01-18 2001-03-11 Semiconductor Energy Lab Method of fabricating mis semiconductor device
TW297142B (ja) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
CN1052566C (zh) 1993-11-05 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
US6897100B2 (en) 1993-11-05 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3153065B2 (ja) * 1993-12-27 2001-04-03 株式会社半導体エネルギー研究所 半導体集積回路の電極の作製方法
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US6747627B1 (en) 1994-04-22 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3312083B2 (ja) 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
JP3330736B2 (ja) * 1994-07-14 2002-09-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6798394B1 (en) * 1994-10-07 2004-09-28 Semiconductor Energy Laboratory Co., Ltd. Active matrix panel
US5814529A (en) * 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
JP3176253B2 (ja) * 1995-05-25 2001-06-11 シャープ株式会社 回路基板
JP3315834B2 (ja) 1995-05-31 2002-08-19 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
US6396078B1 (en) 1995-06-20 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a tapered hole formed using multiple layers with different etching rates
JPH09191111A (ja) 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH09148266A (ja) * 1995-11-24 1997-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US5940732A (en) * 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
TW322591B (ja) * 1996-02-09 1997-12-11 Handotai Energy Kenkyusho Kk
JP4179483B2 (ja) 1996-02-13 2008-11-12 株式会社半導体エネルギー研究所 表示装置の作製方法
JPH09298304A (ja) * 1996-05-08 1997-11-18 Semiconductor Energy Lab Co Ltd 液晶表示装置の製造方法および半導体装置の製造方法
US5703394A (en) * 1996-06-10 1997-12-30 Motorola Integrated electro-optical package
US6372592B1 (en) * 1996-12-18 2002-04-16 United States Of America As Represented By The Secretary Of The Navy Self-aligned MOSFET with electrically active mask
TW396454B (en) * 1997-06-24 2000-07-01 Matsushita Electrics Corporati Semiconductor device and method for fabricating the same
KR100271039B1 (ko) * 1997-10-24 2000-11-01 구본준, 론 위라하디락사 액정표시장치의 기판의 제조방법(method of manufacturing liquid crystal display)
JP3980156B2 (ja) 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
EP1744349A3 (en) 1998-10-05 2007-04-04 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, beam homogenizer, semiconductor device, and method of manufacturing the semiconductor device
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US7141821B1 (en) 1998-11-10 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity gradient in the impurity regions and method of manufacture
US6277679B1 (en) 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
US6501098B2 (en) 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US7235810B1 (en) 1998-12-03 2007-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6639244B1 (en) 1999-01-11 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6593195B1 (en) * 1999-02-01 2003-07-15 Agere Systems Inc Stable memory device that utilizes ion positioning to control state of the memory device
US6674136B1 (en) * 1999-03-04 2004-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having driver circuit and pixel section provided over same substrate
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
EP2500941A3 (en) * 1999-06-02 2017-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6777254B1 (en) * 1999-07-06 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6952020B1 (en) 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US6639265B2 (en) 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW495808B (en) * 2000-02-04 2002-07-21 Semiconductor Energy Lab Thin film formation apparatus and method of manufacturing self-light-emitting device using thin film formation apparatus
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP2002057339A (ja) * 2000-08-10 2002-02-22 Sony Corp 薄膜半導体装置
US6562671B2 (en) * 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
US6831299B2 (en) * 2000-11-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6511870B2 (en) * 2001-05-08 2003-01-28 Industrial Technology Research Institute Self-aligned LDD poly-Si thin-film transistor
US6897477B2 (en) * 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
US6933186B2 (en) * 2001-09-21 2005-08-23 International Business Machines Corporation Method for BEOL resistor tolerance improvement using anodic oxidation
US6872658B2 (en) * 2001-11-30 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device by exposing resist mask
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
TWI276179B (en) * 2002-04-15 2007-03-11 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device having semiconductor films of different crystallinity, substrate unit, and liquid crystal display, and their manufacturing method
JP4463493B2 (ja) 2002-04-15 2010-05-19 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP2003330419A (ja) * 2002-05-15 2003-11-19 Semiconductor Energy Lab Co Ltd 表示装置
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
KR100915233B1 (ko) 2002-11-05 2009-09-02 삼성전자주식회사 박막 트랜지스터 어레이 기판
US7286635B2 (en) * 2003-01-15 2007-10-23 Proctor Raymond J Elemental analyzer apparatus and method
US7238963B2 (en) * 2003-04-28 2007-07-03 Tpo Displays Corp. Self-aligned LDD thin-film transistor and method of fabricating the same
US7417252B2 (en) 2003-07-18 2008-08-26 Samsung Sdi Co., Ltd. Flat panel display
JP2005123571A (ja) * 2003-09-22 2005-05-12 Sanyo Electric Co Ltd トランジスタ基板、表示装置及びそれらの製造方法
US20050074914A1 (en) * 2003-10-06 2005-04-07 Toppoly Optoelectronics Corp. Semiconductor device and method of fabrication the same
US7060581B2 (en) * 2003-10-09 2006-06-13 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
CN100345310C (zh) * 2004-04-26 2007-10-24 统宝光电股份有限公司 薄膜晶体管及其制作方法
US20050258488A1 (en) * 2004-04-27 2005-11-24 Toppoly Optoelectronics Corp. Serially connected thin film transistors and fabrication methods thereof
JP4825459B2 (ja) * 2005-06-28 2011-11-30 株式会社東芝 熱処理装置、熱処理方法及び半導体装置の製造方法
KR100848338B1 (ko) * 2007-01-09 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는평판표시장치
US20090072313A1 (en) * 2007-09-19 2009-03-19 International Business Machines Corporation Hardened transistors in soi devices
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2010277781A (ja) * 2009-05-27 2010-12-09 Toshiba Mobile Display Co Ltd 有機ｅｌ装置
US20120104402A1 (en) * 2010-11-03 2012-05-03 Pei-Hua Chen Architecture of analog buffer circuit
US8995218B2 (en) * 2012-03-07 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI487111B (zh) * 2012-05-21 2015-06-01 Au Optronics Corp 電晶體結構以及驅動電路結構
US10483499B2 (en) * 2017-11-09 2019-11-19 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Defect repairing method of flexible display panel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584180A (ja) * 1981-06-30 1983-01-11 セイコーエプソン株式会社 アクテイブマトリクス基板
JPH04362616A (ja) * 1991-06-11 1992-12-15 Casio Comput Co Ltd アクティブマトリクスパネル
JPH05114724A (ja) * 1991-08-26 1993-05-07 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置およびその作製方法
JPH05210364A (ja) * 1992-01-31 1993-08-20 Canon Inc 液晶パネル表示装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4995591A (ja) * 1973-01-12 1974-09-10
JPS58100461A (ja) * 1981-12-10 1983-06-15 Japan Electronic Ind Dev Assoc<Jeida> 薄膜トランジスタの製造方法
US4439245A (en) 1982-01-25 1984-03-27 Rca Corporation Electromagnetic radiation annealing of semiconductor material
US4577391A (en) * 1984-07-27 1986-03-25 Monolithic Memories, Inc. Method of manufacturing CMOS devices
JPS62186531A (ja) * 1986-02-03 1987-08-14 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 滑らかな界面を有する集積回路構造を製造するための方法およびそのための装置
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JP2906460B2 (ja) * 1989-07-10 1999-06-21 日本電気株式会社 相補型ｍｏｓ半導体装置の製造方法
US4980566A (en) * 1989-08-02 1990-12-25 The United States Of America As Represented By The Secretary Of Commerce Ultrashort pulse multichannel infrared spectrometer apparatus and method for obtaining ultrafast time resolution spectral data
JPH03180058A (ja) * 1989-12-08 1991-08-06 Sony Corp 半導体装置
JP2622183B2 (ja) * 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
JPH0434968A (ja) * 1990-05-30 1992-02-05 Mitsubishi Electric Corp 相補型電界効果トランジスタおよびその製造方法
US5094977A (en) * 1991-01-25 1992-03-10 Micron Technology, Inc. Stress reduction in metal films by laser annealing
US5289030A (en) * 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
US5202274A (en) * 1991-06-14 1993-04-13 Samsung Electronics Co., Ltd. Method of fabricating thin film transistor
JPH053141A (ja) * 1991-06-25 1993-01-08 Nec Corp 紫外線露光装置
JP2982383B2 (ja) * 1991-06-25 1999-11-22 日本電気株式会社 Ｃｍｏｓトランジスタの製造方法
KR960000225B1 (ko) * 1991-08-26 1996-01-03 가부시키가이샤 한도오따이 에네루기 겐큐쇼 절연게이트형 반도체장치의 제작방법
JP2650543B2 (ja) * 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
JP2564725B2 (ja) * 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
JPH05241201A (ja) * 1992-03-02 1993-09-21 Sony Corp 垂直駆動回路
JPH06232398A (ja) * 1992-12-15 1994-08-19 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法と半導体装置の製造方法
EP0589478B1 (en) * 1992-09-25 1999-11-17 Sony Corporation Liquid crystal display device
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
EP0635890B1 (en) * 1993-02-10 2002-05-29 Seiko Epson Corporation Active matrix substrate and thin film transistor, and method of its manufacture
JP3453776B2 (ja) * 1993-02-23 2003-10-06 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
JP3030368B2 (ja) * 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584180A (ja) * 1981-06-30 1983-01-11 セイコーエプソン株式会社 アクテイブマトリクス基板
JPH04362616A (ja) * 1991-06-11 1992-12-15 Casio Comput Co Ltd アクティブマトリクスパネル
JPH05114724A (ja) * 1991-08-26 1993-05-07 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置およびその作製方法
JPH05210364A (ja) * 1992-01-31 1993-08-20 Canon Inc 液晶パネル表示装置

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979841B2 (en) 1996-06-04 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and fabrication method thereof
US6316787B1 (en) 1996-06-04 2001-11-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and fabrication method thereof
US8928081B2 (en) 1996-06-04 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having display device
US8405149B2 (en) 1996-06-04 2013-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having display device
US6657228B2 (en) 1996-06-04 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and fabrication method thereof
US7414288B2 (en) 1996-06-04 2008-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having display device
US6972435B2 (en) 1996-06-04 2005-12-06 Semiconductor Energy Laboratory Co., Ltd. Camera having display device utilizing TFT
US7993992B2 (en) 1996-10-31 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7250994B2 (en) 1996-11-20 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display panel and method for manufacturing light reflecting film thereof
US6777272B2 (en) 1996-12-09 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an active matrix display
US7750347B2 (en) 1997-08-19 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US7126156B2 (en) 1997-08-19 2006-10-24 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor display device with integral control circuitry
US9053679B2 (en) 1997-09-03 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device correcting system and correcting method of semiconductor display device
US6906347B2 (en) 1999-01-11 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6278131B1 (en) 1999-01-11 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Pixel TFT and driver TFT having different gate insulation width
US7473968B2 (en) 1999-01-11 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a thin film transistor and a storage capacitor
US7414267B2 (en) 1999-01-21 2008-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US7727836B2 (en) 1999-01-21 2010-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US6890784B2 (en) 1999-01-21 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US7208766B2 (en) 1999-01-21 2007-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US6590229B1 (en) 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US6593592B1 (en) 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
US6955953B2 (en) 1999-01-29 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having thin film transistor and capacitor
JP2014116618A (ja) * 1999-04-06 2014-06-26 Semiconductor Energy Lab Co Ltd 半導体装置
US7575961B2 (en) 1999-04-07 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and a method of manufacturing the same
US7122835B1 (en) 1999-04-07 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and a method of manufacturing the same
US8884301B2 (en) 1999-10-12 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. EL display device and a method of manufacturing the same
KR100814036B1 (ko) * 2000-02-22 2008-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
US9318610B2 (en) 2000-02-22 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9869907B2 (en) 2000-02-22 2018-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9704996B2 (en) 2000-04-12 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7145176B2 (en) 2001-04-05 2006-12-05 Hitachi, Ltd. Active matrix display device
JP2006345003A (ja) * 2006-09-20 2006-12-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2008165028A (ja) * 2006-12-28 2008-07-17 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2008250324A (ja) * 2008-03-31 2008-10-16 Semiconductor Energy Lab Co Ltd 電子装置の作製方法
JP2010010709A (ja) * 2009-10-08 2010-01-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP4481361B2 (ja) * 2009-10-08 2010-06-16 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
CN1855398A (zh) 2006-11-01
CN1192044A (zh) 1998-09-02
TW280010B (ja) 1996-07-01
CN100521118C (zh) 2009-07-29
CN1132241C (zh) 2003-12-24
EP0650197A3 (en) 1997-07-09
CN1058585C (zh) 2000-11-15
EP1538676A1 (en) 2005-06-08
US5620905A (en) 1997-04-15
US5608251A (en) 1997-03-04
CN1107257A (zh) 1995-08-23
EP0650197A2 (en) 1995-04-26
KR100216940B1 (ko) 1999-09-01

Similar Documents

Publication Publication Date Title
JPH07135323A (ja) 薄膜状半導体集積回路およびその作製方法
JP3335757B2 (ja) 陽極酸化方法
KR100294088B1 (ko) 반도체집적회로
US6455875B2 (en) Thin film transistor having enhanced field mobility
US6489632B1 (en) Semiconductor device having a gate oxide film
JP3153065B2 (ja) 半導体集積回路の電極の作製方法
JPH07169974A (ja) 半導体装置およびその作製方法
JP3527009B2 (ja) 半導体装置およびその作製方法
JP3452981B2 (ja) 半導体集積回路およびその作製方法
JPH07135324A (ja) 薄膜状半導体集積回路
JP3607066B2 (ja) 半導体集積回路
JP4087363B2 (ja) 半導体装置
JP2001168347A (ja) 半導体集積回路
JP3607186B2 (ja) アクティブマトリクス型表示装置
JP4197270B2 (ja) 半導体集積回路の作製方法
KR0185821B1 (ko) 반도체장치
JP2652366B2 (ja) 半導体装置とその作製方法
JPH10294470A (ja) 半導体装置
JPH09181329A (ja) 半導体装置およびその作製方法