JP3176253B2 - 回路基板 - Google Patents

回路基板

Info

Publication number
JP3176253B2
JP3176253B2 JP12691395A JP12691395A JP3176253B2 JP 3176253 B2 JP3176253 B2 JP 3176253B2 JP 12691395 A JP12691395 A JP 12691395A JP 12691395 A JP12691395 A JP 12691395A JP 3176253 B2 JP3176253 B2 JP 3176253B2
Authority
JP
Japan
Prior art keywords
wiring
anodic oxidation
control means
gate electrode
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12691395A
Other languages
English (en)
Other versions
JPH08321620A (ja
Inventor
章仁 陣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP12691395A priority Critical patent/JP3176253B2/ja
Priority to US08/651,514 priority patent/US5703744A/en
Priority to TW085106155A priority patent/TW299431B/zh
Priority to KR1019960017883A priority patent/KR100201247B1/ko
Publication of JPH08321620A publication Critical patent/JPH08321620A/ja
Priority to US08/961,259 priority patent/US6033940A/en
Application granted granted Critical
Publication of JP3176253B2 publication Critical patent/JP3176253B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/013—Devices or means for detecting lapping completion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Mechanical Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
型液晶表示装置やその他の電子回路に用いられ、トラン
ジスタ素子が形成される回路基板に関する。
【０００２】
【従来の技術】上述したトランジスタ素子は、ゲート電
極、ソース電極およびドレイン電極を備える。そのゲー
ト電極に関し、従来、半導体プロセスにおいては、高温
に耐え得るゲート電極材料として、耐熱性を有するシリ
コン材料や高融点金属材料などが用いられていた。
【０００３】しかし、このような電極材料を液晶表示装
置等に適用する場合は、配線抵抗が高くなるので、低抵
抗な材料の検討が進められている。最近、低温技術を用
いてトランジスタ素子等を形成する技術が進められ、ゲ
ート電極材料として低抵抗なアルミニウム等の金属材料
が利用されるようになってきた。
【０００４】アルミニウム等の金属材料を電極材料に用
いた場合、電極表面に陽極酸化法にて陽極酸化膜を形成
することにより、耐腐食性に優れ、ヒロック等による劣
化を防ぎ、電気的な絶縁を確実に行うことができる。ま
た、上述した液晶表示装置の画素のオン・オフを制御す
る画素トランジスタのゲート電極に、上記陽極酸化膜を
利用し、画素トランジスタのソース部およびドレイン部
にオフセット領域を形成することが可能となる。より詳
細には、ゲート電極の表面を覆う陽極酸化膜の上からゲ
ート電極の下側の半導体層にイオン注入して得られるソ
ース部およびドレイン部が、ゲート電極の端と、ソース
部およびドレイン部の各端との間に陽極酸化膜の厚み分
の隙間、つまりオフセット領域が形成される。このよう
な構成とすると、画素トランジスタのリーク電流を減ら
すことができ、また、ドレイン耐圧が向上して信頼性に
優れた液晶表示装置が得られる。
【０００５】
【発明が解決しようとする課題】上述のように陽極酸化
法により電極表面に陽極酸化膜を形成した場合には様々
な利点が得られるが、陽極酸化を行う上でいくつかの問
題点もある。例えば、陽極酸化を行うには、溶液中に金
属電極が形成された基板を浸し、その金属電極に通電す
ることにより陽極酸化膜を形成する。しかし、その通電
時の電圧、電流および時間の微妙な制御が必要で、しか
も溶液の劣化等により作製の度に陽極酸化膜の厚みにば
らつきが生じていた。
【０００６】また、同一基板上に画素トランジスタと、
その画素トランジスタを駆動する駆動用トランジスタと
を形成した駆動回路一体型の液晶表示装置の場合、駆動
回路用トランジスタは動作周波数を上げるためにＯＮ電
流の大きなトランジスタ特性が必要であり、画素用トラ
ンジスタには画像信号のリークを防ぐためにＯＦＦ電流
の低いトランジスタ特性が必要である。そこで、駆動用
トランジスタはオフセット幅を短くし、画素用トランジ
スタはオフセット幅を長くするのが好ましく、同一基板
上においてトランジスタの使用目的に応じて数種類のオ
フセット幅が必要とされていた。このため、陽極酸化用
の電圧端子を分けて、各々の通電時の電圧や電流を変化
させるか、または通電時間を変化させることにより陽極
酸化膜の膜厚を変える必要があり、プロセスが複雑にな
っていた。
【０００７】本発明は上記従来技術の問題点を解決すべ
くなされたものであり、ゲート電極配線表面に陽極酸化
法により酸化膜を形成する際に、陽極酸化条件の微妙な
制御が不要であり、膜厚のばらつきがなく、さらに、数
種類の異なった膜厚の酸化膜を簡単なプロセスにより形
成することができる回路基板を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明の回路基板は、一
端部がトランジスタ素子用のゲート電極とされ、金属を
主成分とする配線と、該配線の他端側が接続され、該配
線に陽極酸化用の電圧を印加する電圧印加端子と、該配
線の一部であって該配線の該電圧印加端子寄りの位置
に、該配線の一部の線幅および膜厚の少なくとも一方が
変化した状態で設けられた陽極酸化制御手段とを備え、
該電圧印加端子から該配線に陽極酸化用の電圧が印加さ
れて、該配線の表面が陽極酸化されると共に該陽極酸化
制御手段にて該配線の陽極酸化程度が制御される構成と
なっており、そのことにより上記目的が達成される。
【０００９】本発明の回路基板は、分岐した複数の一端
部を有し、各一端部がトランジスタ素子用のゲート電極
とされ、かつ、他端部が共通化された、金属を主成分と
する配線と、該配線の他端側の共通化された部分が接続
され、該配線に陽極酸化用の電圧を印加する電圧印加端
子と、該共通化された配線部分に、該配線の一部の線幅
および膜厚の少なくとも一方が変化した状態で設けられ
た陽極酸化制御手段とを備え、該電圧印加端子から該配
線に陽極酸化用の電圧が印加されて、該配線の表面が陽
極酸化されると共に該陽極酸化制御手段にて該配線の各
分岐部分の陽極酸化程度が同一に制御される構成となっ
ており、そのことにより上記目的が達成される。
【００１０】本発明の回路基板は、一端部がトランジス
タ素子用のゲート電極とされ、金属を主成分とする複数
の配線と、各配線の他端側が接続され、各配線に陽極酸
化用の電圧を印加する電圧印加端子と、各配線の一部で
あって各配線の該電圧印加端子寄りの位置に、相互に並
列に設けられた陽極酸化制御手段とを備え、該電圧印加
端子から各配線に陽極酸化用の電圧が印加されて、各配
線の表面が陽極酸化されると共に各配線の陽極酸化程度
が該当する陽極酸化制御手段にて異なるよう制御される
構成となっており、そのことにより上記目的が達成され
る。
【００１１】本発明の回路基板は、複数位置で分岐さ
れ、１つの端部を残し他の各端部がトランジスタ素子用
のゲート電極とされた、金属を主成分とする配線と、該
配線の該１つの端部が接続された陽極酸化用の電圧印加
端子と、該配線の複数位置に、相互に直列に設けられた
陽極酸化制御手段とを備え、該電圧印加端子から該配線
に陽極酸化用の電圧が印加されて、該配線の表面が陽極
酸化されると共に各分岐配線部分の陽極酸化程度が該当
する陽極酸化制御手段にて異なるよう制御される構成と
なっており、そのことにより上記目的が達成される。
【００１２】本発明の回路基板において、前記陽極酸化
制御手段は、前記配線の一部の線幅および膜厚の少なく
とも一方が変化された構成とすることができる。
【００１３】
【作用】本発明においては、陽極酸化用の電圧印加端子
とゲート電極との間に、陽極酸化制御手段が形成されて
いる。陽極酸化により金属配線が酸化されて、この陽極
酸化制御手段の部分が完全に酸化膜になると、その酸化
膜により通電が停止するので、ゲート電極部分で陽極酸
化が停止する。この陽極酸化制御手段により、ゲート電
極表面に所望の膜厚の陽極酸化膜が形成された時に通電
を停止できる。従って、通電時の電圧、電流および時間
の微妙な制御が不要となり、溶液の劣化等によりゲート
電極表面に形成される陽極酸化膜の膜厚にばらつきが生
じることがない。
【００１４】この陽極酸化制御手段を、電圧印加端子と
各ゲート電極との間に並列にまたは直列に設けることに
より、各部分で通電が停止する時間を異ならせることが
できる。従って、一度の陽極酸化工程で数種類の膜厚の
陽極酸化膜を形成することができる。
【００１５】この陽極酸化制御手段として、配線の一部
の線幅または膜厚を変化させた構成とすると、ゲート電
極を一端部とする配線のパターン形成時に同時に陽極酸
化制御手段を形成でき、工程の簡略化が可能である。
【００１６】
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。
【００１７】（実施例１）図１は実施例１の回路基板を
示す平面図であり、図２（ａ）は図１のＡ−Ａ’断面
図、図２（ｂ）は図１のＢ−Ｂ’断面図である。図３は
本実施例における陽極酸化工程を示す断面図であり、
（ａ）はオフセット形成前におけるトランジスタ部分で
の断面図、（ｂ）はオフセット形成後におけるトランジ
スタ部分での断面図、（ｃ）はオフセット形成前におけ
る陽極酸化制御手段部分での断面図、（ｄ）はオフセッ
ト形成後における陽極酸化制御手段部分での断面図を示
す。尚、図３において、同一の部分は図２と同一の番号
で示している。
【００１８】この回路基板は、図１および図２に示すよ
うに、絶縁性基板２０１上に複数（図示例では３つ）の
ＴＦＴが形成されている。各ＴＦＴは、島状にパターン
形成した半導体層２０２の上に、絶縁膜２０３を間に介
してゲート電極配線２０４の一部であるゲート電極２０
４ａが形成されている。ゲート電極２０４ａを含むゲー
ト電極配線２０４の表面には、無孔質の陽極酸化膜２０
５と多孔質の陽極酸化膜２０６とが形成されている。無
孔質の陽極酸化膜２０５はゲート電極２０４ａを含むゲ
ート電極配線２０４の上側の表面に形成され、多孔質の
陽極酸化膜２０６はゲート電極２０４ａを含むゲート電
極配線２０４の両側面に形成されている。この側面に形
成された陽極酸化膜２０６の厚み部分が後述するオフセ
ット領域に相当する。
【００１９】絶縁膜２０３上には、コンタクトホール２
０７に一部充填された状態で一対の引出し電極２０８が
形成され、各引出し電極２０８は半導体層２０２のソー
ス部２０２ａおよびドレイン部２０２ｂと電気的に接続
されている。ソース部２０２ａの端とゲート電極２０４
ａの端とは、陽極酸化膜２０６の厚み寸法分ずれてお
り、そのずれた部分がオフセット領域となっている。一
方、ドレイン部２０２ｂの端とゲート電極２０４ａの端
とは、陽極酸化膜２０６の厚み寸法分ずれており、その
ずれた部分がオフセット領域となっている。
【００２０】各ゲート電極配線２０４のゲート電極２０
４ａとは反対側の端部は、１本の共通配線とされて陽極
酸化用の電圧印加端子１０３に電気的に接続されてい
る。また、上記１本の共通配線部分には配線パターンの
幅を細くした陽極酸化制御手段１０４が設けられてい
る。上記陽極酸化膜２０６は、電圧印加端子１０３に外
部から電圧を印加し、各ゲート電極配線２０４の表面を
陽極酸化することにより形成されたものである。
【００２１】この回路基板は、以下のようにして作製さ
れる。
【００２２】まず、絶縁性基板２０１上に島状パターン
の半導体層２０２を形成する。絶縁性基板２０１として
は、ガラス、石英等を用いることができる。半導体層２
０２としては、例えばＳｉやＳｉＧｅ等の非晶質、微結
晶、多結晶、単結晶体を使用することができ、膜厚は３
０〜１５０ｎｍ程度とする。たとえば、非晶質シリコン
半導体の場合、プラズマＣＶＤ法によりＳｉＨ4ガスと
Ｈ2ガスとを用いて基板温度２００〜３００℃で成膜す
る。微結晶シリコン半導体の場合、プラズマＣＶＤ法に
よりＳｉＨ4ガス／Ｈ2ガス比率を１／３０〜１／１００
の範囲として基板温度２００〜４００℃で成膜する。多
結晶シリコン半導体の場合、減圧ＣＶＤ法により基板温
度４５０℃で成膜した非晶質シリコン膜または上述した
プラズマＣＶＤ法で成膜した非晶質シリコン膜をＮ2ガ
ス中５５０〜６００℃で２４時間アニールすることによ
り多結晶シリコン膜とする。尚、原料ガスとしてはＳｉ
Ｈ4ガスの他にＳｉ2Ｈ6ガスを用いてもよい。また、多
結晶シリコン膜は初めから多結晶シリコン膜として成膜
することもでき、あるいは上述の非晶質シリコン膜にレ
ーザ光やランプ光を照射して多結晶シリコン膜とするこ
ともできる。半導体膜の材料としては、Ｓｉ以外にＳｉ
Ｇｅ等も同様にして用いることができる。このようにし
て作製した半導体膜をエッチングによりパターニングし
て、島状の半導体層２０２を形成する。
【００２３】次に、この半導体層２０２を覆うように絶
縁膜２０３を成膜する。成膜方法は、常圧ＣＶＤ法、ス
パッタリング法、減圧ＣＶＤ法、プラズマＣＶＤ法また
はリモートプラズマＣＶＤ法等により行うことができ、
膜厚は５０〜１５０ｎｍ程度とする。この実施例では、
常圧ＣＶＤ法により４３０℃でＳｉＨ4ガスとＯ2ガスと
を用いてＳｉＯ2膜を成膜した。尚、段差の被覆性を良
好にするには、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏ
ｒｔｈｏ−Ｓｉｌｉｃａｔｅ、Ｓｉ（ＯＣ2Ｈ5）4）ガ
スを用いた常圧ＣＶＤ法やプラズマＣＶＤ法等を用いて
もよい。また、絶縁膜２０３としては、ＳｉＯ2以外に
ＳｉＮx、Ａｌ2Ｏ3、Ｔａ2Ｏ5等やこれらの組み合わせ
を用いてもよい。その後、この絶縁膜を改善するため
に、Ｎ2雰囲気中６００℃で１２ｈのアニールを行う。
【００２４】続いて、ゲート電極２０４ａを含むゲート
電極配線２０４となる金属膜を成膜する。この金属膜と
しては、Ａｌ、Ｔａ、Ｎｂ、Ｔｉ等を主成分とする陽極
酸化可能な金属を用いることができ、膜厚は２００〜４
００ｎｍとする。特に、Ａｌ、ＡｌＳｉ、ＡｌＴｉ、Ａ
ｌＳｃ等のアルミニウムを主成分とする金属を用いた場
合には、低抵抗な電極配線を形成することができるので
望ましい。この実施例では、スパッタリング法によりア
ルミニウムを主成分とする金属を基板全面に成膜した。
【００２５】その後、基板全面に成膜した金属膜に陽極
酸化を行って、図３（ａ）および（ｃ）に示すような表
面保護のための陽極酸化膜２０５を形成する。この陽極
酸化は、例えば、酒石酸や硝酸等をエチレングリコール
等の有機溶媒で希釈した溶液中に基板を浸して、８０Ｖ
の電圧を印加することにより行われ、無孔質の陽極酸化
膜２０５が金属膜表面に形成される。この無孔質の陽極
酸化膜２０５は、後で行うオフセット形成のための陽極
酸化工程では金属電極上面のバリヤとなり、金属電極の
側面のみに陽極酸化膜が形成される。この無孔質の陽極
酸化膜２０５は、金属電極の抵抗が増加しないように、
可能な限り薄い方が望ましい。
【００２６】次に、金属膜のパターニングを行って、ゲ
ート電極２０４ａを含むゲート電極配線２０４を形成す
る。この時、陽極酸化用の電圧印加端子１０３も形成
し、同時に、電圧印加端子１０３とゲート電極２０４ａ
との間に、一定厚み（幅方向）が陽極酸化されれば絶縁
性の酸化膜となって通電が停止するように、陽極酸化制
御手段１０４を形成する。この陽極酸化制御手段１０４
の幅は、所望のオフセット幅に応じて異なるが、例えば
２００ｎｍ〜４μｍ程度とする。
【００２７】続いて、陽極酸化を行って陽極酸化膜２０
６を形成する。この陽極酸化は、例えば、クエン酸また
はシュウ酸、硫酸等の水溶液中に基板を浸して、８Ｖの
電圧を印加することにより行われる。この条件で陽極酸
化を行うことにより、ゲート電極配線２０４の側面から
多孔質な酸化アルミニウム膜の形成が進む。図３（ｂ）
および（ｄ）に示すように、陽極酸化制御手段１０４が
完全に酸化されると、導電性がなくなって陽極酸化制御
手段１０４より先の部分では電圧が印加されなくなり、
陽極酸化が停止する。このため、ゲート電極２０４ａの
表面に、陽極酸化制御手段１０４の幅に応じた厚みの陽
極酸化膜２０６が形成されて陽極酸化が停止するので、
陽極酸化条件の微妙な制御が不要となり、溶液の劣化等
にも影響されない。従って、図４（ａ）に示した従来の
陽極酸化工程のような複雑な工程は不要となり、図４
（ｂ）に示すような簡単な工程により陽極酸化を行うこ
とができる。また、ゲート電極２０４ａを含むゲート電
極配線２０４の上面には無孔質の陽極酸化膜２０５が形
成されているので、陽極酸化膜２０６は、陽極酸化制御
手段１０４の幅に応じて横方向に膜厚約１００ｎｍ〜２
μｍに形成される。この陽極酸化膜２０６の膜厚によ
り、トランジスタのオフセット領域が形成される。
【００２８】その後、陽極酸化用の前記共通配線部分を
エッチング除去して各ＴＦＴを分離し、イオンドーピン
グ装置を用いて不純物イオン（この実施例ではリン元素
またはボロン元素を含むイオンを用いた）を注入する。
イオンドーピング装置を用いた場合の注入条件は、例え
ば水素希釈５％のＰＨ3ガスをガス導入口より導入し、
プラズマ形成のための高周波パワーを１００〜２００
Ｗ、イオンのトータル加速電圧を１０〜１００ｋＶ、全
イオン注入量を２×１０14〜５×１０16個／ｃｍ2とす
る。この時、ゲート電極２０４ａおよび陽極酸化膜２０
６下の半導体層２０２には不純物は注入されずにチャネ
ル部２０２ｃが形成される。この不純物イオン注入は、
イオンドーピング装置以外にイオン注入装置を用いて行
ってもよい。次に、この不純物イオンを、例えば６００
℃で２０時間の熱アニールを行うことにより活性化させ
て、チャネル部２０２ｃの両側にソース部２０２ａおよ
びドレイン部２０２ｂを形成する。この不純物イオンの
活性化は、レーザ等の強光を照射することにより行って
もよい。
【００２９】最後に、絶縁膜２０３にコンタクトホール
２０７を形成し、その上にスパッタリング法により金属
膜を成膜してパターニングすることにより、引き出し電
極２０８を形成して薄膜トランジスタが完成する。
【００３０】本実施例においては、陽極酸化用の電圧印
加端子とゲート電極との間に、陽極酸化制御手段を形成
することにより、ゲート電極表面に形成される陽極酸化
膜の膜厚を制御できた。従って、陽極酸化条件の微妙な
制御が不要であり、溶液の劣化等によりゲート電極表面
に形成される陽極酸化膜の膜厚にばらつきが生じること
がなく、再現性良くオフセット構造のトランジスタを作
製することができた。また、この陽極酸化制御手段は、
ゲート電極配線のパターニングと同時に形成することが
できるので、工程を複雑にすることがなかった。また、
陽極酸化膜により、アルミニウムからヒロックが成長す
るのを抑え、耐腐食性を向上させ、配線層間の電気分離
を確実にできた。さらに、ゲート電極としてアルミニウ
ムを含む金属材料を用いると、低抵抗なゲートおよびバ
スラインを形成できるので、アクティブマトリクス型液
晶表示装置に適用するのに非常に有利である。
【００３１】（実施例２）図５は実施例２の回路基板の
要部を示す平面図であり、図５のＣ−Ｃ’断面は図２と
同様の構造となっている。図５において、５０１は島状
の半導体層、５０２はゲート電極配線、５０３は陽極酸
化用の電圧印加端子、５０４、５０５および５０６は各
ゲート電極配線５０２に設けられ、相互に並列な陽極酸
化制御手段、５０７はコンタクトホール、５０８は引き
出し電極を示す。この回路基板は、陽極酸化用の電圧印
加端子５０３と各ゲート電極５０２との間に、配線の幅
を変化させた陽極酸化制御手段５０４、５０５、５０６
を並列に形成して陽極酸化を行うことにより、各トラン
ジスタのオフセット幅を変化させたものである。
【００３２】この回路基板は、以下のようにして作製す
ることができる。
【００３３】まず、絶縁性基板の上に島状パターンの半
導体層５０１を形成し、それを覆うように絶縁膜を成膜
する。この半導体層５０１および絶縁膜の形成は、実施
例１の半導体層２０２、絶縁膜２０３と同様に行うこと
ができる。
【００３４】次に、ゲート電極を含むゲート電極配線５
０２となる金属膜を成膜する。この金属膜は、実施例１
と同様の材料を用いて同様に形成することができる。こ
の実施例では、スパッタリング法により膜厚２００〜４
００ｎｍ程度のアルミニウムを主成分とする金属を基板
全面に成膜した。
【００３５】続いて、基板全面に成膜した金属膜に陽極
酸化を行って、金属膜の上表面に表面保護のための陽極
酸化膜（図３の２０５に相当）を形成する。この陽極酸
化は、実施例１の陽極酸化膜２０５と同様にして行うこ
とができる。
【００３６】その後、金属膜のパターニングを行ってゲ
ート電極を含むゲート電極配線５０２を形成する。この
時、陽極酸化用の電圧印加端子５０３も形成するが、同
時に、電圧印加端子５０３と各ゲート電極との間に、一
定厚み（幅方向）が陽極酸化されれば絶縁性の酸化膜と
なって通電が停止するように、陽極酸化制御手段５０
４、５０５、５０６を形成する。各陽極酸化制御手段５
０４、５０５、５０６は互いに並列に接続し、各々の幅
は、所望のオフセット幅により異なるが、例えば２００
ｎｍ〜４μｍ程度に形成する。
【００３７】続いて、陽極酸化を行って陽極酸化膜（図
３の２０６に相当）を形成する。この陽極酸化は、例え
ば、クエン酸またはシュウ酸、硫酸等の水溶液中に基板
を浸して、８Ｖの電圧を印加することにより行われる。
この条件で陽極酸化を行うことにより、ゲート電極配線
５０２の側面から多孔質な酸化アルミニウム膜の形成が
進む。陽極酸化制御手段５０４、５０５、５０６が各々
完全に酸化されると、導電性がなくなって陽極酸化制御
手段５０４、５０５、５０６より先の部分では電圧が印
加されなくなり、陽極酸化が停止する。ゲート電極配線
５０２の一部であるゲート電極の表面に、各陽極酸化制
御手段５０４、５０５、５０６の幅に応じた厚みの陽極
酸化膜が形成されて陽極酸化が停止するので、陽極酸化
条件の微妙な制御が不要となり、溶液の劣化等にも影響
されない。従って、従来の陽極酸化工程のような複雑な
工程は不要となり、簡単な工程により陽極酸化を行うこ
とができる。ゲート電極を含むゲート電極配線５０２の
上表面には無孔質の陽極酸化膜が形成されているので、
側面に形成される多孔質の陽極酸化膜は陽極酸化制御用
の各陽極酸化制御手段５０４、５０５、５０６の幅に応
じて横方向に膜厚約１００ｎｍ〜２μｍに形成される。
この多孔質の陽極酸化膜の膜厚により、トランジスタの
オフセット領域が形成される。
【００３８】図６に、オフセット幅を変化させた場合の
トランジスタ特性を示す。６０１はオフセット幅を短く
した場合のトランジスタ特性を示し、オン電流が高いの
で液晶表示装置の駆動用トランジスタに適している。６
０２はオフセット幅を長くした場合のトランジスタ特性
を示し、オン電流は低いがオフ電流を低くできるため、
液晶表示装置の画素用トランジスタに適している。従っ
て、陽極酸化制御手段５０４、５０５、５０６の幅を変
化させて、オフセットの幅を変化させることにより、目
的に応じたトランジスタ特性を得ることができる。
【００３９】その後、陽極酸化用の共通電極部分をエッ
チング除去して各トランジスタを分離し、実施例１と同
様にして不純物イオンの注入および活性化を行う。
【００４０】最後に、絶縁膜にコンタクトホール５０７
を形成し、その上にスパッタリング法により金属膜を成
膜してパターニングすることにより、引き出し電極５０
８を形成して薄膜トランジスタが完成する。
【００４１】本実施例においても、陽極酸化用の電圧印
加端子とゲート電極との間に、陽極酸化制御手段を形成
することにより、ゲート電極表面に形成される陽極酸化
膜の膜厚を制御できた。従って、陽極酸化条件の微妙な
制御が不要であり、溶液の劣化等によりゲート電極表面
に形成される陽極酸化膜の膜厚にばらつきが生じること
がなく、再現性良くオフセット構造のトランジスタを作
製することができた。また、この陽極酸化制御手段は、
ゲート電極配線のパターニングと同時に形成することが
できるので、工程を複雑にすることがなかった。また、
陽極酸化膜により、アルミニウムからヒロックが成長す
るのを抑え、耐腐食性を向上させ、配線層間の電気分離
を確実にできた。さらに、ゲート電極としてアルミニウ
ムを含む金属材料を用いると、低抵抗なゲートおよびバ
スラインを形成できるので、アクティブマトリクス型液
晶表示装置に適用するのに非常に有利である。
【００４２】さらに、本実施例の場合には、陽極酸化用
の電圧印加端子と各ゲート電極との間に、陽極酸化制御
手段として、幅を変化させた配線パターンを並列に形成
することにより、一度の陽極酸化工程で数種類のオフセ
ット幅のトランジスタを作製することができた。
【００４３】（実施例３）図７は実施例３の回路基板の
要部を示す平面図であり、図７のＤ−Ｄ’断面は図２と
同様の構造となっている。図７において、７０１は島状
の半導体層、７０２は複数の位置で分岐したゲート電極
配線、７０３は陽極酸化用の電圧印加端子、７０４、７
０５および７０６は分岐した各ゲート電極配線部分に設
けられた陽極酸化制御手段、７０７はコンタクトホー
ル、７０８は引き出し電極を示す。この回路基板は、陽
極酸化用の電圧印加端子７０３と各ゲート電極７０２と
の間に、電圧印加端子７０３から遠い側に向かうほど幅
が細い陽極酸化制御手段７０４、７０５、７０６を直列
に形成して陽極酸化を行うことにより、各トランジスタ
のオフセット幅を変化させたものである。
【００４４】この回路基板は、以下のようにして作製す
ることができる。
【００４５】まず、絶縁性基板上に島状にパターン形成
した半導体層７０１を形成し、それを覆うように絶縁膜
を成膜する。この半導体層７０１および絶縁膜の形成
は、実施例１の半導体層２０２、絶縁膜２０３と同様に
行うことができる。
【００４６】次に、ゲート電極を含むゲート電極配線７
０２となる金属膜を成膜する。この金属膜は、実施例１
と同様の材料を用いて同様に形成することができる。こ
の実施例では、スパッタリング法により膜厚２００〜４
００ｎｍ程度のアルミニウムを主成分とする金属を基板
全面に成膜した。
【００４７】続いて、基板全面に成膜した金属膜に陽極
酸化を行って、金属膜の上表面に金属膜表面保護のため
の陽極酸化膜（図３の２０５に相当）を形成する。この
陽極酸化は、実施例１の陽極酸化膜２０５と同様にして
行うことができる。
【００４８】その後、金属膜のパターニングを行ってゲ
ート電極を含むゲート電極配線７０２を形成する。この
時、陽極酸化用の電圧印加端子７０３も形成するが、同
時に、電圧印加端子７０３と各ゲート電極との間に直列
に、一定厚み（幅方向）が陽極酸化されれば絶縁性の酸
化膜となって通電が停止するように、陽極酸化制御手段
７０４、７０５、７０６を形成する。各陽極酸化制御手
段７０４、７０５、７０６は互いに直列に接続し、各々
の幅は、所望のオフセット幅により異なるが、例えば２
００ｎｍ〜４μｍ程度の範囲で、電極印加端子７０３か
ら反対側に形成されたものほど細くなるように形成す
る。
【００４９】続いて、陽極酸化を行って多孔質の陽極酸
化膜（図３の２０６に相当）を形成する。この陽極酸化
は、例えば、クエン酸またはシュウ酸、硫酸等の水溶液
中に基板を浸して、８Ｖの電圧を印加することにより行
われる。この条件で陽極酸化を行うことにより、ゲート
電極配線７０２の側面から多孔質な酸化アルミニウム膜
の形成が進む。陽極酸化制御手段７０４、７０５、７０
６が各々完全に酸化されると、導電性がなくなって陽極
酸化制御手段７０４、７０５、７０６より先の部分では
電圧が印加されなくなり、陽極酸化が停止する。ゲート
電極の表面には各陽極酸化制御手段７０４、７０５、７
０６の幅に応じた厚みの多孔質の陽極酸化膜が形成され
て陽極酸化が停止するので、陽極酸化条件の微妙な制御
が不要となり、溶液の劣化等にも影響されない。従っ
て、従来の陽極酸化工程のような複雑な工程は不要とな
り、簡単な工程により陽極酸化を行うことができる。ゲ
ート電極を含むゲート電極配線７０２の上表面には無孔
質の陽極酸化膜が形成されているので、側面に形成され
る多孔質の陽極酸化膜は各陽極酸化制御手段７０４、７
０５、７０６の幅に応じて横方向に膜厚約１００ｎｍ〜
２μｍに形成される。この陽極酸化膜の膜厚により、ト
ランジスタのオフセット領域が形成される。
【００５０】実施例２で説明したように、オフセットの
幅により異なるトランジスタ特性が得られるので、陽極
酸化制御手段７０４、７０５、７０６の幅を、陽極酸化
用の電圧印加端子７０３側から反対側に形成されたもの
ほど細くなるように変化させて、オフセットの幅を変化
させることにより、目的に応じたトランジスタ特性を得
ることができる。
【００５１】その後、陽極酸化用の共通配線部分をエッ
チング除去して各トランジスタを分離し、実施例１と同
様にして不純物イオンの注入および活性化を行う。
【００５２】さらに、絶縁膜にコンタクトホール７０７
を形成し、その上にスパッタリング法により金属膜を成
膜してパターニングすることにより、引き出し電極７０
８を形成して薄膜トランジスタが完成する。
【００５３】本実施例においても、陽極酸化用の電圧印
加端子とゲート電極との間に、陽極酸化制御手段を形成
することにより、ゲート電極表面に形成される陽極酸化
膜の膜厚を制御できた。従って、陽極酸化条件の微妙な
制御が不要であり、溶液の劣化等によりゲート電極表面
に形成される陽極酸化膜の膜厚にばらつきが生じること
がなく、再現性良くオフセット構造のトランジスタを作
製することができた。また、この陽極酸化制御手段は、
ゲート電極配線のパターニングと同時に形成することが
できるので、工程を複雑にすることがなかった。また、
陽極酸化膜により、アルミニウムからヒロックが成長す
るのを抑え、耐腐食性を向上させ、配線層間の電気分離
を確実にできた。さらに、ゲート電極としてアルミニウ
ムを含む金属材料を用いると、低抵抗なゲートおよびバ
スラインを形成できるので、アクティブマトリクス型液
晶表示装置に適用するのに非常に有利である。
【００５４】さらに、本実施例の場合には、陽極酸化用
の電圧印加端子と各ゲート電極との間に、陽極酸化制御
手段として、電圧印加端子から遠い側に形成されたもの
ほど幅を細く、かつ、直列に形成することにより、一度
の陽極酸化工程で数種類のオフセット幅のトランジスタ
を作製することができた。
【００５５】（実施例４）図８は実施例４の回路基板を
示す断面図である。図８（ａ）は図２（ａ）と同様の位
置を示し、図８（ｂ）は図２（ｂ）と同様の位置を示
す。図８において、８０１は絶縁性基板、８０２は島状
の半導体層、８０３は絶縁膜、８０４はゲート電極配
線、８０４ａはゲート電極、８０５は陽極酸化膜、８０
６は陽極酸化用の電圧印加端子、８０７は陽極酸化制御
手段、８０８はコンタクトホール、８０９は引出し電極
を示す。この回路基板は、陽極酸化用の電圧印加端子８
０６とゲート電極８０４ａとの間に、配線の厚みを薄く
した陽極酸化制御手段８０７を形成して陽極酸化を行う
ことにより、トランジスタのオフセット領域を形成した
ものである。
【００５６】この回路基板は、以下のようにして作製す
ることができる。
【００５７】まず、絶縁性基板８０１上に島状にパター
ン形成した半導体層８０２を形成し、それを覆うように
絶縁膜８０３を成膜する。この半導体層８０２および絶
縁膜８０３の形成は、実施例１の半導体層２０２、絶縁
膜２０３と同様に行うことができる。
【００５８】次に、ゲート電極８０４ａを含むゲート電
極配線８０４となる２つの金属膜を成膜する。まず、第
１の金属膜を成膜し、陽極酸化制御手段８０７の部分の
みをパターニングにより剥離する。この第１の金属膜と
しては、Ａｌ、Ｔａ、Ｎｂ、Ｔｉ等を主成分とする陽極
酸化可能な金属を用いることができ、膜厚は２００〜４
００ｎｍとする。特に、Ａｌ、ＡｌＳｉ、ＡｌＴｉ、Ａ
ｌＳｃ等のアルミニウムを主成分とする金属を用いた場
合には、低抵抗な電極配線を形成することができるので
望ましい。この実施例では、スパッタリング法によりア
ルミニウムを主成分とする金属膜を膜厚２００〜４００
ｎｍに成膜し、陽極酸化制御手段８０７の部分を剥離し
た。続いて、その基板上に第２の金属膜を成膜する。こ
の第２の金属膜としては、第１の金属膜と同様に、Ａ
ｌ、ＡｌＳｉ、ＡｌＴｉ、ＡｌＳｃ等のアルミニウムを
主成分とする金属の他に、Ｔａ、Ｎｂ、Ｔｉ等を主成分
とする陽極酸化可能な金属を用いることができ、膜厚は
２００〜４００ｎｍとする。この実施例では、スパッタ
リング法によりアルミニウムを主成分とする金属膜を膜
厚２００〜４００ｎｍに成膜した。したがって、陽極酸
化制御手段８０７の部分は、上記第２の金属膜のみから
なる薄い状態となっている。
【００５９】続いて、金属膜のパターニングを行って、
ゲート電極８０４ａを含むゲート電極配線８０４を形成
する。この時、陽極酸化用の電圧印加端子８０６も同時
に形成する。
【００６０】続いて、陽極酸化を行って陽極酸化膜８０
５を形成する。この陽極酸化は、例えば、クエン酸また
はシュウ酸、硫酸等の水溶液中に基板を浸して、８Ｖの
電圧を印加することにより行われる。この条件で陽極酸
化を行うことにより、ゲート電極配線８０４の上面およ
び側面から多孔質な酸化アルミニウム膜の形成が進む。
【００６１】そして、陽極酸化制御手段８０７を構成す
る、１層からなる第２の金属膜が完全に酸化されると、
導電性がなくなって陽極酸化制御手段８０７より先の部
分では電圧が印加されなくなり、陽極酸化が停止する。
ゲート電極８０４ａの表面には陽極酸化制御手段８０７
の厚み、つまり第２の金属膜の厚みに応じた厚みの陽極
酸化膜８０５が形成されて陽極酸化が停止するので、陽
極酸化条件の微妙な制御が不要となり、溶液の劣化等に
も影響されない。従って、従来の陽極酸化工程のような
複雑な工程は不要となり、簡単な工程により陽極酸化を
行うことができる。陽極酸化膜８０５は、陽極酸化制御
手段８０７の厚みに応じて金属配線表面の上面および側
面に膜厚約２００ｎｍ〜４００ｎｍに形成される。この
陽極酸化膜８０５の膜厚により、トランジスタのオフセ
ット領域が形成される。
【００６２】その後、陽極酸化用の共通電極部分をエッ
チング除去して各トランジスタを分離し、実施例１と同
様にして不純物イオンの注入および活性化を行う。
【００６３】さらに、絶縁膜８０３にコンタクトホール
８０８を形成し、その上にスパッタリング法により金属
膜を成膜してパターニングすることにより、引き出し電
極８０９を形成して薄膜トランジスタが完成する。
【００６４】本実施例においても、陽極酸化用の電圧印
加端子とゲート電極との間に、陽極酸化制御手段を形成
することにより、ゲート電極表面に形成される陽極酸化
膜の膜厚を制御できた。従って、陽極酸化条件の微妙な
制御が不要であり、溶液の劣化等によりゲート電極表面
に形成される陽極酸化膜の膜厚にばらつきが生じること
がなく、再現性良くオフセット構造のトランジスタを作
製することができた。また、この陽極酸化制御手段は、
ゲート電極配線となる金属膜の成膜時に同時に形成する
ことができるので、工程を複雑にすることがなかった。
また、陽極酸化膜により、アルミニウムからヒロックが
成長するのを抑え、耐腐食性を向上させ、配線層間の電
気分離を確実にできた。さらに、ゲート電極としてアル
ミニウムを含む金属材料を用いると、低抵抗なゲートお
よびバスラインを形成できるので、アクティブマトリク
ス型液晶表示装置に適用するのに非常に有利である。
【００６５】尚、本実施例４では、第１の金属膜の陽極
酸化制御手段８０７部分を剥離してその上に第２の金属
膜を成膜することにより、陽極酸化制御手段８０７部分
のみが薄い金属膜を形成したが、本発明はこれに限らな
い。たとえば、単層の金属膜の陽極酸化制御手段８０７
部分のみを薄くなるようにエッチングしてもよい。
【００６６】
【発明の効果】以上の説明から明らかなように、本発明
によれば、陽極酸化用の電圧印加端子とゲート電極との
間に陽極酸化制御手段が設けられているので、陽極酸化
が一定量進めば陽極酸化を停止させることができる。従
って、通電時の電圧、電流および時間の微妙な制御が不
要であり、溶液の劣化等によりゲート電極表面に形成さ
れる陽極酸化膜の膜厚にばらつきが生じることがなく、
所望の膜厚の陽極酸化膜を再現性良く形成することがで
きる。この陽極酸化制御手段は、配線パターンの一部の
線幅または膜厚を変化させることにより、ゲート電極配
線およびゲート電極配線と同時に形成することができる
ので、工程を複雑にすることなく、簡単に形成すること
ができる。
【００６７】このような優れた利点を有する本発明の回
路基板は、アクティブマトリクス型液晶表示装置やその
他の電子回路に広く用いることができる有益な技術であ
る。特に、ゲート電極としてアルミニウムを含む金属材
料を用いると、低抵抗なゲートおよびバスラインを形成
でき、しかも、アルミニウムのヒロック抑え、耐腐食性
を向上させ、配線層間の電気分離を確実にすることがで
きるので、アクティブマトリクス型液晶表示装置に適用
するのに非常に有利である。
【００６８】また、陽極酸化制御手段を、電圧印加端子
から並列または直列に設けると、各配線パターンで通電
停止時を異ならせることができる。従って、一度の陽極
酸化工程で数種類の膜厚の酸化被膜を形成することがで
きる。この回路基板を表示駆動一体型のアクティブマト
リクス液晶表示装置に適用すると、一度の陽極酸化工程
で数種類のオフセット幅を形成できるので、各々の目的
に応じた特性のトランジスタを、非常に簡略化された製
造工程により形成することができる。
【図面の簡単な説明】
【図１】実施例１の回路基板の要部を示す平面図であ
る。
【図２】（ａ）は図１のＡ−Ａ’断面図であり、（ｂ）
は図１のＢ−Ｂ’断面図である。
【図３】実施例１における陽極酸化工程を示す断面図で
あり、（ａ）はオフセット形成前におけるトランジスタ
部分での断面図、（ｂ）はオフセット形成後におけるト
ランジスタ部分での断面図、（ｃ）はオフセット形成前
における陽極酸化制御手段部分での断面図、（ｄ）はオ
フセット形成後における陽極酸化制御手段部分での断面
図を示す。
【図４】（ａ）は従来のアクティブマトリクス基板にお
ける陽極酸化工程のフローチャートであり、（ｂ）は本
発明における陽極酸化工程のフローチャートである。
【図５】実施例２の回路基板の要部を示す平面図であ
る。
【図６】オフセット幅とトランジスタ特性との関係を示
すグラフである。
【図７】実施例３の回路基板の要部を示す平面図であ
る。
【図８】（ａ）および（ｂ）は実施例４の回路基板の要
部を示す断面図である。
【符号の説明】
２０２、５０１、７０１、８０２ 半導体層 ２０４、５０２、７０２、８０４ ゲート電極配線 １０３、５０３、８０６ 電圧印加端子 １０４、５０４〜５０６、７０４〜７０６、８０７ 陽
極酸化制御手段 ２０７、５０７、７０７、８０８ コンタクトホール ２０８、５０８、７０８、８０９ 引き出し電極 ２０１、８０１ 絶縁性基板 ２０３、８０３ 絶縁膜 ２０４ａ、８０４ａ ゲート電極 ２０５ 陽極酸化膜（無孔質） ２０６、８０５ 陽極酸化膜（多孔質） ６０１ オフセット幅を短くした時のトランジスタ特性 ６０２ オフセット幅を長くした時のトランジスタ特性

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 一端部がトランジスタ素子用のゲート電
    極とされ、金属を主成分とする配線と、 該配線の他端側が接続され、該配線に陽極酸化用の電圧
    を印加する電圧印加端子と、 該配線の一部であって該配線の該電圧印加端子寄りの位
    置に、該配線の一部の線幅および膜厚の少なくとも一方
    が変化した状態で設けられた陽極酸化制御手段とを備
    え、 該電圧印加端子から該配線に陽極酸化用の電圧が印加さ
    れて、該配線の表面が陽極酸化されると共に該陽極酸化
    制御手段にて該配線の陽極酸化程度が制御される構成と
    なっている回路基板。
  2. 【請求項２】 分岐した複数の一端部を有し、各一端部
    がトランジスタ素子用のゲート電極とされ、かつ、他端
    部が共通化された、金属を主成分とする配線と、 該配線の他端側の共通化された部分が接続され、該配線
    に陽極酸化用の電圧を印加する電圧印加端子と、 該共通化された配線部分に、該配線の一部の線幅および
    膜厚の少なくとも一方が変化した状態で設けられた陽極
    酸化制御手段とを備え、 該電圧印加端子から該配線に陽極酸化用の電圧が印加さ
    れて、該配線の表面が陽極酸化されると共に該陽極酸化
    制御手段にて該配線の各分岐部分の陽極酸化程度が同一
    に制御される構成となっている回路基板。
  3. 【請求項３】 一端部がトランジスタ素子用のゲート電
    極とされ、金属を主成分とする複数の配線と、 各配線の他端側が接続され、各配線に陽極酸化用の電圧
    を印加する電圧印加端子と、 各配線の一部であって各配線の該電圧印加端子寄りの位
    置に、相互に並列に設けられた陽極酸化制御手段とを備
    え、 該電圧印加端子から各配線に陽極酸化用の電圧が印加さ
    れて、各配線の表面が陽極酸化されると共に各配線の陽
    極酸化程度が該当する陽極酸化制御手段にて異なるよう
    制御される構成となっている回路基板。
  4. 【請求項４】 複数位置で分岐され、１つの端部を残し
    他の各端部がトランジスタ素子用のゲート電極とされ
    た、金属を主成分とする配線と、 該配線の該１つの端部が接続された陽極酸化用の電圧印
    加端子と、 該配線の複数位置に、相互に直列に設けられた陽極酸化
    制御手段とを備え、 該電圧印加端子から該配線に陽極酸化用の電圧が印加さ
    れて、該配線の表面が陽極酸化されると共に各分岐配線
    部分の陽極酸化程度が該当する陽極酸化制御手段にて異
    なるよう制御される構成となっている回路基板。
  5. 【請求項５】 前記陽極酸化制御手段が、前記配線の一
    部の線幅および膜厚の少なくとも一方が変化されて構成
    されている請求項３または４に記載の回路基板。
JP12691395A 1995-05-25 1995-05-25 回路基板 Expired - Fee Related JP3176253B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP12691395A JP3176253B2 (ja) 1995-05-25 1995-05-25 回路基板
US08/651,514 US5703744A (en) 1995-05-25 1996-05-22 Circuit substrate including anodization control means
TW085106155A TW299431B (ja) 1995-05-25 1996-05-24
KR1019960017883A KR100201247B1 (ko) 1995-05-25 1996-05-25 회로 기판 및 그 제조 방법
US08/961,259 US6033940A (en) 1995-05-25 1997-10-30 Anodization control for forming offset between semiconductor circuit elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12691395A JP3176253B2 (ja) 1995-05-25 1995-05-25 回路基板

Publications (2)

Publication Number Publication Date
JPH08321620A JPH08321620A (ja) 1996-12-03
JP3176253B2 true JP3176253B2 (ja) 2001-06-11

Family

ID=14946997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12691395A Expired - Fee Related JP3176253B2 (ja) 1995-05-25 1995-05-25 回路基板

Country Status (4)

Country Link
US (2) US5703744A (ja)
JP (1) JP3176253B2 (ja)
KR (1) KR100201247B1 (ja)
TW (1) TW299431B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3129223B2 (ja) * 1997-02-28 2001-01-29 日本電気株式会社 半導体装置
US6020222A (en) * 1997-12-16 2000-02-01 Advanced Micro Devices, Inc. Silicon oxide insulator (SOI) semiconductor having selectively linked body
US6303945B1 (en) * 1998-03-16 2001-10-16 Canon Kabushiki Kaisha Semiconductor element having microcrystalline semiconductor material
JP4372943B2 (ja) 1999-02-23 2009-11-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP4662647B2 (ja) * 2001-03-30 2011-03-30 シャープ株式会社 表示装置及びその製造方法
WO2006046676A1 (ja) * 2004-10-25 2006-05-04 Pioneer Corporation 電子回路基板及びその製造方法
US20080207077A1 (en) * 2007-02-26 2008-08-28 3M Innovative Properties Company Fabrication of backplanes allowing relaxed alignment tolerance
CN103915417B (zh) * 2014-04-10 2016-08-17 上海和辉光电有限公司 一种测试器件群测试键
CN105448890B (zh) * 2014-07-04 2018-04-17 上海和辉光电有限公司 一种测试器件群测试键
JP2016111105A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839002A (en) * 1987-12-23 1989-06-13 International Hardcoat, Inc. Method and capacitive discharge apparatus for aluminum anodizing
US5402254B1 (en) * 1990-10-17 1998-09-22 Hitachi Ltd Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon
JP3120521B2 (ja) * 1991-12-24 2000-12-25 カシオ計算機株式会社 金属膜の陽極酸化方法
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP3121944B2 (ja) * 1992-05-09 2001-01-09 株式会社半導体エネルギー研究所 電子回路の作製方法
US5576225A (en) * 1992-05-09 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of forming electric circuit using anodic oxidation
JP3150792B2 (ja) * 1992-05-09 2001-03-26 株式会社半導体エネルギー研究所 電子回路の作製方法
JPH06163585A (ja) * 1992-11-18 1994-06-10 Nippon Sheet Glass Co Ltd 薄膜トランジスタアレイの製造方法
JP3107941B2 (ja) * 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JP3153065B2 (ja) * 1993-12-27 2001-04-03 株式会社半導体エネルギー研究所 半導体集積回路の電極の作製方法

Also Published As

Publication number Publication date
US5703744A (en) 1997-12-30
KR100201247B1 (ko) 1999-06-15
JPH08321620A (ja) 1996-12-03
TW299431B (ja) 1997-03-01
US6033940A (en) 2000-03-07
KR960043286A (ko) 1996-12-23

Similar Documents

Publication Publication Date Title
KR100294088B1 (ko) 반도체집적회로
US5847410A (en) Semiconductor electro-optical device
JP5716110B2 (ja) 半導体装置
US5693541A (en) Method for manufacturing a semiconductor device using a silicon nitride mask
JPH10144928A (ja) 半導体装置及びその作製方法
JPH0730125A (ja) 半導体装置およびその作製方法
US5736414A (en) Method for manufacturing semiconductor device
JP3176253B2 (ja) 回路基板
JP3842852B2 (ja) 半導体装置の作製方法
JP2001028448A (ja) 薄膜トランジスタの作製方法
JPH07218932A (ja) 半導体装置およびその作製方法
JPH08167722A (ja) 半導体集積回路の作製方法
JP4197270B2 (ja) 半導体集積回路の作製方法
JP3150792B2 (ja) 電子回路の作製方法
JPH06104437A (ja) 半導体装置
JPH06260643A (ja) 薄膜トランジスタ
JP2587570B2 (ja) 多結晶シリコン薄膜トランジスタおよびその製造方法
JPH07321337A (ja) 半導体集積回路およびその作製方法
JPH0936378A (ja) 半導体装置
JP4249512B2 (ja) 絶縁ゲイト型半導体装置
JP3537198B2 (ja) 半導体装置の作製方法
JP2002270855A (ja) 絶縁ゲイト型電界効果トランジスタ
KR0139322B1 (ko) 절연게이트형 박막트랜지스터
JP3963663B2 (ja) 半導体装置
JPH10189994A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010315

LAPS Cancellation because of no payment of annual fees