JPH10189994A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH10189994A JPH10189994A JP35071196A JP35071196A JPH10189994A JP H10189994 A JPH10189994 A JP H10189994A JP 35071196 A JP35071196 A JP 35071196A JP 35071196 A JP35071196 A JP 35071196A JP H10189994 A JPH10189994 A JP H10189994A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- metal
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】低温プロセスによるボトムゲート型ポリシリコ
ン薄膜トランジスタ（ＴＦＴ）の製造過程において、低
抵抗のゲート電極の上に、ポリシリコンの結晶性を向上
させるための電気絶縁性の陽極酸化膜を設ける。 【解決手段】基板１上にＭｏ膜２ａ、Ｔａ膜２ｂを順次
形成し、陽極酸化を行って、Ｔａ膜２ｂをＴａＯx 膜３
に変える。しかる後、それらをゲート電極４のパターン
に加工する。Ｍｏ膜２ａはＣｕ膜でも良く、Ｔａ膜２ｂ
はＭｏ−Ｔａ膜やＡｌ膜でも良い。
ン薄膜トランジスタ（ＴＦＴ）の製造過程において、低
抵抗のゲート電極の上に、ポリシリコンの結晶性を向上
させるための電気絶縁性の陽極酸化膜を設ける。 【解決手段】基板１上にＭｏ膜２ａ、Ｔａ膜２ｂを順次
形成し、陽極酸化を行って、Ｔａ膜２ｂをＴａＯx 膜３
に変える。しかる後、それらをゲート電極４のパターン
に加工する。Ｍｏ膜２ａはＣｕ膜でも良く、Ｔａ膜２ｂ
はＭｏ−Ｔａ膜やＡｌ膜でも良い。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（ＴＦＴ）等の半導体装置及びその製造方法に関する。
（ＴＦＴ）等の半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】高解像度ディスプレイ用として、スイッ
チング素子に多結晶シリコン薄膜トランジスタ（ＴＦ
Ｔ）を用いた小型、高精細のアクティブマトリクス型液
晶表示（ＬＣＤ）パネルが開発されている。ＬＣＤのア
クティブエレメントに多結晶シリコンＴＦＴを用いる
と、同一透明絶縁基板上に画素アレイ部と駆動アレイ部
とを同一プロセスで作製できるため、ワイヤーボンディ
ングや駆動ＩＣの実装等の工程を削減できる利点が有
る。
チング素子に多結晶シリコン薄膜トランジスタ（ＴＦ
Ｔ）を用いた小型、高精細のアクティブマトリクス型液
晶表示（ＬＣＤ）パネルが開発されている。ＬＣＤのア
クティブエレメントに多結晶シリコンＴＦＴを用いる
と、同一透明絶縁基板上に画素アレイ部と駆動アレイ部
とを同一プロセスで作製できるため、ワイヤーボンディ
ングや駆動ＩＣの実装等の工程を削減できる利点が有
る。
【０００３】一方、多結晶シリコンＴＦＴを用いて大型
且つ高精細のＬＣＤパネルを実現するために低温化技術
が注目されている。この低温化技術は、プロセス温度を
６００℃以下まで下げたもので、この温度領域であれ
ば、安価で大面積のハードガラス基板が使えるため、駆
動回路一体型の大型ＬＣＤやより低コストの小型ＬＣＤ
が実現できる。
且つ高精細のＬＣＤパネルを実現するために低温化技術
が注目されている。この低温化技術は、プロセス温度を
６００℃以下まで下げたもので、この温度領域であれ
ば、安価で大面積のハードガラス基板が使えるため、駆
動回路一体型の大型ＬＣＤやより低コストの小型ＬＣＤ
が実現できる。
【０００４】しかしながら、この温度領域で高性能の多
結晶シリコンＴＦＴを作ることは技術的に容易ではな
く、従来、種々の手法が試みられている。例えば、化学
気相成長（ＣＶＤ）法で形成した非晶質シリコン薄膜若
しくはＣＶＤ法で形成した多結晶シリコン薄膜にシリコ
ンをイオン注入して非晶質化したものに、例えば、パル
スレーザー等のレーザーエネルギーを照射して結晶化さ
せるレーザーアニール法は、結晶粒径（グレイン）の成
長を促進させて結晶性を高め、これにより、ＴＦＴの移
動度を改善しようとするものである。
結晶シリコンＴＦＴを作ることは技術的に容易ではな
く、従来、種々の手法が試みられている。例えば、化学
気相成長（ＣＶＤ）法で形成した非晶質シリコン薄膜若
しくはＣＶＤ法で形成した多結晶シリコン薄膜にシリコ
ンをイオン注入して非晶質化したものに、例えば、パル
スレーザー等のレーザーエネルギーを照射して結晶化さ
せるレーザーアニール法は、結晶粒径（グレイン）の成
長を促進させて結晶性を高め、これにより、ＴＦＴの移
動度を改善しようとするものである。
【０００５】
【発明が解決しようとする課題】従来、特に、ボトムゲ
ート型多結晶シリコンＴＦＴにおいて、ゲート電極材料
にタンタル（Ｔａ）やモリブデン−タンタル（Ｍｏ−Ｔ
ａ）を用い、これを陽極酸化してゲート絶縁膜の１層目
とすることにより、レーザーアニールによるシリコンの
結晶性が向上して、トランジスタの特性が向上すること
が知られている。
ート型多結晶シリコンＴＦＴにおいて、ゲート電極材料
にタンタル（Ｔａ）やモリブデン−タンタル（Ｍｏ−Ｔ
ａ）を用い、これを陽極酸化してゲート絶縁膜の１層目
とすることにより、レーザーアニールによるシリコンの
結晶性が向上して、トランジスタの特性が向上すること
が知られている。
【０００６】即ち、多結晶シリコンの結晶性を上げるた
めには、パルスレーザー照射によるシリコンの溶融から
結晶化までのシリコンの凝固時間を長くすれば良いが、
そのためには、熱伝導率の高い金属ゲート電極膜の上の
ゲート絶縁膜をできるだけ厚くするのが良い。ところ
が、トランジスタの場合、ゲート絶縁膜をあまり厚くす
ると、チャネル容量が小さくなって特性が悪くなってし
まう。その点、上述の材料の陽極酸化膜である酸化タン
タル（ＴａＯx ）は、誘電率が高いために、厚く形成し
てもチャネル容量の低下が少なく、且つ、結晶化により
形成される多結晶シリコン膜と酸化シリコン膜の界面の
平坦性も良くなるために好都合である。
めには、パルスレーザー照射によるシリコンの溶融から
結晶化までのシリコンの凝固時間を長くすれば良いが、
そのためには、熱伝導率の高い金属ゲート電極膜の上の
ゲート絶縁膜をできるだけ厚くするのが良い。ところ
が、トランジスタの場合、ゲート絶縁膜をあまり厚くす
ると、チャネル容量が小さくなって特性が悪くなってし
まう。その点、上述の材料の陽極酸化膜である酸化タン
タル（ＴａＯx ）は、誘電率が高いために、厚く形成し
てもチャネル容量の低下が少なく、且つ、結晶化により
形成される多結晶シリコン膜と酸化シリコン膜の界面の
平坦性も良くなるために好都合である。
【０００７】しかしながら、例えば、１０インチ以上の
大画面のＬＣＤパネルを作製する場合、ゲート電極材料
として、上述のＴａやＭｏ−Ｔａを用いると、ゲート配
線の抵抗が高くなって、シェーディング等の画質劣化を
引き起こすという問題が有った。一方、陽極酸化が可能
で且つ低抵抗材として知られるモリブデン（Ｍｏ）やア
ルミニウム（Ａｌ）の場合には、次のような問題が有っ
た。即ち、Ｍｏの陽極酸化膜は導電性であるため、上述
のＴａＯx のようなシリコンの結晶性を向上させる効果
が殆ど得られなかった。また、アルミニウム（Ａｌ）
は、後のレーザーアニール時の熱で変質するという問題
が有った。
大画面のＬＣＤパネルを作製する場合、ゲート電極材料
として、上述のＴａやＭｏ−Ｔａを用いると、ゲート配
線の抵抗が高くなって、シェーディング等の画質劣化を
引き起こすという問題が有った。一方、陽極酸化が可能
で且つ低抵抗材として知られるモリブデン（Ｍｏ）やア
ルミニウム（Ａｌ）の場合には、次のような問題が有っ
た。即ち、Ｍｏの陽極酸化膜は導電性であるため、上述
のＴａＯx のようなシリコンの結晶性を向上させる効果
が殆ど得られなかった。また、アルミニウム（Ａｌ）
は、後のレーザーアニール時の熱で変質するという問題
が有った。
【０００８】そこで、本発明の目的は、例えば、多結晶
シリコンＴＦＴにおいて、比較的低抵抗のゲート電極の
表面に電気絶縁性の陽極酸化膜を設けることができる半
導体装置及びその製造方法を提供することである。
シリコンＴＦＴにおいて、比較的低抵抗のゲート電極の
表面に電気絶縁性の陽極酸化膜を設けることができる半
導体装置及びその製造方法を提供することである。
【０００９】
【課題を解決するための手段】上述した課題を解決する
本発明の半導体装置の製造方法は、絶縁基板上に第１の
金属膜を形成する工程と、前記第１の金属膜の上に、陽
極酸化が可能であって且つその酸化膜が電気絶縁体であ
る第２の金属膜を形成する工程と、陽極酸化を行って、
前記第２の金属膜の少なくとも一部を陽極酸化膜にする
工程と、少なくとも前記陽極酸化膜及び前記第１の金属
膜を所定のパターンに加工する工程と、を有する。
本発明の半導体装置の製造方法は、絶縁基板上に第１の
金属膜を形成する工程と、前記第１の金属膜の上に、陽
極酸化が可能であって且つその酸化膜が電気絶縁体であ
る第２の金属膜を形成する工程と、陽極酸化を行って、
前記第２の金属膜の少なくとも一部を陽極酸化膜にする
工程と、少なくとも前記陽極酸化膜及び前記第１の金属
膜を所定のパターンに加工する工程と、を有する。
【００１０】また、本発明の別の態様による半導体装置
の製造方法は、絶縁基板上に第１の金属膜を形成する工
程と、前記第１の金属膜の上に、陽極酸化が可能であっ
て且つその酸化膜が電気絶縁体である第２の金属膜を形
成する工程と、前記第１及び第２の金属膜を所定のパタ
ーンに加工する工程と、陽極酸化を行って、前記第２の
金属膜の少なくとも一部を陽極酸化膜にする工程と、を
有する。
の製造方法は、絶縁基板上に第１の金属膜を形成する工
程と、前記第１の金属膜の上に、陽極酸化が可能であっ
て且つその酸化膜が電気絶縁体である第２の金属膜を形
成する工程と、前記第１及び第２の金属膜を所定のパタ
ーンに加工する工程と、陽極酸化を行って、前記第２の
金属膜の少なくとも一部を陽極酸化膜にする工程と、を
有する。
【００１１】また、本発明の半導体装置は、絶縁基板
と、前記絶縁基板の上に所定のパターンで設けられた金
属膜と、前記金属膜の上に設けられた、前記金属膜とは
異種金属の陽極酸化膜と、を有する。
と、前記絶縁基板の上に所定のパターンで設けられた金
属膜と、前記金属膜の上に設けられた、前記金属膜とは
異種金属の陽極酸化膜と、を有する。
【００１２】
【発明の実施の形態】以下、本発明を好ましい実施の形
態に従い説明する。
態に従い説明する。
【００１３】まず、図１〜図４を参照して、Ｎチャネル
型のボトムゲート型多結晶シリコン薄膜トランジスタ
（ＴＦＴ）及びその製造方法に本発明を適用した第１の
実施の形態を説明する。
型のボトムゲート型多結晶シリコン薄膜トランジスタ
（ＴＦＴ）及びその製造方法に本発明を適用した第１の
実施の形態を説明する。
【００１４】まず、図１（ａ）に示すように、ガラス基
板等の透明絶縁基板１上の全面に、スパッタ法により、
膜厚１００ｎｍ程度のモリブデン（Ｍｏ）膜２ａを形成
する。なお、この低抵抗金属の膜としては、上述のＭｏ
（比抵抗：５．２×１０-6Ωｃｍ）以外に銅（Ｃｕ）
（比抵抗：１．６７×１０-6Ωｃｍ）等を用いることも
できる。また、それらを積層したものでも良い。
板等の透明絶縁基板１上の全面に、スパッタ法により、
膜厚１００ｎｍ程度のモリブデン（Ｍｏ）膜２ａを形成
する。なお、この低抵抗金属の膜としては、上述のＭｏ
（比抵抗：５．２×１０-6Ωｃｍ）以外に銅（Ｃｕ）
（比抵抗：１．６７×１０-6Ωｃｍ）等を用いることも
できる。また、それらを積層したものでも良い。
【００１５】次に、Ｍｏ膜２ａ上の全面に、やはりスパ
ッタ法により、膜厚１００ｎｍ程度のタンタル（Ｔａ）
膜２ｂを形成する。なお、この陽極酸化可能な金属膜と
しては、上述のＴａ以外にモリブデン−タンタル（Ｍｏ
−Ｔａ）やアルミニウム（Ａｌ）等を用いることもでき
る。また、それらの積層膜でも良い。
ッタ法により、膜厚１００ｎｍ程度のタンタル（Ｔａ）
膜２ｂを形成する。なお、この陽極酸化可能な金属膜と
しては、上述のＴａ以外にモリブデン−タンタル（Ｍｏ
−Ｔａ）やアルミニウム（Ａｌ）等を用いることもでき
る。また、それらの積層膜でも良い。
【００１６】次に、図１（ｂ）に示すように、透明絶縁
基板１上の全面に形成されたＭｏ膜２ａ及びＴａ膜２ｂ
に所定の電圧を印加し、電解液（図示省略）中で陽極酸
化を行って、Ｔａ膜２ｂを、主として酸化タンタル（Ｔ
ａＯx ）からなる陽極酸化膜３にする。この時、例え
ば、Ａｌ膜の場合には、その全てを陽極酸化膜にする必
要が有るが、Ｔａ膜やＭｏ−Ｔａ膜の場合には、その全
てを陽極酸化膜にする必要は必ずしも無い。
基板１上の全面に形成されたＭｏ膜２ａ及びＴａ膜２ｂ
に所定の電圧を印加し、電解液（図示省略）中で陽極酸
化を行って、Ｔａ膜２ｂを、主として酸化タンタル（Ｔ
ａＯx ）からなる陽極酸化膜３にする。この時、例え
ば、Ａｌ膜の場合には、その全てを陽極酸化膜にする必
要が有るが、Ｔａ膜やＭｏ−Ｔａ膜の場合には、その全
てを陽極酸化膜にする必要は必ずしも無い。
【００１７】次に、図１（ｃ）に示すように、フォトリ
ソグラフィー及びドライエッチングにより、Ｍｏ膜２ａ
及びその上の陽極酸化膜３をＴＦＴのゲート電極のパタ
ーンに加工する。これにより、図示の如く、抵抗の比較
的低いＭｏからなるゲート電極４の上に陽極酸化膜３が
設けられた構造を得る。
ソグラフィー及びドライエッチングにより、Ｍｏ膜２ａ
及びその上の陽極酸化膜３をＴＦＴのゲート電極のパタ
ーンに加工する。これにより、図示の如く、抵抗の比較
的低いＭｏからなるゲート電極４の上に陽極酸化膜３が
設けられた構造を得る。
【００１８】次に、図２（ａ）に示すように、陽極酸化
膜３上を含む透明絶縁基板１上の全面に、プラズマＣＶ
Ｄ法により、膜厚５０ｎｍ程度の窒化シリコン（ＳｉＮ
x ）膜５、その上に膜厚１００ｎｍ程度の酸化シリコン
（ＳｉＯ2 ）膜６、及び、その上に膜厚４０ｎｍ程度の
非晶質シリコン膜７を順次形成する。なお、非晶質シリ
コン膜７は、プラズマＣＶＤ法で多結晶シリコン膜を形
成した後、その多結晶シリコン膜にシリコンをイオン注
入して非晶質化することにより形成しても良い。
膜３上を含む透明絶縁基板１上の全面に、プラズマＣＶ
Ｄ法により、膜厚５０ｎｍ程度の窒化シリコン（ＳｉＮ
x ）膜５、その上に膜厚１００ｎｍ程度の酸化シリコン
（ＳｉＯ2 ）膜６、及び、その上に膜厚４０ｎｍ程度の
非晶質シリコン膜７を順次形成する。なお、非晶質シリ
コン膜７は、プラズマＣＶＤ法で多結晶シリコン膜を形
成した後、その多結晶シリコン膜にシリコンをイオン注
入して非晶質化することにより形成しても良い。
【００１９】次に、図２（ｂ）に示すように、全面にＣ
ＶＤ法により酸化シリコン膜８を形成する。次いで、こ
の酸化シリコン膜８上の全面に形成したフォトレジスト
９を、ゲート電極４をマスクとして透明絶縁基板１の裏
面側から露光し、現像して、図示の如く、ゲート電極４
に対し自己整合的にフォトレジスト９のパターンを残
す。
ＶＤ法により酸化シリコン膜８を形成する。次いで、こ
の酸化シリコン膜８上の全面に形成したフォトレジスト
９を、ゲート電極４をマスクとして透明絶縁基板１の裏
面側から露光し、現像して、図示の如く、ゲート電極４
に対し自己整合的にフォトレジスト９のパターンを残
す。
【００２０】次に、図２（ｃ）に示すように、そのパタ
ーニングされたフォトレジスト９をマスクとして酸化シ
リコン膜８をドライ若しくはウェットエッチングし、図
示の如く、酸化シリコン膜８をゲート電極４に整合した
パターンに残した後、アッシングによりフォトレジスト
９を除去する。しかる後、全面にパルスレーザー１０を
照射して、非晶質シリコン膜７を多結晶シリコン膜１１
に結晶化する。
ーニングされたフォトレジスト９をマスクとして酸化シ
リコン膜８をドライ若しくはウェットエッチングし、図
示の如く、酸化シリコン膜８をゲート電極４に整合した
パターンに残した後、アッシングによりフォトレジスト
９を除去する。しかる後、全面にパルスレーザー１０を
照射して、非晶質シリコン膜７を多結晶シリコン膜１１
に結晶化する。
【００２１】この時、本実施の形態では、ゲート電極４
上に設けた陽極酸化膜３の存在により、ゲート電極４上
の、本来は窒化シリコン膜５と酸化シリコン膜６からな
るゲート絶縁膜の膜厚が相対的に厚くなる。このため、
非晶質シリコン膜７の結晶化の際の熱が熱伝導率の高い
ゲート電極４から逃げ難くなり、シリコンの凝固までの
時間が長くなる。この結果、形成される多結晶シリコン
の結晶粒径が大きくなり、移動度の高い性能の良い多結
晶シリコン膜１１が得られる。従って、そこに形成され
るＴＦＴの特性が向上する。また、ＴａＯx からなる陽
極酸化膜３の存在により、結晶化で形成される多結晶シ
リコン膜１１と酸化シリコン膜６との界面の荒れが減少
して、その平坦性が向上する。更に、ＴａＯx からなる
陽極酸化膜３は誘電率が高いので、ゲート絶縁膜の膜厚
を厚くしても、ＴＦＴのチャネル容量をそれ程低下させ
ない。従って、ＴＦＴの特性をそれ程低下させない。
上に設けた陽極酸化膜３の存在により、ゲート電極４上
の、本来は窒化シリコン膜５と酸化シリコン膜６からな
るゲート絶縁膜の膜厚が相対的に厚くなる。このため、
非晶質シリコン膜７の結晶化の際の熱が熱伝導率の高い
ゲート電極４から逃げ難くなり、シリコンの凝固までの
時間が長くなる。この結果、形成される多結晶シリコン
の結晶粒径が大きくなり、移動度の高い性能の良い多結
晶シリコン膜１１が得られる。従って、そこに形成され
るＴＦＴの特性が向上する。また、ＴａＯx からなる陽
極酸化膜３の存在により、結晶化で形成される多結晶シ
リコン膜１１と酸化シリコン膜６との界面の荒れが減少
して、その平坦性が向上する。更に、ＴａＯx からなる
陽極酸化膜３は誘電率が高いので、ゲート絶縁膜の膜厚
を厚くしても、ＴＦＴのチャネル容量をそれ程低下させ
ない。従って、ＴＦＴの特性をそれ程低下させない。
【００２２】また、本実施の形態では、ゲート電極４の
直上位置に設けた酸化シリコン膜８により、ゲート電極
４から放散され易い熱エネルギーが酸化シリコン膜８の
蓄熱作用（レーザー光反射防止作用）で補償され、これ
によってゲート電極４部分とそれ以外の部分でのシリコ
ン膜の結晶化エネルギーの不均一が補償されて、非晶質
シリコン膜７の全体がほぼ均一に再結晶化される。な
お、この効果を格別必要としない場合には、この酸化シ
リコン膜８のパターンを、レーザーアニールによる非晶
質シリコン膜７の結晶化後に設けて、それを、後述する
不純物のイオン注入マスクとしてのみ用いても良い。
直上位置に設けた酸化シリコン膜８により、ゲート電極
４から放散され易い熱エネルギーが酸化シリコン膜８の
蓄熱作用（レーザー光反射防止作用）で補償され、これ
によってゲート電極４部分とそれ以外の部分でのシリコ
ン膜の結晶化エネルギーの不均一が補償されて、非晶質
シリコン膜７の全体がほぼ均一に再結晶化される。な
お、この効果を格別必要としない場合には、この酸化シ
リコン膜８のパターンを、レーザーアニールによる非晶
質シリコン膜７の結晶化後に設けて、それを、後述する
不純物のイオン注入マスクとしてのみ用いても良い。
【００２３】次に、図３（ａ）に示すように、ゲート電
極４の直上位置に設けた酸化シリコン膜８をイオン注入
マスクとして用い、例えば、ＰＨ3 により、多結晶シリ
コン膜１１にゲート電極４と自己整合的にＮ型不純物１
２、例えば、リン（Ｐ）を比較的低濃度にイオン注入
し、例えば、１０18〜１０19／ｃｍ3 程度の濃度のＮ型
低濃度拡散層１３を形成する。
極４の直上位置に設けた酸化シリコン膜８をイオン注入
マスクとして用い、例えば、ＰＨ3 により、多結晶シリ
コン膜１１にゲート電極４と自己整合的にＮ型不純物１
２、例えば、リン（Ｐ）を比較的低濃度にイオン注入
し、例えば、１０18〜１０19／ｃｍ3 程度の濃度のＮ型
低濃度拡散層１３を形成する。
【００２４】次に、図３（ｂ）に示すように、酸化シリ
コン膜８、即ち、ゲート電極４を含む比較的幅広の領域
にフォトレジスト１４を形成し、このフォトレジスト１
４をイオン注入マスクとして用いて、例えば、ＰＨ3 に
より、多結晶シリコン膜１１にＮ型不純物１２、例え
ば、リン（Ｐ）を比較的高濃度にイオン注入し、例え
ば、１０19〜１０21／ｃｍ3 程度の濃度のＮ型高濃度拡
散層１５を形成する。これにより、ＴＦＴのソース／ド
レインを主として構成するＮ型高濃度拡散層１５の内側
にＮ型低濃度拡散層１３が設けられたＬＤＤ（Lightly
Doped Drain)構造が形成される。
コン膜８、即ち、ゲート電極４を含む比較的幅広の領域
にフォトレジスト１４を形成し、このフォトレジスト１
４をイオン注入マスクとして用いて、例えば、ＰＨ3 に
より、多結晶シリコン膜１１にＮ型不純物１２、例え
ば、リン（Ｐ）を比較的高濃度にイオン注入し、例え
ば、１０19〜１０21／ｃｍ3 程度の濃度のＮ型高濃度拡
散層１５を形成する。これにより、ＴＦＴのソース／ド
レインを主として構成するＮ型高濃度拡散層１５の内側
にＮ型低濃度拡散層１３が設けられたＬＤＤ（Lightly
Doped Drain)構造が形成される。
【００２５】次に、図３（ｃ）に示すように、フォトレ
ジスト１４をアッシングして除去した後、全面に、パル
スレーザー１６を照射し、多結晶シリコン膜１１に注入
したＮ型不純物を活性化する。
ジスト１４をアッシングして除去した後、全面に、パル
スレーザー１６を照射し、多結晶シリコン膜１１に注入
したＮ型不純物を活性化する。
【００２６】なお、このようなボトムゲート型ＴＦＴの
場合には、既述した非晶質シリコン膜７の結晶化工程と
上述の不純物活性化工程を１回のレーザーアニール処理
により同時に行うことが可能である。即ち、非晶質シリ
コン膜７の状態で、各不純物のイオン注入工程までを行
い、その後、パルスレーザーを照射して、非晶質シリコ
ン膜７の結晶化とそれに注入された不純物の活性化を同
時に行う。これにより、工程を簡略化することができ
る。
場合には、既述した非晶質シリコン膜７の結晶化工程と
上述の不純物活性化工程を１回のレーザーアニール処理
により同時に行うことが可能である。即ち、非晶質シリ
コン膜７の状態で、各不純物のイオン注入工程までを行
い、その後、パルスレーザーを照射して、非晶質シリコ
ン膜７の結晶化とそれに注入された不純物の活性化を同
時に行う。これにより、工程を簡略化することができ
る。
【００２７】次に、図４（ａ）に示すように、フォトリ
ソグラフィーでレジストマスク（不図示）を形成した
後、例えば、ＢＨＦ（バッファードフッ酸）によるウェ
ットエッチングでゲート電極上にある酸化シリコン膜８
を各ＴＦＴの領域毎に島状に切り離し（図４（ａ）の紙
面に垂直な方向）、その後、ＳＦ6 等によるドライエッ
チングで多結晶シリコン膜１１を各ＴＦＴの領域毎に島
状に切り離し、各ＴＦＴを電気的に分離する。この後、
上述のレジストマスクを除去する。
ソグラフィーでレジストマスク（不図示）を形成した
後、例えば、ＢＨＦ（バッファードフッ酸）によるウェ
ットエッチングでゲート電極上にある酸化シリコン膜８
を各ＴＦＴの領域毎に島状に切り離し（図４（ａ）の紙
面に垂直な方向）、その後、ＳＦ6 等によるドライエッ
チングで多結晶シリコン膜１１を各ＴＦＴの領域毎に島
状に切り離し、各ＴＦＴを電気的に分離する。この後、
上述のレジストマスクを除去する。
【００２８】次に、図４（ｂ）に示すように、層間絶縁
膜として膜厚１００ｎｍ程度の酸化シリコン（Ｓｉ
Ｏ2 ）膜１７、及び、その上にパッシベーション膜とし
て膜厚２００ｎｍ程度の窒化シリコン（ＳｉＮx ）膜１
８を順次形成する。次いで、３５０℃程度で窒素アニー
ルを行い、各膜中の欠陥準位を低減した後、フォトリソ
グラフィー及びドライ若しくはウェットエッチングによ
り、窒化シリコン膜１８及び酸化シリコン膜１７の所定
位置に、Ｎ型高濃度拡散層１５にまで達する開孔１９を
形成する。
膜として膜厚１００ｎｍ程度の酸化シリコン（Ｓｉ
Ｏ2 ）膜１７、及び、その上にパッシベーション膜とし
て膜厚２００ｎｍ程度の窒化シリコン（ＳｉＮx ）膜１
８を順次形成する。次いで、３５０℃程度で窒素アニー
ルを行い、各膜中の欠陥準位を低減した後、フォトリソ
グラフィー及びドライ若しくはウェットエッチングによ
り、窒化シリコン膜１８及び酸化シリコン膜１７の所定
位置に、Ｎ型高濃度拡散層１５にまで達する開孔１９を
形成する。
【００２９】次に、図４（ｃ）に示すように、開孔１９
内を含む全面に膜厚５００ｎｍ程度のアルミ（Ａｌ）膜
２０を形成した後、フォトリソグラフィー及びドライエ
ッチングにより、このＡｌ膜２０をパターニングして、
図示の如く、開孔１９の位置で夫々Ｎ型高濃度拡散層１
５に電気的に接続するＡｌ配線２０を形成する。
内を含む全面に膜厚５００ｎｍ程度のアルミ（Ａｌ）膜
２０を形成した後、フォトリソグラフィー及びドライエ
ッチングにより、このＡｌ膜２０をパターニングして、
図示の如く、開孔１９の位置で夫々Ｎ型高濃度拡散層１
５に電気的に接続するＡｌ配線２０を形成する。
【００３０】次に、図５を参照して、本発明の第２の実
施の形態を説明する。この第２の実施の形態において、
上述した第１の実施の形態に対応する部位には上述した
第１の実施の形態と同一の符号を付す。
施の形態を説明する。この第２の実施の形態において、
上述した第１の実施の形態に対応する部位には上述した
第１の実施の形態と同一の符号を付す。
【００３１】この第２の実施の形態では、まず、図５
（ａ）に示すように、透明絶縁基板１上にＭｏ膜２ａ及
びＴａ膜２ｂを順次形成した後、図５（ｂ）に示すよう
に、フォトリソグラフィー及びドライエッチングによ
り、Ｍｏ膜２ａ及びＴａ膜２ｂをＴＦＴのゲート電極の
パターンに加工する。但し、この時のパターンには、こ
れらの膜に陽極酸化の電圧を印加するための引き出し電
極のパターンも含まれている。
（ａ）に示すように、透明絶縁基板１上にＭｏ膜２ａ及
びＴａ膜２ｂを順次形成した後、図５（ｂ）に示すよう
に、フォトリソグラフィー及びドライエッチングによ
り、Ｍｏ膜２ａ及びＴａ膜２ｂをＴＦＴのゲート電極の
パターンに加工する。但し、この時のパターンには、こ
れらの膜に陽極酸化の電圧を印加するための引き出し電
極のパターンも含まれている。
【００３２】次に、図５（ｃ）に示すように、Ｍｏ膜２
ａ及びＴａ膜２ｂに所定の電圧を印加して、陽極酸化を
行い、Ｔａ膜２ｂを、主として酸化タンタル（Ｔａ
Ｏx ）からなる陽極酸化膜３にする。なお、この第２の
実施の形態では、Ｍｏ膜２ａの側面にも、主として酸化
モリブデン（ＭｏＯx ）からなる導電性の陽極酸化膜３
ａが形成される。
ａ及びＴａ膜２ｂに所定の電圧を印加して、陽極酸化を
行い、Ｔａ膜２ｂを、主として酸化タンタル（Ｔａ
Ｏx ）からなる陽極酸化膜３にする。なお、この第２の
実施の形態では、Ｍｏ膜２ａの側面にも、主として酸化
モリブデン（ＭｏＯx ）からなる導電性の陽極酸化膜３
ａが形成される。
【００３３】しかる後、図示は省略するが、上述した陽
極酸化用の引き出し電極の部分のパターンを、フォトリ
ソグラフィー及びドライエッチングにより除去する。
極酸化用の引き出し電極の部分のパターンを、フォトリ
ソグラフィー及びドライエッチングにより除去する。
【００３４】この後、上述した第１の実施の形態の場合
と実質的に同一の工程により、ボトムゲート型多結晶シ
リコンＴＦＴが製造される。
と実質的に同一の工程により、ボトムゲート型多結晶シ
リコンＴＦＴが製造される。
【００３５】なお、本発明は、上述した第１及び第２の
実施の形態におけるボトムゲート型多結晶シリコンＴＦ
Ｔに限らず、例えば、金属配線の表面に陽極酸化膜を設
ける構造及びその製造方法にも適用が可能である。
実施の形態におけるボトムゲート型多結晶シリコンＴＦ
Ｔに限らず、例えば、金属配線の表面に陽極酸化膜を設
ける構造及びその製造方法にも適用が可能である。
【００３６】
【発明の効果】本発明においては、第１の金属膜の上に
第２の金属膜を形成した後、第２の金属膜の少なくとも
一部を電気絶縁体である陽極酸化膜にする。従って、例
えば、これらを多結晶シリコンＴＦＴのゲート電極に適
用した場合、比較的抵抗の低いゲート電極の上に電気絶
縁体である陽極酸化膜が形成された構造を得ることがで
きる。従って、例えば、電気絶縁体である陽極酸化膜の
存在により膜質の優れた多結晶シリコン膜が得られてＴ
ＦＴの特性が向上するとともに、ゲート電極の抵抗を低
くすることができるので、やはりＴＦＴの特性が向上す
る。
第２の金属膜を形成した後、第２の金属膜の少なくとも
一部を電気絶縁体である陽極酸化膜にする。従って、例
えば、これらを多結晶シリコンＴＦＴのゲート電極に適
用した場合、比較的抵抗の低いゲート電極の上に電気絶
縁体である陽極酸化膜が形成された構造を得ることがで
きる。従って、例えば、電気絶縁体である陽極酸化膜の
存在により膜質の優れた多結晶シリコン膜が得られてＴ
ＦＴの特性が向上するとともに、ゲート電極の抵抗を低
くすることができるので、やはりＴＦＴの特性が向上す
る。
【図１】本発明の第１の実施の形態によるボトムゲート
型多結晶シリコンＴＦＴの製造方法を工程順に示す断面
図である。
型多結晶シリコンＴＦＴの製造方法を工程順に示す断面
図である。
【図２】本発明の第１の実施の形態によるボトムゲート
型多結晶シリコンＴＦＴの製造方法を工程順に示す断面
図である。
型多結晶シリコンＴＦＴの製造方法を工程順に示す断面
図である。
【図３】本発明の第１の実施の形態によるボトムゲート
型多結晶シリコンＴＦＴの製造方法を工程順に示す断面
図である。
型多結晶シリコンＴＦＴの製造方法を工程順に示す断面
図である。
【図４】本発明の第１の実施の形態によるボトムゲート
型多結晶シリコンＴＦＴの製造方法を工程順に示す断面
図である。
型多結晶シリコンＴＦＴの製造方法を工程順に示す断面
図である。
【図５】本発明の第２の実施の形態によるボトムゲート
型多結晶シリコンＴＦＴの製造方法を工程順に示す断面
図である。
型多結晶シリコンＴＦＴの製造方法を工程順に示す断面
図である。
１…透明絶縁基板、２ａ…Ｍｏ膜、２ｂ…Ｔａ膜、３…
陽極酸化膜、４…ゲート電極、５…窒化シリコン膜、６
…酸化シリコン膜、７…非晶質シリコン膜、８…酸化シ
リコン膜、９、１４…フォトレジスト、１０、１６…パ
ルスレーザー、１１…多結晶シリコン膜、１２…Ｎ型不
純物、１３…Ｎ型低濃度拡散層、１５…Ｎ型高濃度拡散
層、１７…酸化シリコン膜、１８…窒化シリコン膜、２
０…Ａｌ配線
陽極酸化膜、４…ゲート電極、５…窒化シリコン膜、６
…酸化シリコン膜、７…非晶質シリコン膜、８…酸化シ
リコン膜、９、１４…フォトレジスト、１０、１６…パ
ルスレーザー、１１…多結晶シリコン膜、１２…Ｎ型不
純物、１３…Ｎ型低濃度拡散層、１５…Ｎ型高濃度拡散
層、１７…酸化シリコン膜、１８…窒化シリコン膜、２
０…Ａｌ配線
Claims (16)
- 【請求項１】 絶縁基板上に第１の金属膜を形成する工
程と、 前記第１の金属膜の上に、陽極酸化が可能であって且つ
その酸化膜が電気絶縁体である第２の金属膜を形成する
工程と、 陽極酸化を行って、前記第２の金属膜の少なくとも一部
を陽極酸化膜にする工程と、 少なくとも前記陽極酸化膜及び前記第１の金属膜を所定
のパターンに加工する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第１の金属膜を、前記第２の金属膜
よりも抵抗の低い金属で構成する、請求項１に記載の半
導体装置の製造方法。 - 【請求項３】 前記第１の金属膜を、銅及びモリブデン
からなる群より選ばれた少なくとも１種で構成する、請
求項１に記載の半導体装置の製造方法。 - 【請求項４】 前記第２の金属膜を、タンタル、モリブ
デン−タンタル及びアルミニウムからなる群より選ばれ
た少なくとも１種で構成する、請求項１に記載の半導体
装置の製造方法。 - 【請求項５】 前記第２の金属膜を実質的に全て前記陽
極酸化膜にする、請求項１に記載の半導体装置の製造方
法。 - 【請求項６】 少なくとも前記陽極酸化膜及び前記第１
の金属膜を薄膜トランジスタのゲート電極のパターンに
加工した後、その上に前記薄膜トランジスタのゲート絶
縁膜を形成する工程と、前記ゲート絶縁膜の上に非晶質
シリコン膜を形成する工程と、前記非晶質シリコン膜を
結晶化する工程とを更に有する、請求項１に記載の半導
体装置の製造方法。 - 【請求項７】 絶縁基板上に第１の金属膜を形成する工
程と、 前記第１の金属膜の上に、陽極酸化が可能であって且つ
その酸化膜が電気絶縁体である第２の金属膜を形成する
工程と、 前記第１及び第２の金属膜を所定のパターンに加工する
工程と、 陽極酸化を行って、前記第２の金属膜の少なくとも一部
を陽極酸化膜にする工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項８】 前記第１の金属膜を、前記第２の金属膜
よりも抵抗の低い金属で構成する、請求項７に記載の半
導体装置の製造方法。 - 【請求項９】 前記第１の金属膜を、銅及びモリブデン
からなる群より選ばれた少なくとも１種で構成する、請
求項７に記載の半導体装置の製造方法。 - 【請求項１０】 前記第２の金属膜を、タンタル、モリ
ブデン−タンタル及びアルミニウムからなる群より選ば
れた少なくとも１種で構成する、請求項７に記載の半導
体装置の製造方法。 - 【請求項１１】 前記第２の金属膜を実質的に全て前記
陽極酸化膜にする、請求項７に記載の半導体装置の製造
方法。 - 【請求項１２】 前記第１及び第２の金属膜を薄膜トラ
ンジスタのゲート電極のパターンに加工して前記陽極酸
化を行った後、前記陽極酸化膜上を含む前記絶縁基板上
に前記薄膜トランジスタのゲート絶縁膜を形成する工程
と、前記ゲート絶縁膜の上に非晶質シリコン膜を形成す
る工程と、前記非晶質シリコン膜を結晶化する工程とを
更に有する、請求項７に記載の半導体装置の製造方法。 - 【請求項１３】 絶縁基板と、 前記絶縁基板の上に所定のパターンで設けられた金属膜
と、 前記金属膜の上に設けられた、前記金属膜とは異種金属
の陽極酸化膜と、 を有することを特徴とする半導体装置。 - 【請求項１４】 前記金属膜が、銅及びモリブデンから
なる群より選ばれた少なくとも１種で構成されている、
請求項１３に記載の半導体装置。 - 【請求項１５】 前記陽極酸化膜が、酸化タンタルで構
成されている、請求項１３に記載の半導体装置。 - 【請求項１６】 前記金属膜が薄膜トランジスタのゲー
ト電極を構成しており、前記陽極酸化膜の上に設けられ
た前記薄膜トランジスタのゲート絶縁膜と、前記ゲート
絶縁膜の上に設けられた多結晶シリコン膜とを更に有す
る、請求項１３に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35071196A JPH10189994A (ja) | 1996-12-27 | 1996-12-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35071196A JPH10189994A (ja) | 1996-12-27 | 1996-12-27 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10189994A true JPH10189994A (ja) | 1998-07-21 |
Family
ID=18412339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35071196A Pending JPH10189994A (ja) | 1996-12-27 | 1996-12-27 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10189994A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7611615B2 (en) | 2001-06-14 | 2009-11-03 | Cerel (Ceramics Technologies) Ltd. | Process for manufacturing a metal electrode |
| JP2012015496A (ja) * | 2010-06-01 | 2012-01-19 | Semiconductor Energy Lab Co Ltd | 電界効果トランジスタおよびその作製方法 |
-
1996
- 1996-12-27 JP JP35071196A patent/JPH10189994A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7611615B2 (en) | 2001-06-14 | 2009-11-03 | Cerel (Ceramics Technologies) Ltd. | Process for manufacturing a metal electrode |
| JP2012015496A (ja) * | 2010-06-01 | 2012-01-19 | Semiconductor Energy Lab Co Ltd | 電界効果トランジスタおよびその作製方法 |
| US9812560B2 (en) | 2010-06-01 | 2017-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294088B1 (ko) | 반도체집적회로 | |
| JP3212060B2 (ja) | 半導体装置およびその作製方法 | |
| JPH07106594A (ja) | 半導体装置およびその作製方法 | |
| JPH1174541A (ja) | ディスプレイ基板の製造方法 | |
| JPH10144928A (ja) | 半導体装置及びその作製方法 | |
| JPH0832079A (ja) | 半導体装置およびその作製方法 | |
| JP3176253B2 (ja) | 回路基板 | |
| JP4675433B2 (ja) | 半導体装置の作製方法 | |
| JP2805590B2 (ja) | 半導体装置の作製方法 | |
| JP2001189462A (ja) | 半導体装置の作製方法 | |
| JP2840812B2 (ja) | 半導体装置およびその作製方法 | |
| JP3238072B2 (ja) | 薄膜トランジスタ | |
| JPH1050609A (ja) | 薄膜状半導体装置の作製方法 | |
| JPH10189994A (ja) | 半導体装置及びその製造方法 | |
| JP4197270B2 (ja) | 半導体集積回路の作製方法 | |
| JPH1065181A (ja) | 半導体装置およびその作製方法 | |
| JP4417327B2 (ja) | 半導体装置の作製方法 | |
| JPH07153971A (ja) | 半導体装置およびその作製方法 | |
| JPH10189992A (ja) | 半導体装置及びその製造方法 | |
| JPH10189499A (ja) | 半導体装置の製造方法 | |
| JP4036917B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2586810B2 (ja) | 薄膜半導体装置およびその製造方法 | |
| JPH09129890A (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JP3695572B2 (ja) | 半導体装置の作製方法 | |
| JP3357321B2 (ja) | 半導体装置の作製方法 |