JPH0832079A - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JPH0832079A JPH0832079A JP6186263A JP18626394A JPH0832079A JP H0832079 A JPH0832079 A JP H0832079A JP 6186263 A JP6186263 A JP 6186263A JP 18626394 A JP18626394 A JP 18626394A JP H0832079 A JPH0832079 A JP H0832079A
- Authority
- JP
- Japan
- Prior art keywords
- oxide layer
- gate electrode
- layer
- active layer
- porous oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000012535 impurity Substances 0.000 claims abstract description 32
- 230000003647 oxidation Effects 0.000 claims abstract description 11
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 17
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 claims description 15
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 claims description 12
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 10
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 10
- 229910017604 nitric acid Inorganic materials 0.000 claims description 10
- 239000000243 solution Substances 0.000 claims description 10
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 5
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 claims description 4
- 230000002378 acidificating effect Effects 0.000 claims description 4
- 239000011975 tartaric acid Substances 0.000 claims description 4
- 235000002906 tartaric acid Nutrition 0.000 claims description 4
- 239000007864 aqueous solution Substances 0.000 claims description 3
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 claims description 3
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 claims description 3
- FEWJPZIEWOKRBE-JCYAYHJZSA-N Dextrotartaric acid Chemical compound OC(=O)[C@H](O)[C@@H](O)C(O)=O FEWJPZIEWOKRBE-JCYAYHJZSA-N 0.000 claims description 2
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 claims description 2
- 239000004327 boric acid Substances 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 15
- 239000011574 phosphorus Substances 0.000 abstract description 14
- -1 phosphorus ions Chemical class 0.000 abstract description 13
- 230000008569 process Effects 0.000 abstract description 13
- 238000005468 ion implantation Methods 0.000 abstract description 11
- 238000010438 heat treatment Methods 0.000 abstract description 9
- 238000000137 annealing Methods 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 106
- 239000010410 layer Substances 0.000 description 83
- 239000010409 thin film Substances 0.000 description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 30
- 229910052814 silicon oxide Inorganic materials 0.000 description 29
- 239000000758 substrate Substances 0.000 description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 description 16
- 229910021419 crystalline silicon Inorganic materials 0.000 description 13
- 238000005530 etching Methods 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000011521 glass Substances 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000010407 anodic oxide Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000002048 anodisation reaction Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- AIYYMMQIMJOTBM-UHFFFAOYSA-L nickel(ii) acetate Chemical compound [Ni+2].CC([O-])=O.CC([O-])=O AIYYMMQIMJOTBM-UHFFFAOYSA-L 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000012266 salt solution Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 ＯＦＦ電流の小さい薄膜トランジスタを得
る。 【構成】 １０５に示すようにゲイト電極となるアルミ
ニウムを主成分とする膜を島状に形成し、その側面にポ
ーラス状の酸化物層１０７を陽極酸化工程で形成する。
そして不純物イオンの注入を行うことにより、ソース領
域１１０とドレイン領域１１１とを形成する。さらに先
の酸化物層１０７を取り除き、再び不純物イオンの注入
を行うことによって、ライトドープ領域を形成する。こ
うして、ソース／ドレイン領域とチャネル形成領域との
間にライトドープ領域を有した構成を得ることができ
る。
る。 【構成】 １０５に示すようにゲイト電極となるアルミ
ニウムを主成分とする膜を島状に形成し、その側面にポ
ーラス状の酸化物層１０７を陽極酸化工程で形成する。
そして不純物イオンの注入を行うことにより、ソース領
域１１０とドレイン領域１１１とを形成する。さらに先
の酸化物層１０７を取り除き、再び不純物イオンの注入
を行うことによって、ライトドープ領域を形成する。こ
うして、ソース／ドレイン領域とチャネル形成領域との
間にライトドープ領域を有した構成を得ることができ
る。
Description
【０００１】
【産業上の利用分野】本明細書で開示する発明は、薄膜
トランジスタの構成およびその作製方法に関する。
トランジスタの構成およびその作製方法に関する。
【０００２】
【従来の技術】ガラス基板等の絶縁表面を有する基板上
に形成された薄膜半導体を用いた薄膜トランジスタ（一
般にＴＦＴと称される）が知られている。この薄膜トラ
ンジスタは、各種集積回路に利用されている。特にアク
ティブマトリクス型の液晶表示装置の各画素部分に配置
し、画素のスイッチング用に用いる例が知られている。
に形成された薄膜半導体を用いた薄膜トランジスタ（一
般にＴＦＴと称される）が知られている。この薄膜トラ
ンジスタは、各種集積回路に利用されている。特にアク
ティブマトリクス型の液晶表示装置の各画素部分に配置
し、画素のスイッチング用に用いる例が知られている。
【０００３】薄膜半導体の種類としては、非晶質珪素膜
や結晶性珪素膜が知られている。非晶質珪素膜は形成の
容易性から生産性に優れるという特徴を有するが、その
電気特性が低く、得られる薄膜トランジスタの特性が低
いという問題がある。一方、結晶性珪素膜は、特性の高
い薄膜トランジスタを得ることができるという特徴があ
る。しかしながら現状においては単結晶珪素膜を得るこ
とができないので、得られる膜は多結晶構造や微結晶構
造（これらを総称して結晶性珪素膜という）となってし
まうのが現実である。
や結晶性珪素膜が知られている。非晶質珪素膜は形成の
容易性から生産性に優れるという特徴を有するが、その
電気特性が低く、得られる薄膜トランジスタの特性が低
いという問題がある。一方、結晶性珪素膜は、特性の高
い薄膜トランジスタを得ることができるという特徴があ
る。しかしながら現状においては単結晶珪素膜を得るこ
とができないので、得られる膜は多結晶構造や微結晶構
造（これらを総称して結晶性珪素膜という）となってし
まうのが現実である。
【０００４】このような結晶性珪素膜を用いた薄膜トラ
ンジスタにおいては、ＯＦＦ電流（漏れ電流ともいう）
の存在が大きな問題となる。ＯＦＦ電流とは、例えばＮ
チャネル型の薄膜トランジスタがＯＦＦの状態で、ゲイ
ト電極にマイナスの電位が加えられている時に、ソース
／ドレイン間に電流が流れてしまう現象をいう。Ｎチャ
ネル型の薄膜トランジスタがＯＦＦの状態で、ゲイト電
極にマイナスの電位が加えられている場合、チャネル形
成領域のゲイト絶縁膜に接する部分はＰ型となる。従っ
て、活性層（ソース／ドレイン領域、チャネル形成領域
が形成されている）を構成する薄膜半導体が単結晶であ
るならば、ＰＮ接合がソース／ドレイン間に形成される
ことになるので、ソース／ドレイン間に大きな電流が流
れることはない。しかし、活性層を構成する薄膜半導体
が多結晶構造や微結晶構造である場合、ドレイン領域と
チャネル形成領域との間に形成される高電界によって、
結晶粒界を介してのキャリアの移動が生じてしまう。こ
の結果、ＯＦＦ電流が比較的多くなってしまう。
ンジスタにおいては、ＯＦＦ電流（漏れ電流ともいう）
の存在が大きな問題となる。ＯＦＦ電流とは、例えばＮ
チャネル型の薄膜トランジスタがＯＦＦの状態で、ゲイ
ト電極にマイナスの電位が加えられている時に、ソース
／ドレイン間に電流が流れてしまう現象をいう。Ｎチャ
ネル型の薄膜トランジスタがＯＦＦの状態で、ゲイト電
極にマイナスの電位が加えられている場合、チャネル形
成領域のゲイト絶縁膜に接する部分はＰ型となる。従っ
て、活性層（ソース／ドレイン領域、チャネル形成領域
が形成されている）を構成する薄膜半導体が単結晶であ
るならば、ＰＮ接合がソース／ドレイン間に形成される
ことになるので、ソース／ドレイン間に大きな電流が流
れることはない。しかし、活性層を構成する薄膜半導体
が多結晶構造や微結晶構造である場合、ドレイン領域と
チャネル形成領域との間に形成される高電界によって、
結晶粒界を介してのキャリアの移動が生じてしまう。こ
の結果、ＯＦＦ電流が比較的多くなってしまう。
【０００５】上記ＯＦＦ電流を少なくする方法として
は、ＬＤＤ構造やオフセットゲイト構造を採用する技術
が知られている。これらの構造は、ドレイン領域とチャ
ネル形成領域との界面およびその近傍に電界が集中しな
いようにし、ＯＦＦ電流を低減させんとするものであ
る。
は、ＬＤＤ構造やオフセットゲイト構造を採用する技術
が知られている。これらの構造は、ドレイン領域とチャ
ネル形成領域との界面およびその近傍に電界が集中しな
いようにし、ＯＦＦ電流を低減させんとするものであ
る。
【０００６】〔発明に至る過程〕本発明者らの研究によ
れば、図４、図５にその作製工程を、図５（Ｂ）にその
完成した概略の構成を示す薄膜トランジスタを作製する
ことで、ＯＦＦ電流を大きく低減できることが確認され
ている。図４、５（Ｂ）に示す薄膜トランジスタは、オ
フセットゲイト領域とライトドープ領域とを併用して備
えた構成を有していることが特徴である。
れば、図４、図５にその作製工程を、図５（Ｂ）にその
完成した概略の構成を示す薄膜トランジスタを作製する
ことで、ＯＦＦ電流を大きく低減できることが確認され
ている。図４、５（Ｂ）に示す薄膜トランジスタは、オ
フセットゲイト領域とライトドープ領域とを併用して備
えた構成を有していることが特徴である。
【０００７】図５（Ｂ）に示す薄膜トランジスタの概略
の作製工程を図４、図５を用いて以下に示す。まずガラ
ス基板１０１を用意し、その表面に下地膜として酸化珪
素膜１０２をスパッタ法により、２０００Åの厚さに成
膜する。次に非晶質珪素膜を減圧熱ＣＶＤ法やプラズマ
ＣＶＤ法によって１０００Åの厚さに成膜する。そして
加熱やレーザー光の照射を行うことによって、非晶質珪
素膜を結晶化させ、結晶性珪素膜を得る。
の作製工程を図４、図５を用いて以下に示す。まずガラ
ス基板１０１を用意し、その表面に下地膜として酸化珪
素膜１０２をスパッタ法により、２０００Åの厚さに成
膜する。次に非晶質珪素膜を減圧熱ＣＶＤ法やプラズマ
ＣＶＤ法によって１０００Åの厚さに成膜する。そして
加熱やレーザー光の照射を行うことによって、非晶質珪
素膜を結晶化させ、結晶性珪素膜を得る。
【０００８】この結晶性珪素膜を得る方法として、非晶
質珪素膜の結晶化を助長する金属元素を用いる方法があ
る。この方法を用いた場合、非晶質珪素膜を５５０℃、
４時間程度の加熱処理で結晶性珪素膜に変成することが
できるという極めて技術的に有用な効果を得るとができ
る。この技術的有用性は、アクティブマトリクス型の液
晶表示装置の基板として多用されているコーニング７０
５９ガラス基板が６００℃の加熱では変形や縮等の問題
が生じるが５５０℃の温度では、それらの問題を抑制す
ることができることからも明らかである。
質珪素膜の結晶化を助長する金属元素を用いる方法があ
る。この方法を用いた場合、非晶質珪素膜を５５０℃、
４時間程度の加熱処理で結晶性珪素膜に変成することが
できるという極めて技術的に有用な効果を得るとができ
る。この技術的有用性は、アクティブマトリクス型の液
晶表示装置の基板として多用されているコーニング７０
５９ガラス基板が６００℃の加熱では変形や縮等の問題
が生じるが５５０℃の温度では、それらの問題を抑制す
ることができることからも明らかである。
【０００９】上記金属元素としては、Ｆｅ、Ｃｏ、Ｎ
ｉ、Ｃｕ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｏｓ、Ｉｒ、Ｐ
ｔ、Ａｕから選ばれた一種または複数種類の元素を用い
ることができる。金属元素の非晶質珪素膜への導入方法
としては、非晶質珪素膜の表面に上記金属元素または上
記金属元素を含んだ薄膜をスパッタ法やプラズマＣＶＤ
法で形成する方法、当該金属元素を多く含有する電極を
用いたプラズマ処理による方法、当該金属元素を含む溶
液を非晶質珪素膜の表面に塗布する方法等がある。
ｉ、Ｃｕ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｏｓ、Ｉｒ、Ｐ
ｔ、Ａｕから選ばれた一種または複数種類の元素を用い
ることができる。金属元素の非晶質珪素膜への導入方法
としては、非晶質珪素膜の表面に上記金属元素または上
記金属元素を含んだ薄膜をスパッタ法やプラズマＣＶＤ
法で形成する方法、当該金属元素を多く含有する電極を
用いたプラズマ処理による方法、当該金属元素を含む溶
液を非晶質珪素膜の表面に塗布する方法等がある。
【００１０】結晶性珪素膜を得たら、パターニングを施
すことにより、結晶性珪素膜より構成された活性層１０
３を得る。（図４（Ａ））
すことにより、結晶性珪素膜より構成された活性層１０
３を得る。（図４（Ａ））
【００１１】活性層１０３を得たら、ゲイト絶縁膜して
機能する酸化珪素膜１０４をプラズマＣＶＤ法で１００
０Åの厚さに成膜する。さらにアルミニウムを主成分と
する膜を６０００Åの厚さに成膜し、パターニングを施
すこといにより、島状の領域１０５を形成する。そして
緻密な酸化膜１０６をアルミニウムを主成分とする島状
の領域１０５を陽極とする陽極酸化工程によって成膜す
る。（図４（Ｂ））
機能する酸化珪素膜１０４をプラズマＣＶＤ法で１００
０Åの厚さに成膜する。さらにアルミニウムを主成分と
する膜を６０００Åの厚さに成膜し、パターニングを施
すこといにより、島状の領域１０５を形成する。そして
緻密な酸化膜１０６をアルミニウムを主成分とする島状
の領域１０５を陽極とする陽極酸化工程によって成膜す
る。（図４（Ｂ））
【００１２】次に、ポーラス状の酸化物層１０７をやは
り陽極酸化工程によって形成する。緻密な酸化物層とポ
ーラス状の酸化物層の作り分けは、用いる電解溶液の成
分と印加電圧を選択することで行うことができる。
り陽極酸化工程によって形成する。緻密な酸化物層とポ
ーラス状の酸化物層の作り分けは、用いる電解溶液の成
分と印加電圧を選択することで行うことができる。
【００１３】こうして図４（Ｃ）に示す状態を得る。さ
らに緻密な酸化膜１０６を取り除き、緻密な酸化物層１
０８を形成する。この酸化物層１０８は、後の不純物イ
オン注入の工程において、オフセットゲイト領域を形成
するためのマスクとなる。
らに緻密な酸化膜１０６を取り除き、緻密な酸化物層１
０８を形成する。この酸化物層１０８は、後の不純物イ
オン注入の工程において、オフセットゲイト領域を形成
するためのマスクとなる。
【００１４】そして、ポーラス状の酸化物層１０７と残
存したアルミニウム部分１００と緻密な酸化膜１０６と
をマスクとしてエッチングを行い、露呈した酸化珪素膜
１０４をエッチングする。このエッチングは、垂直異方
性エッチングによって行われる。（図４（Ｄ））
存したアルミニウム部分１００と緻密な酸化膜１０６と
をマスクとしてエッチングを行い、露呈した酸化珪素膜
１０４をエッチングする。このエッチングは、垂直異方
性エッチングによって行われる。（図４（Ｄ））
【００１５】図４（Ｄ）に示す状態を得た後、ポーラス
状の酸化物層１０７を取り除き、ソース／ドレイン領域
に一導電型を付与する不純物イオンの注入を行う。この
工程において、ソース領域１１０とドレイン領域１１１
が自己整合的に形成される。また酸化物層１０８の作用
によってオフセットゲイト領域１１３と１１５が形成さ
れる。またこの工程において、ライトドープ領域１１２
と１１６が形成される。このライトドープ領域は、残存
した酸化珪素膜１０４が存在するために、注入されるイ
オンが一部酸化珪素膜１０４によって遮蔽されることに
よって形成される。またチャネル形成領域１１４が自己
整合的に確定されることになる。（図５（Ａ））
状の酸化物層１０７を取り除き、ソース／ドレイン領域
に一導電型を付与する不純物イオンの注入を行う。この
工程において、ソース領域１１０とドレイン領域１１１
が自己整合的に形成される。また酸化物層１０８の作用
によってオフセットゲイト領域１１３と１１５が形成さ
れる。またこの工程において、ライトドープ領域１１２
と１１６が形成される。このライトドープ領域は、残存
した酸化珪素膜１０４が存在するために、注入されるイ
オンが一部酸化珪素膜１０４によって遮蔽されることに
よって形成される。またチャネル形成領域１１４が自己
整合的に確定されることになる。（図５（Ａ））
【００１６】そして層間絶縁膜１１７を酸化珪素膜によ
って形成し、さらに孔開け工程を経て、ソース電極１１
８、ドレイン電極１１９を形成することにより、図５
（Ｂ）に示す薄膜トランジスタを完成させる。
って形成し、さらに孔開け工程を経て、ソース電極１１
８、ドレイン電極１１９を形成することにより、図５
（Ｂ）に示す薄膜トランジスタを完成させる。
【００１７】図５（Ｂ）に示す薄膜トランジスタは、一
対のオフセットゲイト領域１１３と１１５、一対のライ
トドープ領域１１２と１１６の作用により、チャネル形
成領域１１４とソース領域１１０との間、またはチャネ
ル形成領域１１４とドレイン領域１１１との間におい
て、高電界が集中することを防ぐことができ、ＯＦＦ電
流の小さい薄膜トランジスタを得ることができる。
対のオフセットゲイト領域１１３と１１５、一対のライ
トドープ領域１１２と１１６の作用により、チャネル形
成領域１１４とソース領域１１０との間、またはチャネ
ル形成領域１１４とドレイン領域１１１との間におい
て、高電界が集中することを防ぐことができ、ＯＦＦ電
流の小さい薄膜トランジスタを得ることができる。
【００１８】しかしながら、図５（Ｂ）の薄膜トランジ
スタを作製する際における図４（Ｄ）に示す工程におい
て、以下に示すような不都合が生じる。図４（Ｄ）に示
す工程においては、普通ＲＩＥ法による垂直異方性エッ
チングが行われ、露呈した酸化珪素膜１０４が取り除か
れる。しかしこの際におけるエッチング条件は微妙なも
のとなるので、正確に酸化珪素膜１０４のみを取り除く
ことは現実問題として困難なものとなる。
スタを作製する際における図４（Ｄ）に示す工程におい
て、以下に示すような不都合が生じる。図４（Ｄ）に示
す工程においては、普通ＲＩＥ法による垂直異方性エッ
チングが行われ、露呈した酸化珪素膜１０４が取り除か
れる。しかしこの際におけるエッチング条件は微妙なも
のとなるので、正確に酸化珪素膜１０４のみを取り除く
ことは現実問題として困難なものとなる。
【００１９】即ち、垂直異方性エッチングによって、酸
化珪素舞う１０４を取り除こうとする場合、図６に示す
ようにソース領域１１０とドレイン領域１１１の表面を
も５００で示すように多少エッチングしてしまう。ソー
ス領域１１０とドレイン領域１１１が薄くなってしまう
と、後のソース／ドレイン電極の形成において、ソース
／ドレイン領域に孔が開いてしまうことになり、コンタ
クト不良等の不都合が生じる。また下地の酸化珪素膜１
０２も６００で示されるようにエッチングされ、後に層
間絶縁膜上に段差を形成することになってしまう。層間
絶縁膜上に段差が形成されると、その段差部分で層間絶
縁膜上に形成される配線に段切れが生じる原因となる。
これらの不都合は、薄膜トランジスタの特性のバラツキ
の大きな要因となり、薄膜トランジスタを大量生産する
際には大きな問題となる。
化珪素舞う１０４を取り除こうとする場合、図６に示す
ようにソース領域１１０とドレイン領域１１１の表面を
も５００で示すように多少エッチングしてしまう。ソー
ス領域１１０とドレイン領域１１１が薄くなってしまう
と、後のソース／ドレイン電極の形成において、ソース
／ドレイン領域に孔が開いてしまうことになり、コンタ
クト不良等の不都合が生じる。また下地の酸化珪素膜１
０２も６００で示されるようにエッチングされ、後に層
間絶縁膜上に段差を形成することになってしまう。層間
絶縁膜上に段差が形成されると、その段差部分で層間絶
縁膜上に形成される配線に段切れが生じる原因となる。
これらの不都合は、薄膜トランジスタの特性のバラツキ
の大きな要因となり、薄膜トランジスタを大量生産する
際には大きな問題となる。
【００２０】このように図４（Ｄ）に示す工程におい
て、ＲＩＥ法によって酸化珪素膜１０４を取り除くこと
は、完成した薄膜トランジスタのバラツキの原因となる
という問題が存在する。特に基板としてガラス基板を用
いた場合には、基板表面が静電的に不安定な状態とな
り、ＲＩＥ法によるエッチングの精度が大きく低下して
しまうので、この問題は顕著なものとなってしまう。
て、ＲＩＥ法によって酸化珪素膜１０４を取り除くこと
は、完成した薄膜トランジスタのバラツキの原因となる
という問題が存在する。特に基板としてガラス基板を用
いた場合には、基板表面が静電的に不安定な状態とな
り、ＲＩＥ法によるエッチングの精度が大きく低下して
しまうので、この問題は顕著なものとなってしまう。
【００２１】この図４（Ｄ）に示す工程をウエットエッ
チングによって行う方法も考えられる。ウエットエッチ
ングを用いた場合には、エッチングに選択性を持たせる
ことができるので、ソース／ドレイン領域に対するエッ
チングを防止することができるという有意性を得ること
ができる。しかしこの場合には、図７に示すように、下
地の酸化珪素膜１０２がエッチングされてしまうのに加
えて、７００で示されるように活性層の下に向かってえ
ぐられるようにエッチングが進行するという問題が新た
に発生する。この７００で示されるようなエッチングの
結果、後の層間絶縁膜の形成において、ステップカバレ
ッジ（段差被覆性）が悪化することになる。このこと
は、やはり完成した薄膜トランジスタに特性のバラツキ
や不良が発生してしまう原因となる。
チングによって行う方法も考えられる。ウエットエッチ
ングを用いた場合には、エッチングに選択性を持たせる
ことができるので、ソース／ドレイン領域に対するエッ
チングを防止することができるという有意性を得ること
ができる。しかしこの場合には、図７に示すように、下
地の酸化珪素膜１０２がエッチングされてしまうのに加
えて、７００で示されるように活性層の下に向かってえ
ぐられるようにエッチングが進行するという問題が新た
に発生する。この７００で示されるようなエッチングの
結果、後の層間絶縁膜の形成において、ステップカバレ
ッジ（段差被覆性）が悪化することになる。このこと
は、やはり完成した薄膜トランジスタに特性のバラツキ
や不良が発生してしまう原因となる。
【００２２】一方、結晶化を助長する金属元素を用いた
場合、活性層中に偏在するこの金属元素の影響で比較的
ＯＦＦ電流が大きくなってしまうという別な問題があ
る。従って、図４、図５に示すようなライトドープ領域
を設ける構成はますます必要なものとなる。
場合、活性層中に偏在するこの金属元素の影響で比較的
ＯＦＦ電流が大きくなってしまうという別な問題があ
る。従って、図４、図５に示すようなライトドープ領域
を設ける構成はますます必要なものとなる。
【００２３】
【発明が解決しようとする課題】本明細書で開示する発
明は、以下に示す事項の少なくとも一つを解決すること
を課題とする。 （１）ＯＦＦ電流の少ない薄膜トランジスタを得る。 （２）前述した図６や図７に示すような問題を解決す
る。 （３）バラツキの少ない薄膜トランジスタを得る。
明は、以下に示す事項の少なくとも一つを解決すること
を課題とする。 （１）ＯＦＦ電流の少ない薄膜トランジスタを得る。 （２）前述した図６や図７に示すような問題を解決す
る。 （３）バラツキの少ない薄膜トランジスタを得る。
【００２４】
【課題を解決するための手段】本明細書で開示する発明
の一つは、活性層と、該活性層をほとんど覆って形成さ
れた絶縁膜と、を有し、前記活性層中には、一対のライ
トドープ領域と一対のオフセットゲイト領域とが形成さ
れていることを特徴とする。
の一つは、活性層と、該活性層をほとんど覆って形成さ
れた絶縁膜と、を有し、前記活性層中には、一対のライ
トドープ領域と一対のオフセットゲイト領域とが形成さ
れていることを特徴とする。
【００２５】上記構成の具体的な一例を図２（Ｂ）に示
す。図２（Ｂ）には、１１０、１１２、１１４、１１
５、１１６、１１１で構成される活性層と、この活性層
をほとんど覆った絶縁膜（酸化珪素膜）１０４と、一対
のライトドープ領域１１２と１１６、一対のオフセット
ゲイト領域１１３と１１５とが示されている。また上記
構成でいう活性層をほとんど覆って形成された絶縁膜と
いうのは、図２（Ｂ）に示すような、配線のコンタクト
部を除いて、活性層の周囲が絶縁膜１０４で覆われてい
るような構成をいう。また絶縁膜としては、酸化珪素の
みならず、窒化珪素膜や多層膜を用いるのでもよい。
す。図２（Ｂ）には、１１０、１１２、１１４、１１
５、１１６、１１１で構成される活性層と、この活性層
をほとんど覆った絶縁膜（酸化珪素膜）１０４と、一対
のライトドープ領域１１２と１１６、一対のオフセット
ゲイト領域１１３と１１５とが示されている。また上記
構成でいう活性層をほとんど覆って形成された絶縁膜と
いうのは、図２（Ｂ）に示すような、配線のコンタクト
部を除いて、活性層の周囲が絶縁膜１０４で覆われてい
るような構成をいう。また絶縁膜としては、酸化珪素の
みならず、窒化珪素膜や多層膜を用いるのでもよい。
【００２６】本明細書で開示する他の発明の構成は、ゲ
イト電極側面にポーラス状の酸化物層を形成する工程
と、前記酸化物層をマスクとして活性層中に不純物を注
入する工程と、前記酸化物層を取り除く工程と、前記ゲ
イト電極をマスクとして前記活性層中に前記不純物イオ
ンと同じ不純物イオンを注入する工程と、を有すること
を特徴とする。
イト電極側面にポーラス状の酸化物層を形成する工程
と、前記酸化物層をマスクとして活性層中に不純物を注
入する工程と、前記酸化物層を取り除く工程と、前記ゲ
イト電極をマスクとして前記活性層中に前記不純物イオ
ンと同じ不純物イオンを注入する工程と、を有すること
を特徴とする。
【００２７】上記作製工程の一例を図１に示す。図１
（Ｃ）における１０７がゲイト電極（最終的に１０９と
して確定される）の側面に形成されるポーラス状の酸化
物層である。そしてその後の（Ｄ）の工程において不純
物イオンの注入を行うことにより、１１０と１１１の領
域に不純物イオンを注入することができ、ソース／ドレ
イン領域を形成することができる。（図２（Ａ））
（Ｃ）における１０７がゲイト電極（最終的に１０９と
して確定される）の側面に形成されるポーラス状の酸化
物層である。そしてその後の（Ｄ）の工程において不純
物イオンの注入を行うことにより、１１０と１１１の領
域に不純物イオンを注入することができ、ソース／ドレ
イン領域を形成することができる。（図２（Ａ））
【００２８】さらにポーラス状の酸化物層１０７を取り
除き、図２（Ａ）に工程においてゲイト電極１０９（こ
の場合はその周囲の酸化物層１０８をもマスクとしてい
る）をマスクとして再度不純物イオンの注入を行うこと
により、ライトドープ領域１１２と１１６とを形成する
ことができる。
除き、図２（Ａ）に工程においてゲイト電極１０９（こ
の場合はその周囲の酸化物層１０８をもマスクとしてい
る）をマスクとして再度不純物イオンの注入を行うこと
により、ライトドープ領域１１２と１１６とを形成する
ことができる。
【００２９】本明細書で開示する他の発明の構成は、ゲ
イト電極側面にポーラス状の酸化物層を形成する工程
と、前記ポーラス状の酸化物層をマスクとして活性層中
に不純物イオンを注入する工程と、を有することを特徴
とする。
イト電極側面にポーラス状の酸化物層を形成する工程
と、前記ポーラス状の酸化物層をマスクとして活性層中
に不純物イオンを注入する工程と、を有することを特徴
とする。
【００３０】本明細書で開示する発明において、ポーラ
ス状の酸化物層は、ゲイト電極としてアルミニウムを主
成分とした材料を用いた場合に、このアルミニウムを主
成分とする材料を陽極とした陽極酸化を行うことによっ
てゲイト電極の側面に形成される。このポーラス状の酸
化物層を形成するには、クエン酸、硝酸、燐酸、クロム
酸、硫酸から選ばれた一種または複数種類が含まれた酸
性水溶液を用いて陽極酸化を行えばよい。このポーラス
状の酸化物層は、成長距離を長くすることができ、その
値を任意に制御することができるという特徴を有する。
ス状の酸化物層は、ゲイト電極としてアルミニウムを主
成分とした材料を用いた場合に、このアルミニウムを主
成分とする材料を陽極とした陽極酸化を行うことによっ
てゲイト電極の側面に形成される。このポーラス状の酸
化物層を形成するには、クエン酸、硝酸、燐酸、クロム
酸、硫酸から選ばれた一種または複数種類が含まれた酸
性水溶液を用いて陽極酸化を行えばよい。このポーラス
状の酸化物層は、成長距離を長くすることができ、その
値を任意に制御することができるという特徴を有する。
【００３１】本明細書で開示する他の発明の構成は、ゲ
イト電極側面にポーラス状の酸化物層を形成する工程
と、前記ゲイト電極周囲に緻密な酸化物層を形成する工
程と、前記ゲイト電極と前記ゲイト電極周囲の緻密な酸
化物層と前記ゲイト電極周囲のポーラス状の酸化物層と
をマスクとして不純物イオンの注入を活性層に対して行
う工程と、前記ポーラス状の酸化物層を除去する工程
と、前記ゲイト電極と前記ゲイト電極側面の緻密な酸化
物層をマスクとして前記不純物と同じ不純物を活性層に
対して注入する工程と、を有することを特徴とする。
イト電極側面にポーラス状の酸化物層を形成する工程
と、前記ゲイト電極周囲に緻密な酸化物層を形成する工
程と、前記ゲイト電極と前記ゲイト電極周囲の緻密な酸
化物層と前記ゲイト電極周囲のポーラス状の酸化物層と
をマスクとして不純物イオンの注入を活性層に対して行
う工程と、前記ポーラス状の酸化物層を除去する工程
と、前記ゲイト電極と前記ゲイト電極側面の緻密な酸化
物層をマスクとして前記不純物と同じ不純物を活性層に
対して注入する工程と、を有することを特徴とする。
【００３２】上記構成において、緻密な酸化物層を形成
するには、酒石酸、ほう酸、硝酸から選ばれた一種また
は複数種類が含まれたエチレングルコール溶液中におい
て、ゲイト電極を陽極とした陽極酸化を行えばよい。こ
の緻密な酸化物層は、その成長距離を稼ぐことができな
いという欠点があるが、ポーラス状の酸化物層に対して
選択的にエッチングができる。あるいはポーラス状の酸
化物に対して選択的に耐エッチング性を有する（即ち、
緻密な酸化物層を残してポーラス状の酸化物層のみを選
択的に除去することができる）という特徴を有する。
するには、酒石酸、ほう酸、硝酸から選ばれた一種また
は複数種類が含まれたエチレングルコール溶液中におい
て、ゲイト電極を陽極とした陽極酸化を行えばよい。こ
の緻密な酸化物層は、その成長距離を稼ぐことができな
いという欠点があるが、ポーラス状の酸化物層に対して
選択的にエッチングができる。あるいはポーラス状の酸
化物に対して選択的に耐エッチング性を有する（即ち、
緻密な酸化物層を残してポーラス状の酸化物層のみを選
択的に除去することができる）という特徴を有する。
【００３３】
【作用】例えば図１、図２に示すような薄膜トランジス
タの作製工程において、（Ｃ）に示すようにポーラス状
の酸化物層１０７を形成し、その後に（Ｄ）に示すよう
に不純物イオンを注入することにより、まずソース領域
１１０とドレイン領域１１１とを形成することができ
る。
タの作製工程において、（Ｃ）に示すようにポーラス状
の酸化物層１０７を形成し、その後に（Ｄ）に示すよう
に不純物イオンを注入することにより、まずソース領域
１１０とドレイン領域１１１とを形成することができ
る。
【００３４】そして、ポーラス状の酸化物層１０７を取
り除き、その後に図２（Ａ）に示すように不純物イオン
の注入を再び行うことで、ライトドープ領域１１２と１
１６とを形成することができる。このライトドープ領域
のドレイン側（図２の場合は１１６）がライトドープド
レイン（ＬＤＤ）領域となる。
り除き、その後に図２（Ａ）に示すように不純物イオン
の注入を再び行うことで、ライトドープ領域１１２と１
１６とを形成することができる。このライトドープ領域
のドレイン側（図２の場合は１１６）がライトドープド
レイン（ＬＤＤ）領域となる。
【００３５】またゲイト電極１０９の周囲に緻密な酸化
物層１０８が形成されている場合には、オフセットゲイ
ト領域１１３、１１５を同時に形成することができる。
物層１０８が形成されている場合には、オフセットゲイ
ト領域１１３、１１５を同時に形成することができる。
【００３６】図２に示すような一対の不純物領域（ソー
ス／ドレイン領域）と一対のライトドープ領域とを形成
するのに、不純物のイオン注入工程を２回に分けて行わ
なくてはならないという煩雑さはあるが、活性層に段差
が生じたり、活性層周囲の下地膜がえぐられたりするこ
のない作製工程とすることができる。
ス／ドレイン領域）と一対のライトドープ領域とを形成
するのに、不純物のイオン注入工程を２回に分けて行わ
なくてはならないという煩雑さはあるが、活性層に段差
が生じたり、活性層周囲の下地膜がえぐられたりするこ
のない作製工程とすることができる。
【００３７】またポーラス状の酸化物層は任意の長さに
成長させることができるので、オフセットゲイト領域の
大きさも任意に長さに設定することできる。
成長させることができるので、オフセットゲイト領域の
大きさも任意に長さに設定することできる。
【００３８】
〔実施例１〕図１乃至図２に本明細書で開示する発明を
用いて作製したＮチャネル型の薄膜トランジスタの作製
工程を示す。本実施例で示す薄膜トランジスタは、液晶
表示装置、イメージセンサ、その他薄膜集積回路に利用
することができる。
用いて作製したＮチャネル型の薄膜トランジスタの作製
工程を示す。本実施例で示す薄膜トランジスタは、液晶
表示装置、イメージセンサ、その他薄膜集積回路に利用
することができる。
【００３９】まずガラス基板１０１上に下地膜として酸
化珪素膜１０２を２０００Åの厚さにスパッタ法または
プラズマＣＶＤ法で成膜する。この下地膜はガラス基板
１０１からの不純物の拡散等を防ぐためのものである。
本実施例においては基板としてガラス基板を用いる例を
示すが、基板としては、石英基板や半導体基板等の絶縁
表面を有する基板を用いることができる。また、集積回
路に形成された層間絶縁膜等の絶縁膜を基板（基体）と
して用いるのでもよい。
化珪素膜１０２を２０００Åの厚さにスパッタ法または
プラズマＣＶＤ法で成膜する。この下地膜はガラス基板
１０１からの不純物の拡散等を防ぐためのものである。
本実施例においては基板としてガラス基板を用いる例を
示すが、基板としては、石英基板や半導体基板等の絶縁
表面を有する基板を用いることができる。また、集積回
路に形成された層間絶縁膜等の絶縁膜を基板（基体）と
して用いるのでもよい。
【００４０】次に非晶質珪素膜を１０００Åの厚さにプ
ラズマＣＶＤ法または減圧熱ＣＶＤ法で成膜する。非晶
質珪素膜の成膜後、非晶質珪素膜上に結晶化を助長する
金属元素であるニッケルを導入する。ここでは酢酸ニッ
ケル塩溶液を非晶質珪素膜表面にスピンコート法で塗布
することにより、非晶質珪素膜の表面にニッケルが接し
て保持された状態とする。そして、５５０℃、４時間の
加熱処理を施すことにより、結晶性珪素膜を得る。この
加熱による結晶化の後にレーザー光または強光の照射に
より、さらに珪素膜の結晶性を向上させることは有効で
ある。
ラズマＣＶＤ法または減圧熱ＣＶＤ法で成膜する。非晶
質珪素膜の成膜後、非晶質珪素膜上に結晶化を助長する
金属元素であるニッケルを導入する。ここでは酢酸ニッ
ケル塩溶液を非晶質珪素膜表面にスピンコート法で塗布
することにより、非晶質珪素膜の表面にニッケルが接し
て保持された状態とする。そして、５５０℃、４時間の
加熱処理を施すことにより、結晶性珪素膜を得る。この
加熱による結晶化の後にレーザー光または強光の照射に
より、さらに珪素膜の結晶性を向上させることは有効で
ある。
【００４１】そしてパターニングを行うことによって薄
膜トランジスタの活性層１０３を形成する。（図１
（Ａ））
膜トランジスタの活性層１０３を形成する。（図１
（Ａ））
【００４２】次に活性層１０３を覆ってゲイト絶縁膜と
して機能する酸化珪素膜１０４を１０００Åの厚さにプ
ラズマＣＶＤ法で成膜する。次に６０００Åの厚さにア
ルミニウム膜１０５を電子ビーム蒸着法またはスパッタ
法によって成膜する。このアルミニウム膜中には、１〜
５ｗｔ％または0.1 〜５ｗｔ％のスカンジウムを含有さ
せる。アルミニウム膜１０５を成膜したら、その表面に
５０〜１００Å程度の陽極酸化膜１０６を成膜する。こ
の陽極酸化は、３〜１０％の酒石酸が含まれたエチレン
グルコール溶液中において、アルミニウム膜を陽極とし
た陽極酸化を行うことによって行われる。ここでは印加
電圧を１００〜２００Ｖ例えば１５０Ｖとして陽極酸化
を行う。この結果、緻密なバリア型の陽極酸化膜１０６
が形成される。そしてフォトレジストを用いてパターニ
ングを行い、図１（Ｂ）に示す状態を得る。この緻密な
バリア型の陽極酸化膜１０６は、後のポーラス状の酸化
物層（図１（Ｃ）の１０７で示される）の形成に際に、
酸化物層１０７が水平方向のみ（即ち、ゲイト電極の側
面方向のみ）に成長するようにするために重要な役割を
果たす。
して機能する酸化珪素膜１０４を１０００Åの厚さにプ
ラズマＣＶＤ法で成膜する。次に６０００Åの厚さにア
ルミニウム膜１０５を電子ビーム蒸着法またはスパッタ
法によって成膜する。このアルミニウム膜中には、１〜
５ｗｔ％または0.1 〜５ｗｔ％のスカンジウムを含有さ
せる。アルミニウム膜１０５を成膜したら、その表面に
５０〜１００Å程度の陽極酸化膜１０６を成膜する。こ
の陽極酸化は、３〜１０％の酒石酸が含まれたエチレン
グルコール溶液中において、アルミニウム膜を陽極とし
た陽極酸化を行うことによって行われる。ここでは印加
電圧を１００〜２００Ｖ例えば１５０Ｖとして陽極酸化
を行う。この結果、緻密なバリア型の陽極酸化膜１０６
が形成される。そしてフォトレジストを用いてパターニ
ングを行い、図１（Ｂ）に示す状態を得る。この緻密な
バリア型の陽極酸化膜１０６は、後のポーラス状の酸化
物層（図１（Ｃ）の１０７で示される）の形成に際に、
酸化物層１０７が水平方向のみ（即ち、ゲイト電極の側
面方向のみ）に成長するようにするために重要な役割を
果たす。
【００４３】次に３〜２０％のクエン酸または硝酸溶液
中において陽極酸化を行うことで、厚さ３０００Å〜１
μｍ例えば５０００Åの厚さにポーラス状の酸化物層１
０７を形成する。ここでは、３０℃、１０％の硝酸溶液
中において、１０Ｖの電圧を５分間加えることによっ
て、この陽極酸化を行う。こうして、図１（Ｃ）に示す
状態を得る。
中において陽極酸化を行うことで、厚さ３０００Å〜１
μｍ例えば５０００Åの厚さにポーラス状の酸化物層１
０７を形成する。ここでは、３０℃、１０％の硝酸溶液
中において、１０Ｖの電圧を５分間加えることによっ
て、この陽極酸化を行う。こうして、図１（Ｃ）に示す
状態を得る。
【００４４】次に緻密な陽極酸化膜１０６を取り除き、
再び酒石酸が含まれたエチレングルコール溶液中におい
て陽極酸化を行い、緻密な酸化物層１０８を形成する。
この酸化物層の厚さは２０００Åとする。この酸化物層
は後の不純物のイオン注入工程において、マスクとなり
オフセットゲイト領域を形成するために利用される。ま
た上記酸化物層１０８を形成することで、アルミニウム
を主成分とするゲイト電極１０９が確定する。（図１
（Ｄ））
再び酒石酸が含まれたエチレングルコール溶液中におい
て陽極酸化を行い、緻密な酸化物層１０８を形成する。
この酸化物層の厚さは２０００Åとする。この酸化物層
は後の不純物のイオン注入工程において、マスクとなり
オフセットゲイト領域を形成するために利用される。ま
た上記酸化物層１０８を形成することで、アルミニウム
を主成分とするゲイト電極１０９が確定する。（図１
（Ｄ））
【００４５】次にポーラス状の酸化物層１０７と緻密な
酸化物層１０８とゲイト電極１０９とをマスクとして不
純物のイオン注入を活性層に対して行う。ここではＮチ
ャネル型の薄膜トランジスタを作製するためにリンイオ
ンの注入を行う。このリンイオンの注入は、１×１０14
〜１×１０15ｃｍ-2例えば５×１０14ｃｍ-2のドース量
で行う。この工程で１１０（ソース領域となる）と１１
１（ドレイン領域となる）で示される領域にリンイオン
の注入が行われる。
酸化物層１０８とゲイト電極１０９とをマスクとして不
純物のイオン注入を活性層に対して行う。ここではＮチ
ャネル型の薄膜トランジスタを作製するためにリンイオ
ンの注入を行う。このリンイオンの注入は、１×１０14
〜１×１０15ｃｍ-2例えば５×１０14ｃｍ-2のドース量
で行う。この工程で１１０（ソース領域となる）と１１
１（ドレイン領域となる）で示される領域にリンイオン
の注入が行われる。
【００４６】次に燐酸と酢酸と硝酸との混酸を用いてポ
ーラス状の酸化物層１０７を除去する。
ーラス状の酸化物層１０７を除去する。
【００４７】そして再びリンイオンの注入を行う。ここ
では、５×１０12〜５×１０13ｃｍ-2例えば１×１０13
ｃｍ-2のドーズ量でリンイオンの注入を行う。この工程
でソース領域１１０とドレイン領域１１１とには、再び
リンイオンの注入が行われる。また１１２と１１６で示
される領域には、リンイオンがライトドープされ、ライ
トドープ領域として形成される。また、１１３と１１５
で示される領域は、酸化物層１０８がマスクとなってイ
オンの注入が行われず、オフセットゲイト領域として形
成される。また１１４はチャネル形成領域となる。イオ
ン注入の終了後、加熱やレーザー光の照射、または強光
の照射によって、アニールを行う。こうして、ソース領
域１１０、ドレイン領域１１１、ライトドープ領域１１
２と１１６、オフセットゲイト領域１１３と１１５、チ
ャネル形成領域１１４が形成される。（図２（Ａ））
では、５×１０12〜５×１０13ｃｍ-2例えば１×１０13
ｃｍ-2のドーズ量でリンイオンの注入を行う。この工程
でソース領域１１０とドレイン領域１１１とには、再び
リンイオンの注入が行われる。また１１２と１１６で示
される領域には、リンイオンがライトドープされ、ライ
トドープ領域として形成される。また、１１３と１１５
で示される領域は、酸化物層１０８がマスクとなってイ
オンの注入が行われず、オフセットゲイト領域として形
成される。また１１４はチャネル形成領域となる。イオ
ン注入の終了後、加熱やレーザー光の照射、または強光
の照射によって、アニールを行う。こうして、ソース領
域１１０、ドレイン領域１１１、ライトドープ領域１１
２と１１６、オフセットゲイト領域１１３と１１５、チ
ャネル形成領域１１４が形成される。（図２（Ａ））
【００４８】次に層間絶縁膜として酸化珪素膜１１７を
プラズマＣＶＤ法で６０００Åの厚さに成膜する。そし
て孔開け工程を経てソース電極１１８とドレイン電極１
１９とを形成する。最後に３５０℃の水素雰囲気中にお
いて１時間の水素化処理を行うことにより、薄膜トラン
ジスタを完成させる。
プラズマＣＶＤ法で６０００Åの厚さに成膜する。そし
て孔開け工程を経てソース電極１１８とドレイン電極１
１９とを形成する。最後に３５０℃の水素雰囲気中にお
いて１時間の水素化処理を行うことにより、薄膜トラン
ジスタを完成させる。
【００４９】本実施例に示した構成を採用した場合、活
性層に段差を形成することなしにオフセットゲイト領域
とライトドープ領域とを形成することができる。また下
地の酸化珪素膜をエッチングしてしまうような問題を解
決することができる。そして、特性のそろったバラツキ
の無い薄膜トランジスタを得ることができる。
性層に段差を形成することなしにオフセットゲイト領域
とライトドープ領域とを形成することができる。また下
地の酸化珪素膜をエッチングしてしまうような問題を解
決することができる。そして、特性のそろったバラツキ
の無い薄膜トランジスタを得ることができる。
【００５０】〔実施例２〕本実施例は、実施例１に示す
作製工程において、図２（Ａ）に示す構成を経た後、露
呈した酸化珪素膜１０４を除去し、その後に層間絶縁膜
である酸化珪素膜１１７を形成し、さらにソース電極１
１８とドレイン電極１１９とを形成することにより、図
３に示すような薄膜トランジスタを得ることを特徴とす
る。図３に示した構成を採用した場合、イオン注入によ
って大きな損傷を受けた酸化珪素膜１０４を除去するこ
とになるので、この損傷した酸化珪素膜に起因する特性
の劣化や悪影響がないものとすることができる。しか
し、酸化珪素膜１０４のエッチング時に下地膜１０２が
エッチングされてしまうという問題が生じてしまう。
作製工程において、図２（Ａ）に示す構成を経た後、露
呈した酸化珪素膜１０４を除去し、その後に層間絶縁膜
である酸化珪素膜１１７を形成し、さらにソース電極１
１８とドレイン電極１１９とを形成することにより、図
３に示すような薄膜トランジスタを得ることを特徴とす
る。図３に示した構成を採用した場合、イオン注入によ
って大きな損傷を受けた酸化珪素膜１０４を除去するこ
とになるので、この損傷した酸化珪素膜に起因する特性
の劣化や悪影響がないものとすることができる。しか
し、酸化珪素膜１０４のエッチング時に下地膜１０２が
エッチングされてしまうという問題が生じてしまう。
【００５１】〔実施例３〕本実施例は、チャネル形成領
域とソース／ドレイン領域との間にライトドープ領域を
設けた構成に関する。図８に本実施例で示す薄膜トラン
ジスタの作製工程を示す。まずガラス基板１０１上に下
地の酸化珪素膜を２０００Åの厚さに成膜する。そして
非晶質珪素膜をプラズマＣＶＤ法または減圧熱ＣＶＤ法
で１００〜１０００Å例えば５００Åの厚さに成膜す
る。そして非晶質珪素膜上に、酢酸ニッケル塩を用いて
スピンコート法によってニッケルを含んだ溶液を接して
保持させる。その後５５０℃、４時間の加熱処理を施す
ことにより、結晶性珪素膜を得る。この結晶性珪素膜を
パターニングすることによって、結晶性珪素膜で成る活
性層１０３を得る。なお結晶性を向上させるために加熱
による結晶化の後にさらにレーザー光を照射することは
有効である。（図８（Ａ））
域とソース／ドレイン領域との間にライトドープ領域を
設けた構成に関する。図８に本実施例で示す薄膜トラン
ジスタの作製工程を示す。まずガラス基板１０１上に下
地の酸化珪素膜を２０００Åの厚さに成膜する。そして
非晶質珪素膜をプラズマＣＶＤ法または減圧熱ＣＶＤ法
で１００〜１０００Å例えば５００Åの厚さに成膜す
る。そして非晶質珪素膜上に、酢酸ニッケル塩を用いて
スピンコート法によってニッケルを含んだ溶液を接して
保持させる。その後５５０℃、４時間の加熱処理を施す
ことにより、結晶性珪素膜を得る。この結晶性珪素膜を
パターニングすることによって、結晶性珪素膜で成る活
性層１０３を得る。なお結晶性を向上させるために加熱
による結晶化の後にさらにレーザー光を照射することは
有効である。（図８（Ａ））
【００５２】図８（Ａ）に状態を得たら、ゲイト絶縁膜
として機能する酸化珪素膜１０４を１０００Åの厚さに
プラズマＣＶＤ法で成膜し、さらに0.18％のスカンジウ
ムが含まれたアルミニウムを主成分とする厚さ５０００
Åの厚さの膜を形成する。次に３〜２０％のクエン酸溶
液中において陽極酸化を行うことで、緻密な陽極酸化膜
１０６を形成する。そしてこのアルミニウムを主成分と
する膜をパターニングすることによって、島状の領域１
０５を形成する。（図８（Ｂ））
として機能する酸化珪素膜１０４を１０００Åの厚さに
プラズマＣＶＤ法で成膜し、さらに0.18％のスカンジウ
ムが含まれたアルミニウムを主成分とする厚さ５０００
Åの厚さの膜を形成する。次に３〜２０％のクエン酸溶
液中において陽極酸化を行うことで、緻密な陽極酸化膜
１０６を形成する。そしてこのアルミニウムを主成分と
する膜をパターニングすることによって、島状の領域１
０５を形成する。（図８（Ｂ））
【００５３】次に３〜２０％の硝酸が含まれた酸性の電
界溶液中において、アルミニウムを主成分とする島状の
領域１０５を陽極として陽極酸化を行うことで、ポーラ
ス状の酸化物層１０７を形成する。ここでは、１０〜３
０Ｖ程度の電圧を加え、0.5μｍの長さに酸化物層１０
７の成長させる。この酸化物層の成長距離は、任意の長
さ（最大で３μｍ程度）に制御することができる。また
この工程でゲイト電極１０９が確定する。（図８
（Ｃ））
界溶液中において、アルミニウムを主成分とする島状の
領域１０５を陽極として陽極酸化を行うことで、ポーラ
ス状の酸化物層１０７を形成する。ここでは、１０〜３
０Ｖ程度の電圧を加え、0.5μｍの長さに酸化物層１０
７の成長させる。この酸化物層の成長距離は、任意の長
さ（最大で３μｍ程度）に制御することができる。また
この工程でゲイト電極１０９が確定する。（図８
（Ｃ））
【００５４】次に不純物イオンの注入を行いソース／ド
レイン領域を形成する。ここではリンイオンの注入を行
いソース領域１１０とドレイン領域１１１とを形成す
る。リンイオンの注入量は、４×１０14ｃｍ-2程度のド
ーズ量で行う。この工程は、ポーラス状の酸化物層１０
７とゲイト電極１０９をマスクとして行われる。（図８
（Ｄ））
レイン領域を形成する。ここではリンイオンの注入を行
いソース領域１１０とドレイン領域１１１とを形成す
る。リンイオンの注入量は、４×１０14ｃｍ-2程度のド
ーズ量で行う。この工程は、ポーラス状の酸化物層１０
７とゲイト電極１０９をマスクとして行われる。（図８
（Ｄ））
【００５５】次に燐酸、酢酸、硝酸の混酸でポーラス状
の酸化物層１０７を除去する。そして、再び２×１０13
ｃｍ-2程度のドーズ量でリンイオンの注入を行う。この
結果、図９（Ａ）の１１２と１１６で示される領域がラ
イトドープ領域として自己整合的に形成される。
の酸化物層１０７を除去する。そして、再び２×１０13
ｃｍ-2程度のドーズ量でリンイオンの注入を行う。この
結果、図９（Ａ）の１１２と１１６で示される領域がラ
イトドープ領域として自己整合的に形成される。
【００５６】そして層間絶縁膜として酸化珪素膜１１７
を６０００Åの厚さにプラズマＣＶＤ法で形成し、さら
に孔開け工程を経て、ソース電極１１８とドレイン電極
１１９を形成する。これらの電極は、アルミニウムやそ
の他適当な金属で形成すればよい。最後に３５０℃の水
素雰囲気中において加熱処理を１時間行うことによっ
て、図９（Ｂ）に示すような薄膜トランジスタを完成さ
せる。
を６０００Åの厚さにプラズマＣＶＤ法で形成し、さら
に孔開け工程を経て、ソース電極１１８とドレイン電極
１１９を形成する。これらの電極は、アルミニウムやそ
の他適当な金属で形成すればよい。最後に３５０℃の水
素雰囲気中において加熱処理を１時間行うことによっ
て、図９（Ｂ）に示すような薄膜トランジスタを完成さ
せる。
【００５７】〔実施例４〕本明細書に開示する発明を用
いて、より高度なアクティブマトリクス型液晶ディスプ
レーシステムを構築する例を図１０に示す。図１０の例
は、一対の基板間に液晶を挟持した構成を有する液晶デ
ィスプレーの少なくとも一方の基板上に、通常のコンピ
ュータのメインボードに取り付けられている半導体チッ
プを固定することによって、小型化、軽量化、薄型化を
おこなった例である。
いて、より高度なアクティブマトリクス型液晶ディスプ
レーシステムを構築する例を図１０に示す。図１０の例
は、一対の基板間に液晶を挟持した構成を有する液晶デ
ィスプレーの少なくとも一方の基板上に、通常のコンピ
ュータのメインボードに取り付けられている半導体チッ
プを固定することによって、小型化、軽量化、薄型化を
おこなった例である。
【００５８】以下、図１０について説明する。基板１５
は液晶ディスプレーの基板でもあり、その上にはＴＦＴ
１１、画素電極１２、補助容量１３を具備する画素が多
数形成されたアクティブマトリクス回路１４と、それを
駆動するためのＸデコーダー／ドライバー、Ｙデコーダ
ー／ドライバー、ＸＹ分岐回路がＴＦＴによって形成さ
れている。勿論、ＴＦＴとして本明細書で開示する発明
を利用することができる。
は液晶ディスプレーの基板でもあり、その上にはＴＦＴ
１１、画素電極１２、補助容量１３を具備する画素が多
数形成されたアクティブマトリクス回路１４と、それを
駆動するためのＸデコーダー／ドライバー、Ｙデコーダ
ー／ドライバー、ＸＹ分岐回路がＴＦＴによって形成さ
れている。勿論、ＴＦＴとして本明細書で開示する発明
を利用することができる。
【００５９】そして基板１５上に、さらに他のチップを
取り付ける。そして、これらのチップはワイヤボンディ
ング法、ＣＯＧ（チップ・オン・グラス）法等の手段に
よって、基板１５上の回路に接続される。図１０におい
て、補正メモリー、メモリー、ＣＰＵ、入力ポートは、
このようにして取り付けられたチップであり、この他に
も様々なチップを取り付けてもよい。
取り付ける。そして、これらのチップはワイヤボンディ
ング法、ＣＯＧ（チップ・オン・グラス）法等の手段に
よって、基板１５上の回路に接続される。図１０におい
て、補正メモリー、メモリー、ＣＰＵ、入力ポートは、
このようにして取り付けられたチップであり、この他に
も様々なチップを取り付けてもよい。
【００６０】図１０において、入力ポートとは、外部か
ら入力された信号を読み取り、画像用信号に変換する回
路である。補正メモリーは、アクティブマトリクスパネ
ルの特性に合わせて入力信号等を補正するためのパネル
に固有のメモリーのことである。特に、この補正メモリ
ーは、各画素固有の情報を不揮発性メモリーとして有
し、個別に補正するためのものである。すなわち、電気
光学装置の画素に点欠陥のある場合には、その点の周囲
の画素にそれに合わせて補正した信号を送り、点欠陥を
カバーし、欠陥を目立たなくする。または、画素が周囲
の画素に比べて暗い場合には、その画素により大きな信
号を送って、周囲の画素と同じ明るさとなるようにする
ものである。画素の欠陥情報はパネルごとに異なるの
で、補正メモリーに蓄積されている情報はパネルごとに
異なる。
ら入力された信号を読み取り、画像用信号に変換する回
路である。補正メモリーは、アクティブマトリクスパネ
ルの特性に合わせて入力信号等を補正するためのパネル
に固有のメモリーのことである。特に、この補正メモリ
ーは、各画素固有の情報を不揮発性メモリーとして有
し、個別に補正するためのものである。すなわち、電気
光学装置の画素に点欠陥のある場合には、その点の周囲
の画素にそれに合わせて補正した信号を送り、点欠陥を
カバーし、欠陥を目立たなくする。または、画素が周囲
の画素に比べて暗い場合には、その画素により大きな信
号を送って、周囲の画素と同じ明るさとなるようにする
ものである。画素の欠陥情報はパネルごとに異なるの
で、補正メモリーに蓄積されている情報はパネルごとに
異なる。
【００６１】ＣＰＵとメモリーは通常のコンピュータの
ものとその機能は同様で、特にメモリーは各画素に対応
した画像メモリーをＲＡＭとして持っている。これらの
チップはいずれもＣＭＯＳ型のものである。
ものとその機能は同様で、特にメモリーは各画素に対応
した画像メモリーをＲＡＭとして持っている。これらの
チップはいずれもＣＭＯＳ型のものである。
【００６２】また必要とする集積回路の少なくとも一部
を本明細書で開示する発明で構成し、システムの薄膜を
さらに高めてもよい。以上のように、液晶ディスプレー
基板にＣＰＵ、メモリーまでもが形成され、１枚の基板
で簡単なパーソナルコンピュータのような電子装置を構
成することは、液晶表示システムを小型化し、その応用
範囲を広げるために非常に有用である。
を本明細書で開示する発明で構成し、システムの薄膜を
さらに高めてもよい。以上のように、液晶ディスプレー
基板にＣＰＵ、メモリーまでもが形成され、１枚の基板
で簡単なパーソナルコンピュータのような電子装置を構
成することは、液晶表示システムを小型化し、その応用
範囲を広げるために非常に有用である。
【００６３】
【発明の効果】ゲイト電極側面にポーラス状の酸化物層
を陽極酸化工程で形成し、この酸化物層をマスクとして
１回目の不純物イオンの注入を行い、さらにこの酸化物
層を除去した後に２回目の不純物イオンの注入を行うこ
とで、この酸化物層が存在していた領域の下方における
活性層をライトドープ領域とすることができる。この作
製工程においては、活性層に段差が生じたりすることが
なく、安定した作製工程とすることができる。従って、
ＯＦＦ電流の小さい特性に優れた薄膜トランジスタを特
性のバラツキが少ない状態で大量に生産することができ
る。
を陽極酸化工程で形成し、この酸化物層をマスクとして
１回目の不純物イオンの注入を行い、さらにこの酸化物
層を除去した後に２回目の不純物イオンの注入を行うこ
とで、この酸化物層が存在していた領域の下方における
活性層をライトドープ領域とすることができる。この作
製工程においては、活性層に段差が生じたりすることが
なく、安定した作製工程とすることができる。従って、
ＯＦＦ電流の小さい特性に優れた薄膜トランジスタを特
性のバラツキが少ない状態で大量に生産することができ
る。
【図１】実施例における薄膜トランジスタの作製工程を
示す図。
示す図。
【図２】実施例における薄膜トランジスタの作製工程を
示す図。
示す図。
【図３】実施例における薄膜トランジスタの構成を示す
図。
図。
【図４】薄膜トランジスタの作製工程を示す図。
【図５】薄膜トランジスタの作製工程を示す図。
【図６】薄膜トランジスタの作製工程における問題点を
示す図。
示す図。
【図７】薄膜トランジスタの作製工程における問題点を
示す図。
示す図。
【図８】実施例における薄膜トランジスタの作製工程を
示す図。
示す図。
【図９】実施例における薄膜トランジスタの作製工程を
示す図。
示す図。
【図１０】液晶表示装置の概略の構成を示す図。
１０１ ガラス基板 １０２ 下地膜（酸化珪素膜） １０３ 活性層 １０４ 酸化珪素膜（ゲイト絶縁膜） １０５ 島状に形成されたアルミニウ
ムを主成分とする膜 １０６ 緻密な陽極酸化膜 １０７ ポーラス状の酸化物層 １０８ 緻密な酸化物層 １０９ ゲイト電極 １１０ ソース領域 １１１ ドレイン領域 １１２ ライトドープ領域 １１３ オフセットゲイト領域 １１４ チャネル形成領域 １１５ オフセットゲイト領域 １１６ ライトドープ領域 １１７ 層間絶縁膜（酸化珪素膜） １１８ ソース電極 １１９ ドレイン電極
ムを主成分とする膜 １０６ 緻密な陽極酸化膜 １０７ ポーラス状の酸化物層 １０８ 緻密な酸化物層 １０９ ゲイト電極 １１０ ソース領域 １１１ ドレイン領域 １１２ ライトドープ領域 １１３ オフセットゲイト領域 １１４ チャネル形成領域 １１５ オフセットゲイト領域 １１６ ライトドープ領域 １１７ 層間絶縁膜（酸化珪素膜） １１８ ソース電極 １１９ ドレイン電極
Claims (7)
- 【請求項１】 活性層と、 該活性層をほとんど覆って形成された絶縁膜と、 を有し、 前記活性層中には、一対のライトドープ領域と一対のオ
フセットゲイト領域とが形成されていることを特徴とす
る半導体装置。 - 【請求項２】 ゲイト電極側面にポーラス状の酸化物層
を形成する工程と、 前記酸化物層をマスクとして活性層中に不純物を注入す
る工程と、 前記酸化物層を取り除く工程と、 前記ゲイト電極をマスクとして前記活性層中に前記不純
物イオンと同じ不純物イオンを注入する工程と、 を有することを特徴とする半導体装置の作製方法。 - 【請求項３】 ゲイト電極側面にポーラス状の酸化物層
を形成する工程と、 前記ポーラス状の酸化物層をマスクとして活性層中に不
純物イオンを注入する工程と、 を有することを特徴とする半導体装置の作製方法。 - 【請求項４】 請求項２または請求項３において、 ゲイト電極はアルミニウムを主成分としており、 ポーラス状の酸化物層は、前記ゲイト電極を陽極とした
陽極酸化を行うことによって形成されることを特徴とす
る半導体装置の作製方法。 - 【請求項５】 請求項２または請求項３において、 ゲイト電極はアルミニウムを主成分としており、 ポーラス状の酸化物層は、クエン酸、硝酸、燐酸、クロ
ム酸、硫酸から選ばれた一種または複数種類が含まれた
酸性水溶液中において、前記ゲイト電極を陽極とした陽
極酸化を行うことによって形成されることを特徴とする
半導体装置の作製方法。 - 【請求項６】 ゲイト電極側面にポーラス状の酸化物層
を形成する工程と、 前記ゲイト電極周囲に緻密な酸化物層を形成する工程
と、 前記ゲイト電極と前記ゲイト電極周囲の緻密な酸化物層
と前記ゲイト電極周囲のポーラス状の酸化物層とをマス
クとして不純物イオンの注入を活性層に対して行う工程
と、 前記ポーラス状の酸化物層を除去する工程と、 前記ゲイト電極と前記ゲイト電極側面の緻密な酸化物層
とをマスクとして前記不純物と同じ不純物を活性層に対
して注入する工程と、 を有することを特徴とする半導体装置の作製方法。 - 【請求項７】 請求項６において、 ポーラス状の酸化物は、クエン酸、硝酸、燐酸、クロム
酸、硫酸から選ばれた一種または複数種類が含まれた酸
性水溶液中において、ゲイト電極を陽極とした陽極酸化
を行うことによって形成され、 緻密な酸化物層は、酒石酸、ほう酸、硝酸から選ばれた
一種または複数種類が含まれたエチレングルコール溶液
中において、前記ゲイト電極を陽極とした陽極酸化を行
うことによって得られることを特徴とする半導体装置の
作製方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18626394A JP3330736B2 (ja) | 1994-07-14 | 1994-07-14 | 半導体装置の作製方法 |
| US08/501,297 US5736414A (en) | 1994-07-14 | 1995-07-12 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18626394A JP3330736B2 (ja) | 1994-07-14 | 1994-07-14 | 半導体装置の作製方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10211698A Division JPH10321869A (ja) | 1998-03-30 | 1998-03-30 | 半導体装置およびその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0832079A true JPH0832079A (ja) | 1996-02-02 |
| JP3330736B2 JP3330736B2 (ja) | 2002-09-30 |
Family
ID=16185227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18626394A Expired - Lifetime JP3330736B2 (ja) | 1994-07-14 | 1994-07-14 | 半導体装置の作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5736414A (ja) |
| JP (1) | JP3330736B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11345978A (ja) * | 1998-04-03 | 1999-12-14 | Toshiba Corp | 薄膜トランジスタおよびその製造方法、液晶表示装置 |
| KR100549968B1 (ko) * | 1996-05-08 | 2006-06-07 | 샤프 가부시키가이샤 | 액정장치제조방법및반도체장치제조방법 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW425637B (en) | 1993-01-18 | 2001-03-11 | Semiconductor Energy Lab | Method of fabricating mis semiconductor device |
| TW297142B (ja) * | 1993-09-20 | 1997-02-01 | Handotai Energy Kenkyusho Kk | |
| JP3469337B2 (ja) | 1994-12-16 | 2003-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5837568A (en) * | 1995-12-12 | 1998-11-17 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor devices |
| US5926735A (en) * | 1996-02-22 | 1999-07-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming semiconductor device |
| JPH09298304A (ja) * | 1996-05-08 | 1997-11-18 | Semiconductor Energy Lab Co Ltd | 液晶表示装置の製造方法および半導体装置の製造方法 |
| US6274887B1 (en) * | 1998-11-02 | 2001-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
| US7141821B1 (en) | 1998-11-10 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an impurity gradient in the impurity regions and method of manufacture |
| US6489952B1 (en) * | 1998-11-17 | 2002-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type semiconductor display device |
| US6277679B1 (en) | 1998-11-25 | 2001-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing thin film transistor |
| US6370502B1 (en) * | 1999-05-27 | 2002-04-09 | America Online, Inc. | Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec |
| US6646287B1 (en) | 1999-11-19 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with tapered gate and insulating film |
| JP2002076352A (ja) * | 2000-08-31 | 2002-03-15 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| US7696024B2 (en) * | 2006-03-31 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5470762A (en) * | 1977-11-16 | 1979-06-06 | Seiko Instr & Electronics Ltd | Semiconductor device |
| US4232327A (en) * | 1978-11-13 | 1980-11-04 | Rca Corporation | Extended drain self-aligned silicon gate MOSFET |
| EP0058548B1 (en) * | 1981-02-16 | 1986-08-06 | Fujitsu Limited | Method of producing mosfet type semiconductor device |
| JPS5823479A (ja) * | 1981-08-05 | 1983-02-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6055665A (ja) * | 1983-09-06 | 1985-03-30 | Toshiba Corp | 半導体装置の製造方法 |
| JPS61224360A (ja) * | 1985-03-28 | 1986-10-06 | Sony Corp | 電界効果トランジスタの製造方法 |
| EP0222215B1 (en) * | 1985-10-23 | 1991-10-16 | Hitachi, Ltd. | Polysilicon mos transistor and method of manufacturing the same |
| US4728617A (en) * | 1986-11-04 | 1988-03-01 | Intel Corporation | Method of fabricating a MOSFET with graded source and drain regions |
| JPH0828510B2 (ja) * | 1987-01-20 | 1996-03-21 | 富士通株式会社 | 薄膜トランジスタの形成方法 |
| JPH01183853A (ja) * | 1988-01-19 | 1989-07-21 | Toshiba Corp | 薄膜電界効果トランジスタとその製造方法 |
| JP2827277B2 (ja) * | 1989-05-22 | 1998-11-25 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
| JPH02307273A (ja) * | 1989-05-23 | 1990-12-20 | Seiko Epson Corp | 薄膜トランジスタ |
| JP3163092B2 (ja) * | 1990-08-09 | 2001-05-08 | 株式会社東芝 | 半導体装置の製造方法 |
| US5289030A (en) * | 1991-03-06 | 1994-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide layer |
| US5521107A (en) * | 1991-02-16 | 1996-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a field-effect transistor including anodic oxidation of the gate |
| JP2794678B2 (ja) * | 1991-08-26 | 1998-09-10 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
| US5468987A (en) * | 1991-03-06 | 1995-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JP3277548B2 (ja) * | 1991-05-08 | 2002-04-22 | セイコーエプソン株式会社 | ディスプレイ基板 |
| JPH04360580A (ja) * | 1991-06-07 | 1992-12-14 | Casio Comput Co Ltd | 電界効果型トランジスタおよびその製造方法 |
| JPH06275648A (ja) * | 1993-03-24 | 1994-09-30 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法 |
| US5495121A (en) * | 1991-09-30 | 1996-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2564725B2 (ja) * | 1991-12-24 | 1996-12-18 | 株式会社半導体エネルギー研究所 | Ｍｏｓ型トランジスタの作製方法 |
| JP3186182B2 (ja) * | 1992-03-25 | 2001-07-11 | セイコーエプソン株式会社 | 薄膜半導体装置及びその製造方法 |
| JP3252290B2 (ja) * | 1992-06-26 | 2002-02-04 | カシオ計算機株式会社 | 薄膜バイポーラトランジスタおよびそれを用いた薄膜半導体装置 |
| EP0588370A3 (en) * | 1992-09-18 | 1994-06-08 | Matsushita Electric Ind Co Ltd | Manufacturing method of thin film transistor and semiconductor device utilized for liquid crystal display |
| US5403762A (en) * | 1993-06-30 | 1995-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a TFT |
| TW425637B (en) * | 1993-01-18 | 2001-03-11 | Semiconductor Energy Lab | Method of fabricating mis semiconductor device |
| JPH06232160A (ja) * | 1993-02-01 | 1994-08-19 | Fuji Xerox Co Ltd | 薄膜トランジスタの製造方法 |
| US5492843A (en) * | 1993-07-31 | 1996-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device and method of processing substrate |
| JP3030368B2 (ja) * | 1993-10-01 | 2000-04-10 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JPH07135323A (ja) * | 1993-10-20 | 1995-05-23 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体集積回路およびその作製方法 |
| KR970010685B1 (ko) * | 1993-10-30 | 1997-06-30 | 삼성전자 주식회사 | 누설전류가 감소된 박막 트랜지스터 및 그 제조방법 |
| US5576231A (en) * | 1993-11-05 | 1996-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode |
-
1994
- 1994-07-14 JP JP18626394A patent/JP3330736B2/ja not_active Expired - Lifetime
-
1995
- 1995-07-12 US US08/501,297 patent/US5736414A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100549968B1 (ko) * | 1996-05-08 | 2006-06-07 | 샤프 가부시키가이샤 | 액정장치제조방법및반도체장치제조방법 |
| JPH11345978A (ja) * | 1998-04-03 | 1999-12-14 | Toshiba Corp | 薄膜トランジスタおよびその製造方法、液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3330736B2 (ja) | 2002-09-30 |
| US5736414A (en) | 1998-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3744980B2 (ja) | 半導体装置 | |
| US8450743B2 (en) | Semiconductor device having parallel thin film transistors | |
| KR970002004B1 (ko) | 반도체장치와 그 제작방법 | |
| JP3330736B2 (ja) | 半導体装置の作製方法 | |
| CN101090124A (zh) | 半导体器件 | |
| JPH07169974A (ja) | 半導体装置およびその作製方法 | |
| JP3109051B2 (ja) | 半導体装置とその作製方法 | |
| JP3452981B2 (ja) | 半導体集積回路およびその作製方法 | |
| JPH07169975A (ja) | 半導体装置およびその作製方法 | |
| JPH07218932A (ja) | 半導体装置およびその作製方法 | |
| JP2717234B2 (ja) | 絶縁ゲイト型電界効果半導体装置およびその作製方法 | |
| JP4197270B2 (ja) | 半導体集積回路の作製方法 | |
| KR960008133B1 (ko) | 반도체장치와 그 제작방법 | |
| JPH10321869A (ja) | 半導体装置およびその作製方法 | |
| JPH07153971A (ja) | 半導体装置およびその作製方法 | |
| JP3343794B2 (ja) | 半導体装置 | |
| JP3457278B2 (ja) | アクティブマトリクス装置およびそれを用いた電子装置 | |
| JP2000150907A (ja) | 半導体装置の作製方法 | |
| JP2003023014A (ja) | 半導体装置 | |
| JP3963663B2 (ja) | 半導体装置 | |
| KR100531556B1 (ko) | 반도체장치제조방법 | |
| JPH11145483A (ja) | 絶縁ゲイト型電界効果半導体装置 | |
| JP2652366B2 (ja) | 半導体装置とその作製方法 | |
| JP3232050B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JP2002270855A (ja) | 絶縁ゲイト型電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |