JPS5823479A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5823479A JPS5823479A JP56122657A JP12265781A JPS5823479A JP S5823479 A JPS5823479 A JP S5823479A JP 56122657 A JP56122657 A JP 56122657A JP 12265781 A JP12265781 A JP 12265781A JP S5823479 A JPS5823479 A JP S5823479A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- aluminum
- region
- semiconductor device
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 150000002500 ions Chemical class 0.000 claims abstract 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 28
- 229910052782 aluminium Inorganic materials 0.000 claims description 28
- 238000000137 annealing Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 18
- 238000005468 ion implantation Methods 0.000 abstract description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 229910052785 arsenic Inorganic materials 0.000 abstract description 3
- -1 arsenic ions Chemical class 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010521 absorption reaction Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000010979 ruby Substances 0.000 description 2
- 229910001750 ruby Inorganic materials 0.000 description 2
- 241000123815 Lutjanus apodus Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000003414 extremity Anatomy 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/09—Laser anneal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/091—Laser beam processing of fets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/106—Masks, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/141—Self-alignment coat gate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、アルミニウム・ゲート電極をマスクとしてセ
ルフ・アラインメント方式で不純物領域を形成するのに
好適な半導体装置の製造方法に関する。
ルフ・アラインメント方式で不純物領域を形成するのに
好適な半導体装置の製造方法に関する。
従来、電界効果トランジスタのソース領域及びドレイン
領域を形成するに際し、ゲート電極をマスクにして所謂
セルフ・アラインメント方式を適用することが行なわれ
ている。この方式に依ると、フォト・マスクの位置合せ
余裕などは不要であるから、装置を高集積化するのには
極めて有効な技法である。しかしながら、その場合、ソ
ース領域及びドレイン領域を活性化する熱処理工程の関
係でゲート電極の材料は耐熱性が大であるものを必要と
し、通常は多結晶シリコンが利用されている。
領域を形成するに際し、ゲート電極をマスクにして所謂
セルフ・アラインメント方式を適用することが行なわれ
ている。この方式に依ると、フォト・マスクの位置合せ
余裕などは不要であるから、装置を高集積化するのには
極めて有効な技法である。しかしながら、その場合、ソ
ース領域及びドレイン領域を活性化する熱処理工程の関
係でゲート電極の材料は耐熱性が大であるものを必要と
し、通常は多結晶シリコンが利用されている。
ところが、多結晶シリコンは、かなシの程度に不純物を
導入してもアルミニウムに比較すると抵抗値は大であり
、従って装置のスイッチング・スピードは低下する。
導入してもアルミニウムに比較すると抵抗値は大であり
、従って装置のスイッチング・スピードは低下する。
ところで、近年、半導体にレーザ・ビームを照射してア
ニールすることが行なわれつつある。アルミニウムは耐
熱性は悪いがレーザ・ビームを良く反射スるので、アル
ミニウム・ゲート電極をマスクにしてイオン注入法にて
ソース領域及びドレイン領域を形成した後、それ等領域
をレーザ・ビーム照射でアニールすれば、アルミニウム
・ゲート電極を有する電界効果トランジスタをセルフ・
アラインノット方式で作製できる可能性があシ、この種
半導体装置の集積性及び高速性を向上させることができ
ると考えられている。
ニールすることが行なわれつつある。アルミニウムは耐
熱性は悪いがレーザ・ビームを良く反射スるので、アル
ミニウム・ゲート電極をマスクにしてイオン注入法にて
ソース領域及びドレイン領域を形成した後、それ等領域
をレーザ・ビーム照射でアニールすれば、アルミニウム
・ゲート電極を有する電界効果トランジスタをセルフ・
アラインノット方式で作製できる可能性があシ、この種
半導体装置の集積性及び高速性を向上させることができ
ると考えられている。
そζで問題となるのはレーザ・ビーム照射に依ってアル
ミニウム・ゲート電極が受ける影響であるが、レーザ・
ビームが強力であると、如何にアル１＝クムが光を反射
するとは云え破壊されてしまう。例えば、ルビー・レー
ザ・ビームのエネルギを２．２ （１）にして通常のア
ル１ニウム・ゲート電極に照射するとアル１ニウムは溶
けて飛散する。
ミニウム・ゲート電極が受ける影響であるが、レーザ・
ビームが強力であると、如何にアル１＝クムが光を反射
するとは云え破壊されてしまう。例えば、ルビー・レー
ザ・ビームのエネルギを２．２ （１）にして通常のア
ル１ニウム・ゲート電極に照射するとアル１ニウムは溶
けて飛散する。
また、エネルギを０．３１ （７）にすると電極表面に
亀甲状クラックが発生した。更にまた、エネルギを０．
１４６ （１）にするとアル１＝ウムには何−事もなか
つ九が、不純物領域の活性化が不充分であった。
亀甲状クラックが発生した。更にまた、エネルギを０．
１４６ （１）にするとアル１＝ウムには何−事もなか
つ九が、不純物領域の活性化が不充分であった。
即ち、砒素イオン（Ａｘ”）をドーズ量５Ｘ１０”蕃〔
１−雪〕、注入エネルギ１００（ｆ−りの県外で注入し
て形成した領域をエネルギ０．１４６ ＣＩ〕でアーー
ルすると１００ＣＤ／口〕程度のシート抵抗値となるが
、０．３（１）の場合は５０〔Ω／口〕を得ることがで
きる。
１−雪〕、注入エネルギ１００（ｆ−りの県外で注入し
て形成した領域をエネルギ０．１４６ ＣＩ〕でアーー
ルすると１００ＣＤ／口〕程度のシート抵抗値となるが
、０．３（１）の場合は５０〔Ω／口〕を得ることがで
きる。
本発明は、アルミニウム・ゲート電極を有する半導体装
置をセルフ・アラインメント方式で形成するに際し、イ
オン注入領域の抵抗値が充分に低下するようにレーザ・
アニールしてもアルミニウム・ゲート電極が損傷されな
いようにして、高集積かつ高速のこの種装置を容易に得
られるようにするものであシ、以下これを詳細に説明す
る。
置をセルフ・アラインメント方式で形成するに際し、イ
オン注入領域の抵抗値が充分に低下するようにレーザ・
アニールしてもアルミニウム・ゲート電極が損傷されな
いようにして、高集積かつ高速のこの種装置を容易に得
られるようにするものであシ、以下これを詳細に説明す
る。
本発明をなすにあたシ、種々検討した結果、前記の如き
亀甲状クラックが発生する理由は、レーザ・ビームで加
熱されたアルミニウム・ゲート電極が膨張し、その後、
表面からの熱放散で冷却されてゆく過程で当初は表面の
みで収縮を生ずるととに基因すると判断された。
亀甲状クラックが発生する理由は、レーザ・ビームで加
熱されたアルミニウム・ゲート電極が膨張し、その後、
表面からの熱放散で冷却されてゆく過程で当初は表面の
みで収縮を生ずるととに基因すると判断された。
そこで、アル１＝りム・ゲート電極上に絶縁膜を形成し
てからレーザ・アニールを行なうと亀甲状クラックは発
生することなく充分なアニールを行なう仁とができた。
てからレーザ・アニールを行なうと亀甲状クラックは発
生することなく充分なアニールを行なう仁とができた。
この理由は絶縁膜に依シアル１＝ウム・ゲート電極表面
からの熱放散が抑制され、該アル１＝クム・ゲート電極
中の温度分布がなだらかなものとなると同時に絶縁膜が
アルミニウム・ゲート電極のクラックを力学的に抑止す
るからであると考えられる。
からの熱放散が抑制され、該アル１＝クム・ゲート電極
中の温度分布がなだらかなものとなると同時に絶縁膜が
アルミニウム・ゲート電極のクラックを力学的に抑止す
るからであると考えられる。
第１図乃至第３図は本発明−実施例を説明する為の工Ｓ
要所に於ける半導体装置の要部断面説明図で＃）シ、次
に、これ等の図を参照しつつ説明する。
要所に於ける半導体装置の要部断面説明図で＃）シ、次
に、これ等の図を参照しつつ説明する。
第１図参照
（１）通常の技法にて、例えばｐ型シリコン半導体基板
１に二酸化シリコン・フィールド絶縁層２、二酸化シリ
コン・ゲート絶縁ａ５、アルミニウム・ゲート電極４を
形成する。
１に二酸化シリコン・フィールド絶縁層２、二酸化シリ
コン・ゲート絶縁ａ５、アルミニウム・ゲート電極４を
形成する。
（２） イオン注入法にて、砒素イオンの注入を行な
い、？型ソース領域５、％＋型ドレイン領域６を形成す
る。伺、イオン注入の条件は、ドーズ量５ Ｘ １０”
（５１−”）、注入エネルギ１００ （ｆｇＰ’：ｌで
ある。
い、？型ソース領域５、％＋型ドレイン領域６を形成す
る。伺、イオン注入の条件は、ドーズ量５ Ｘ １０”
（５１−”）、注入エネルギ１００ （ｆｇＰ’：ｌで
ある。
第２図参照
（３）例えば陽極酸化法を適用し、アル１＝ウム・ゲー
ト電極４０表面を酸化し、酸化アルミニウムＣＡｊｉ＊
Ｏ，）膜７を形成する。この、工程は上記イオン注入
工程（２）の前に行なってもよい。
ト電極４０表面を酸化し、酸化アルミニウムＣＡｊｉ＊
Ｏ，）膜７を形成する。この、工程は上記イオン注入
工程（２）の前に行なってもよい。
（４）例えば波長１．０６ （μ講〕のＹＡＧレーザを
エネルギ０．３（１） として照射し、ソース領域５
、ドレイン領域６のアニーリングを行なう。これに依シ
、それ等領域５．６のシート抵抗は約５０〔Ω／口〕程
度となる。伺、ゲート電極４にり２ツクは生じない。
エネルギ０．３（１） として照射し、ソース領域５
、ドレイン領域６のアニーリングを行なう。これに依シ
、それ等領域５．６のシート抵抗は約５０〔Ω／口〕程
度となる。伺、ゲート電極４にり２ツクは生じない。
第５図参照
（５） 通常の技法にて、燐硅酸ガラス層８の形成、
その燐硅酸ガラス層８及びゲート絶縁膜３をパターニン
グすることに依る電極コンタクト窓の形成、アルミニラ
ム屡の形成、該アルミニウム層をパターニングすること
に依るソース電極９及びドレイン電極１０の形成、燐硅
酸ガラス層１１の形成を行なって完成させる。
その燐硅酸ガラス層８及びゲート絶縁膜３をパターニン
グすることに依る電極コンタクト窓の形成、アルミニラ
ム屡の形成、該アルミニウム層をパターニングすること
に依るソース電極９及びドレイン電極１０の形成、燐硅
酸ガラス層１１の形成を行なって完成させる。
前記実施例に於ける酸化アル１＝ウム膜７は他の絶縁膜
、例えば窒化シリコン膜、二酸化シリコン膜外どに代替
することができる。また、酸化アル１＝ウム膜７を形成
する技術は、陽極酸化法以外にプラズマ酸化法、Ｃ１’
Ｄ法などを適用できる。
、例えば窒化シリコン膜、二酸化シリコン膜外どに代替
することができる。また、酸化アル１＝ウム膜７を形成
する技術は、陽極酸化法以外にプラズマ酸化法、Ｃ１’
Ｄ法などを適用できる。
ところで、アルミニウム膜の上に絶縁膜が存在する場合
に於けるアルミニウム膜のレーザ・ビーム吸収率Ｔは絶
縁膜の厚さｔに依って第４図に見られるように変化する
。これは光の干渉に依るものである。
に於けるアルミニウム膜のレーザ・ビーム吸収率Ｔは絶
縁膜の厚さｔに依って第４図に見られるように変化する
。これは光の干渉に依るものである。
第４図から明らかであるが吸収率Ｔを最小にする為には
膜厚ｔを、 λ ２％ Ｓ：絶縁膜の屈折率 λ：真空中のレーザ光波長 惰：正の整数 とすることが有効である。伺、第４図のデータは波長１
．０６ Ｃμ票〕のＹＡＧレーザを用いて得たものであ
る。
膜厚ｔを、 λ ２％ Ｓ：絶縁膜の屈折率 λ：真空中のレーザ光波長 惰：正の整数 とすることが有効である。伺、第４図のデータは波長１
．０６ Ｃμ票〕のＹＡＧレーザを用いて得たものであ
る。
従って、前記実施例の如く、絶縁膜としてＡｌ、０゜を
使用した場合には、外〜１．７７であるから、波長０．
６９４ Ｃμ簿〕のルビー・レーザを使用した際はＡち
Ｏ１膜の厚さを１９６０ に） 、波長１．０３ （ｐ
ｇ）のＹＡＧレーザを使用した際はＡＩＬ、 Ｏａ膜の
厚さを２９００ ｒニーＡ〕にすると良い。これ勢の膜
厚は全て前記’−・ｓから得２話 たものであるが、第４図の曲線から判るように、程度に
しても吸収率Ｔを最小に近い値にすることができる。
使用した場合には、外〜１．７７であるから、波長０．
６９４ Ｃμ簿〕のルビー・レーザを使用した際はＡち
Ｏ１膜の厚さを１９６０ に） 、波長１．０３ （ｐ
ｇ）のＹＡＧレーザを使用した際はＡＩＬ、 Ｏａ膜の
厚さを２９００ ｒニーＡ〕にすると良い。これ勢の膜
厚は全て前記’−・ｓから得２話 たものであるが、第４図の曲線から判るように、程度に
しても吸収率Ｔを最小に近い値にすることができる。
以上説明した通シ、本発明に依れば、アルζニウムの表
面にレーザ・ビームの吸収率を低下させる絶縁膜を形成
してから、レーザ・ビームの照射に依る不純物導入領域
のアニーリングを行なうものであるから、レーザ・ビー
ムのエネルギを大にして充分なアニールを行なっても、
アルミニウムがレーザ・ビームを余シ吸収しないこと、
絶縁膜が熱放散を抑止してアル＜ニウム内の温度分布を
緩和すること、絶縁膜がアルにニウムに力学的抑止力を
及ぼすことなどから、アルζニウムに亀甲状クラックが
入るのを防止することができる。従って、アルζニウム
・ゲート電極を用いてセルフ・アラインメント方式で電
界効果トランジスタを含む半導体装置を製造するのに有
−である。
面にレーザ・ビームの吸収率を低下させる絶縁膜を形成
してから、レーザ・ビームの照射に依る不純物導入領域
のアニーリングを行なうものであるから、レーザ・ビー
ムのエネルギを大にして充分なアニールを行なっても、
アルミニウムがレーザ・ビームを余シ吸収しないこと、
絶縁膜が熱放散を抑止してアル＜ニウム内の温度分布を
緩和すること、絶縁膜がアルにニウムに力学的抑止力を
及ぼすことなどから、アルζニウムに亀甲状クラックが
入るのを防止することができる。従って、アルζニウム
・ゲート電極を用いてセルフ・アラインメント方式で電
界効果トランジスタを含む半導体装置を製造するのに有
−である。
第１図乃至第３図は本発明一実施例を説明する為の工程
要所に於ける半導体装置の要部断面説明図、第４図はレ
ーザービーム吸収率対絶縁膜厚の関係を表わす線図であ
る。 図に於いて、１は基板、２は絶縁層、５はゲート絶縁膜
、４はアルミニウム・ゲート電極、５はソース領域、６
はドレイン領域、７はＡちＯ８膜である。 特許出願人 富士通株式会社 代理人弁理士玉蟲久五部（外５名） 第１図 第２図 第３１２１
要所に於ける半導体装置の要部断面説明図、第４図はレ
ーザービーム吸収率対絶縁膜厚の関係を表わす線図であ
る。 図に於いて、１は基板、２は絶縁層、５はゲート絶縁膜
、４はアルミニウム・ゲート電極、５はソース領域、６
はドレイン領域、７はＡちＯ８膜である。 特許出願人 富士通株式会社 代理人弁理士玉蟲久五部（外５名） 第１図 第２図 第３１２１
Claims (1)
- アルミニウム・ゲート電極をマスクとして一導電型半導
体基板に反対導電型の不純物イオンを注入して不純物導
入領域を形成し、かつ該アルミニウム・ゲート電極の少
なくとも上面を絶縁膜で覆った後Ｋ、レーザ・ビームを
照射して前記不純物導入領域のアニーリングを行なう工
程が含まれてなることを特徴とする半導体装置の製造方
法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56122657A JPS5823479A (ja) | 1981-08-05 | 1981-08-05 | 半導体装置の製造方法 |
| US06/405,269 US4468855A (en) | 1981-08-05 | 1982-08-04 | Method of making aluminum gate self-aligned FET by selective beam annealing through reflective and antireflective coatings |
| DE8282304148T DE3279614D1 (en) | 1981-08-05 | 1982-08-05 | The production of semiconductor devices by methods involving annealing |
| EP82304148A EP0072216B1 (en) | 1981-08-05 | 1982-08-05 | The production of semiconductor devices by methods involving annealing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56122657A JPS5823479A (ja) | 1981-08-05 | 1981-08-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5823479A true JPS5823479A (ja) | 1983-02-12 |
| JPS6259896B2 JPS6259896B2 (ja) | 1987-12-14 |
Family
ID=14841395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56122657A Granted JPS5823479A (ja) | 1981-08-05 | 1981-08-05 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4468855A (ja) |
| EP (1) | EP0072216B1 (ja) |
| JP (1) | JPS5823479A (ja) |
| DE (1) | DE3279614D1 (ja) |
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521794A (ja) * | 1991-02-04 | 1993-01-29 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
| JPH05114724A (ja) * | 1991-08-26 | 1993-05-07 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型半導体装置およびその作製方法 |
| JPH05160153A (ja) * | 1991-12-03 | 1993-06-25 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JPH05267667A (ja) * | 1991-08-23 | 1993-10-15 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
| JPH05283694A (ja) * | 1991-08-23 | 1993-10-29 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
| JPH05335482A (ja) * | 1992-05-29 | 1993-12-17 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタを有する多層半導体集積回路 |
| JPH05343430A (ja) * | 1991-08-23 | 1993-12-24 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
| JPH0653509A (ja) * | 1991-05-11 | 1994-02-25 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
| JPH06196500A (ja) * | 1991-05-16 | 1994-07-15 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
| JPH06244200A (ja) * | 1991-03-06 | 1994-09-02 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
| JPH06291315A (ja) * | 1991-08-23 | 1994-10-18 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
| JPH0778782A (ja) * | 1993-06-18 | 1995-03-20 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH08242003A (ja) * | 1995-12-22 | 1996-09-17 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
| JPH08242004A (ja) * | 1995-12-22 | 1996-09-17 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置の作製方法 |
| JPH08248445A (ja) * | 1995-12-22 | 1996-09-27 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置 |
| JPH08250748A (ja) * | 1995-12-22 | 1996-09-27 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
| JPH08250747A (ja) * | 1991-05-16 | 1996-09-27 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置 |
| JPH08298331A (ja) * | 1996-04-17 | 1996-11-12 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
| US5619045A (en) * | 1993-11-05 | 1997-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US5736414A (en) * | 1994-07-14 | 1998-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US5879969A (en) * | 1991-03-06 | 1999-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US5917225A (en) * | 1992-03-05 | 1999-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor having specific dielectric structures |
| US5962897A (en) * | 1992-06-18 | 1999-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6004831A (en) * | 1991-09-25 | 1999-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a thin film semiconductor device |
| US6147375A (en) * | 1992-02-05 | 2000-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device |
| US6323528B1 (en) | 1991-03-06 | 2001-11-27 | Semiconductor Energy Laboratory Co,. Ltd. | Semiconductor device |
| US6410374B1 (en) | 1992-12-26 | 2002-06-25 | Semiconductor Energy Laborartory Co., Ltd. | Method of crystallizing a semiconductor layer in a MIS transistor |
| US6489632B1 (en) | 1993-01-18 | 2002-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a gate oxide film |
| US6544825B1 (en) | 1992-12-26 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a MIS transistor |
| US6624450B1 (en) | 1992-03-27 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6624477B1 (en) | 1992-10-09 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6867431B2 (en) | 1993-09-20 | 2005-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6964890B1 (en) | 1992-03-17 | 2005-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0058548B1 (en) * | 1981-02-16 | 1986-08-06 | Fujitsu Limited | Method of producing mosfet type semiconductor device |
| CA1186070A (en) * | 1983-06-17 | 1985-04-23 | Iain D. Calder | Laser activated polysilicon connections for redundancy |
| US4545823A (en) * | 1983-11-14 | 1985-10-08 | Hewlett-Packard Company | Grain boundary confinement in silicon-on-insulator films |
| DE3342773A1 (de) * | 1983-11-25 | 1985-06-05 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von spannungsfesten mos-feldeffekttransistoren mit weichen konzentrationsprofilen am drain-uebergang |
| US4727044A (en) | 1984-05-18 | 1988-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of making a thin film transistor with laser recrystallized source and drain |
| US4621411A (en) * | 1984-09-28 | 1986-11-11 | Texas Instruments Incorporated | Laser-enhanced drive in of source and drain diffusions |
| US4749662A (en) * | 1984-12-14 | 1988-06-07 | Rockwell International Corporation | Diffused field CMOS-bulk process |
| JPS62177909A (ja) * | 1986-01-31 | 1987-08-04 | Hitachi Ltd | 半導体装置の製造方法 |
| US6008078A (en) * | 1990-07-24 | 1999-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| JP2999271B2 (ja) * | 1990-12-10 | 2000-01-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US6028333A (en) * | 1991-02-16 | 2000-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors |
| JP3556679B2 (ja) | 1992-05-29 | 2004-08-18 | 株式会社半導体エネルギー研究所 | 電気光学装置 |
| EP0499979A3 (en) | 1991-02-16 | 1993-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| USRE36314E (en) * | 1991-03-06 | 1999-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode |
| US6713783B1 (en) | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
| JP2873632B2 (ja) * | 1991-03-15 | 1999-03-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2794499B2 (ja) * | 1991-03-26 | 1998-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6975296B1 (en) | 1991-06-14 | 2005-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US6778231B1 (en) | 1991-06-14 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical display device |
| US5414442A (en) * | 1991-06-14 | 1995-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US5650338A (en) * | 1991-08-26 | 1997-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming thin film transistor |
| US6849872B1 (en) * | 1991-08-26 | 2005-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| JP3277533B2 (ja) * | 1992-01-08 | 2002-04-22 | ソニー株式会社 | 半導体装置の製造方法 |
| JP3211377B2 (ja) * | 1992-06-17 | 2001-09-25 | ソニー株式会社 | 半導体装置の製造方法 |
| JPH06124913A (ja) * | 1992-06-26 | 1994-05-06 | Semiconductor Energy Lab Co Ltd | レーザー処理方法 |
| US5576556A (en) * | 1993-08-20 | 1996-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Thin film semiconductor device with gate metal oxide and sidewall spacer |
| JPH06232069A (ja) * | 1993-02-04 | 1994-08-19 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JPH0766152A (ja) * | 1993-08-30 | 1995-03-10 | Sony Corp | 半導体装置の製造方法 |
| US5719065A (en) | 1993-10-01 | 1998-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with removable spacers |
| US6747627B1 (en) | 1994-04-22 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device |
| JP3402400B2 (ja) | 1994-04-22 | 2003-05-06 | 株式会社半導体エネルギー研究所 | 半導体集積回路の作製方法 |
| US6133620A (en) | 1995-05-26 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
| US6867432B1 (en) * | 1994-06-09 | 2005-03-15 | Semiconductor Energy Lab | Semiconductor device having SiOxNy gate insulating film |
| JP3565983B2 (ja) * | 1996-04-12 | 2004-09-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6372592B1 (en) | 1996-12-18 | 2002-04-16 | United States Of America As Represented By The Secretary Of The Navy | Self-aligned MOSFET with electrically active mask |
| US6370502B1 (en) * | 1999-05-27 | 2002-04-09 | America Online, Inc. | Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec |
| US6245692B1 (en) * | 1999-11-23 | 2001-06-12 | Agere Systems Guardian Corp. | Method to selectively heat semiconductor wafers |
| EP1139409A3 (en) * | 2000-02-29 | 2003-01-02 | Agere Systems Guardian Corporation | Selective laser anneal on semiconductor material |
| KR100493382B1 (ko) * | 2002-08-28 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
| US9287405B2 (en) * | 2011-10-13 | 2016-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor |
| US11244907B2 (en) | 2020-01-02 | 2022-02-08 | International Business Machines Corporation | Metal surface preparation for increased alignment contrast |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50120365A (ja) * | 1974-03-05 | 1975-09-20 | ||
| US4243433A (en) * | 1978-01-18 | 1981-01-06 | Gibbons James F | Forming controlled inset regions by ion implantation and laser bombardment |
| DE2837653A1 (de) * | 1978-08-29 | 1980-04-17 | Siemens Ag | Verfahren zur lokal begrenzten erwaermung von festkoerpern |
| US4381201A (en) * | 1980-03-11 | 1983-04-26 | Fujitsu Limited | Method for production of semiconductor devices |
| US4284659A (en) * | 1980-05-12 | 1981-08-18 | Bell Telephone Laboratories | Insulation layer reflow |
| US4379727A (en) * | 1981-07-08 | 1983-04-12 | International Business Machines Corporation | Method of laser annealing of subsurface ion implanted regions |
-
1981
- 1981-08-05 JP JP56122657A patent/JPS5823479A/ja active Granted
-
1982
- 1982-08-04 US US06/405,269 patent/US4468855A/en not_active Expired - Lifetime
- 1982-08-05 DE DE8282304148T patent/DE3279614D1/de not_active Expired
- 1982-08-05 EP EP82304148A patent/EP0072216B1/en not_active Expired
Cited By (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521794A (ja) * | 1991-02-04 | 1993-01-29 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
| JPH06244200A (ja) * | 1991-03-06 | 1994-09-02 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
| US5879969A (en) * | 1991-03-06 | 1999-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6323528B1 (en) | 1991-03-06 | 2001-11-27 | Semiconductor Energy Laboratory Co,. Ltd. | Semiconductor device |
| JPH0653509A (ja) * | 1991-05-11 | 1994-02-25 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
| US6555843B1 (en) | 1991-05-16 | 2003-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JPH08250747A (ja) * | 1991-05-16 | 1996-09-27 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置 |
| US6017783A (en) * | 1991-05-16 | 2000-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device using an insulated gate electrode as a mask |
| JPH06196500A (ja) * | 1991-05-16 | 1994-07-15 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
| US6013928A (en) * | 1991-08-23 | 2000-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having interlayer insulating film and method for forming the same |
| JPH06291315A (ja) * | 1991-08-23 | 1994-10-18 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
| JPH05343430A (ja) * | 1991-08-23 | 1993-12-24 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
| JPH05283694A (ja) * | 1991-08-23 | 1993-10-29 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
| JPH05267667A (ja) * | 1991-08-23 | 1993-10-15 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
| US7821011B2 (en) | 1991-08-26 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices and method of manufacturing the same |
| US7456427B2 (en) | 1991-08-26 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices and method of manufacturing the same |
| US6331723B1 (en) | 1991-08-26 | 2001-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device having at least two transistors having LDD region in one pixel |
| US6803600B2 (en) | 1991-08-26 | 2004-10-12 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices and method of manufacturing the same |
| JPH05114724A (ja) * | 1991-08-26 | 1993-05-07 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型半導体装置およびその作製方法 |
| US5962870A (en) * | 1991-08-26 | 1999-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices |
| US6979840B1 (en) | 1991-09-25 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having anodized metal film between the gate wiring and drain wiring |
| US6004831A (en) * | 1991-09-25 | 1999-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a thin film semiconductor device |
| US7642584B2 (en) | 1991-09-25 | 2010-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JPH05160153A (ja) * | 1991-12-03 | 1993-06-25 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US6476447B1 (en) | 1992-02-05 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device including a transistor |
| US6147375A (en) * | 1992-02-05 | 2000-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device |
| US5917225A (en) * | 1992-03-05 | 1999-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor having specific dielectric structures |
| US6964890B1 (en) | 1992-03-17 | 2005-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6624450B1 (en) | 1992-03-27 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JPH05335482A (ja) * | 1992-05-29 | 1993-12-17 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタを有する多層半導体集積回路 |
| US5962897A (en) * | 1992-06-18 | 1999-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6790749B2 (en) | 1992-10-09 | 2004-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US6455875B2 (en) | 1992-10-09 | 2002-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having enhanced field mobility |
| US7109108B2 (en) | 1992-10-09 | 2006-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device having metal silicide |
| US7723788B2 (en) | 1992-10-09 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6624477B1 (en) | 1992-10-09 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8017506B2 (en) | 1992-10-09 | 2011-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7602020B2 (en) | 1992-10-09 | 2009-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6544825B1 (en) | 1992-12-26 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a MIS transistor |
| US6410374B1 (en) | 1992-12-26 | 2002-06-25 | Semiconductor Energy Laborartory Co., Ltd. | Method of crystallizing a semiconductor layer in a MIS transistor |
| US7351615B2 (en) | 1992-12-26 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a MIS transistor |
| US7408233B2 (en) | 1993-01-18 | 2008-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having N-channel thin film transistor with LDD regions and P-channel thin film transistor with LDD region |
| US6995432B2 (en) | 1993-01-18 | 2006-02-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a gate oxide film with some NTFTS with LDD regions and no PTFTS with LDD regions |
| US6489632B1 (en) | 1993-01-18 | 2002-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a gate oxide film |
| JPH0778782A (ja) * | 1993-06-18 | 1995-03-20 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6867431B2 (en) | 1993-09-20 | 2005-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US5619045A (en) * | 1993-11-05 | 1997-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US5736414A (en) * | 1994-07-14 | 1998-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JPH08248445A (ja) * | 1995-12-22 | 1996-09-27 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置 |
| JPH08242003A (ja) * | 1995-12-22 | 1996-09-17 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
| JPH08242004A (ja) * | 1995-12-22 | 1996-09-17 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置の作製方法 |
| JPH08250748A (ja) * | 1995-12-22 | 1996-09-27 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
| JPH08298331A (ja) * | 1996-04-17 | 1996-11-12 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0072216A3 (en) | 1985-12-18 |
| EP0072216B1 (en) | 1989-04-12 |
| DE3279614D1 (en) | 1989-05-18 |
| JPS6259896B2 (ja) | 1987-12-14 |
| EP0072216A2 (en) | 1983-02-16 |
| US4468855A (en) | 1984-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5823479A (ja) | 半導体装置の製造方法 | |
| JP3277533B2 (ja) | 半導体装置の製造方法 | |
| JP2002524846A (ja) | 小型集積回路の作製における用途に適したガス浸漬レーザアニーリング方法 | |
| US6544825B1 (en) | Method of fabricating a MIS transistor | |
| US20050191796A1 (en) | Method for manufacturing thin film transistor | |
| JPS5891621A (ja) | 半導体装置の製造方法 | |
| JPH07112063B2 (ja) | 電界効果トランジスタの製作方法 | |
| US6410374B1 (en) | Method of crystallizing a semiconductor layer in a MIS transistor | |
| JP2002246329A (ja) | 半導体基板の極浅ｐｎ接合の形成方法 | |
| JPH0797565B2 (ja) | 半導体装置の製造方法 | |
| JPH0677155A (ja) | 半導体基板の熱処理方法 | |
| JP3063207B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3143967B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH01256124A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR100188090B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 및 그 제조방법 | |
| JPH01303727A (ja) | 不純物ゲッタリング方法 | |
| JPS6327063A (ja) | 半導体装置の製造方法 | |
| JPS60117782A (ja) | Ｍｏｓ型電界効果トランジスタ及びその製造方法 | |
| JPH06267974A (ja) | 半導体素子の製造方法 | |
| JPH01128575A (ja) | 半導体装置の製造方法 | |
| JPS63318125A (ja) | 半導体装置の製造方法 | |
| JP3370029B2 (ja) | 半導体装置の作製方法 | |
| JP3084089B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JPH06204248A (ja) | Ｍｉｓトランジスタの作製方法 | |
| JPS5851509A (ja) | 半導体装置の製造方法 |