JPH01256124A - Ｍｏｓ型半導体装置の製造方法 - Google Patents
Ｍｏｓ型半導体装置の製造方法Info
- Publication number
- JPH01256124A JPH01256124A JP8614988A JP8614988A JPH01256124A JP H01256124 A JPH01256124 A JP H01256124A JP 8614988 A JP8614988 A JP 8614988A JP 8614988 A JP8614988 A JP 8614988A JP H01256124 A JPH01256124 A JP H01256124A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- implanted
- amorphous
- semiconductor device
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 12
- 150000002500 ions Chemical class 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 12
- 238000000137 annealing Methods 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 239000013078 crystal Substances 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 230000005465 channeling Effects 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- -1 silicon ions Chemical class 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はＭＯ８型半導体装置を製造する方法に関し、特
にゲート電極を形成した後、そのゲート電極をマスクと
して自己整合的に不純物イオンを注入してソース領域と
ドレイン領域を形成する工程を含むＭＯ８型半導体装置
の製造方法に関するものである。
にゲート電極を形成した後、そのゲート電極をマスクと
して自己整合的に不純物イオンを注入してソース領域と
ドレイン領域を形成する工程を含むＭＯ８型半導体装置
の製造方法に関するものである。
（従来技術）
ポリシリコンゲート電極をもつＭＯ８型半導体装置では
、ソース領域とドレイン領域を形成するために自己整合
的不純物イオン注入を行なう。
、ソース領域とドレイン領域を形成するために自己整合
的不純物イオン注入を行なう。
シリコン基板は単結晶基板であり、原子の配列に規則性
があるため、不純物イオンをある入射角度で打ち込むと
原子の配列の間隙を通って不純物イオンが奥深く到達す
る。この現象はチャネリング現象と呼ばれている。
があるため、不純物イオンをある入射角度で打ち込むと
原子の配列の間隙を通って不純物イオンが奥深く到達す
る。この現象はチャネリング現象と呼ばれている。
そこで、従来はチャネリング効果が無視できるようにす
るために、第２図に示されるようにシリコン基板１の表
面に対してイオンの入射角θを６〜７度以上１例えば８
度傾けてイオン注入を行なっている。第２図において、
１はシリコン基板、２はフィールド酸化膜、３はゲート
酸化膜、４はゲート電極、１０はイオンの注入方向であ
る。
るために、第２図に示されるようにシリコン基板１の表
面に対してイオンの入射角θを６〜７度以上１例えば８
度傾けてイオン注入を行なっている。第２図において、
１はシリコン基板、２はフィールド酸化膜、３はゲート
酸化膜、４はゲート電極、１０はイオンの注入方向であ
る。
このように、斜め方向からイオン注入を行なうために、
ゲート電極４の厚さによるシャドー効果によって、図で
Ａで示される部分にはイオンが注入されなくなる。
ゲート電極４の厚さによるシャドー効果によって、図で
Ａで示される部分にはイオンが注入されなくなる。
ＭｏＳトランジスタが微細化されるに伴なってこの斜め
イオン注入のシャドー効果による非対象性が無視できな
くなり、電気的特性や信頼性の面で問題が出てくる。
イオン注入のシャドー効果による非対象性が無視できな
くなり、電気的特性や信頼性の面で問題が出てくる。
そこで、不純物イオンの注入に先立ってシリコンイオン
を注入して基板１の表面を非晶質化し、その後不純物イ
オンを基板１に対して垂直方向に注入することによりチ
ャネリング効果が起こらないようにしている。
を注入して基板１の表面を非晶質化し、その後不純物イ
オンを基板１に対して垂直方向に注入することによりチ
ャネリング効果が起こらないようにしている。
しかし、基板表面を非晶質化するためには、シリコンを
ＩＸ １０”〜Ｉ Ｘ １０”／ ｃ ｍ”も注入しな
ければならず、その注入のために長時間を要する問題が
ある。
ＩＸ １０”〜Ｉ Ｘ １０”／ ｃ ｍ”も注入しな
ければならず、その注入のために長時間を要する問題が
ある。
（目的）
本発明は不純物イオンの注入の前にシリコン基板表面を
非晶質化して基板表面に対して垂直方向に注入してもチ
ャネリング現象が起こらないようにする方法に関し、短
時間でシリコン基板表面を非晶質化することのできる方
法を提供することを目的とするものである。
非晶質化して基板表面に対して垂直方向に注入してもチ
ャネリング現象が起こらないようにする方法に関し、短
時間でシリコン基板表面を非晶質化することのできる方
法を提供することを目的とするものである。
（構成）
本発明ではシリコン基板表面にエキシマレーザ光を照射
して非晶質化する。イオン注入はその後基板表面に対し
て垂直方向に行なう。
して非晶質化する。イオン注入はその後基板表面に対し
て垂直方向に行なう。
エキシマレーザは紫外線領域で高出力を得ることができ
る６紫外線はシリコン基板の表面で吸収され、シリコン
基板の表面を溶解して非晶質化する。
る６紫外線はシリコン基板の表面で吸収され、シリコン
基板の表面を溶解して非晶質化する。
高出力のレーザ光を得ることができるので、短時間で非
晶質化を起こさせることができる。
晶質化を起こさせることができる。
エキシマレーザとして代表的なものはＫｒＦレーザ（２
４９ｎｍ）、ＸｅＣ：ル−ザ（３０８ｎｍ）及びＡｒＦ
レーザ（１９３ｎｍ）である。これらの外にも（Ｆ、レ
ーザ１５７ｎｍ） 、ＸｅＦレーザ（３５１ｎｍ）など
がある６本発明ではいずれのエキシマレーザも用いるこ
とができる。
４９ｎｍ）、ＸｅＣ：ル−ザ（３０８ｎｍ）及びＡｒＦ
レーザ（１９３ｎｍ）である。これらの外にも（Ｆ、レ
ーザ１５７ｎｍ） 、ＸｅＦレーザ（３５１ｎｍ）など
がある６本発明ではいずれのエキシマレーザも用いるこ
とができる。
以下、実施例について具体的に説明する。
第１図（Ａ）から（Ｄ）により本発明におけるイオン注
入工程を示す。
入工程を示す。
（Ａ）シリコン基板１にフィールド酸化膜２．ゲート酸
化膜３及びゲー（−電極４が形成されている。
化膜３及びゲー（−電極４が形成されている。
（Ｂ’）エキシマレーザ光１１を照射する６レーザ光１
１のエネルギー密度を１〜２Ｊ／ｃｍ”にし、１スポツ
トあたりの照射時間を０．５秒程度にした場合、シリコ
ン基板１の表面から約０．１〜０．２μｍの深さにわた
って液相が形成される。
１のエネルギー密度を１〜２Ｊ／ｃｍ”にし、１スポツ
トあたりの照射時間を０．５秒程度にした場合、シリコ
ン基板１の表面から約０．１〜０．２μｍの深さにわた
って液相が形成される。
その後、冷却させると深さが約０．１〜０．２μｍの非
晶質相５が形成される。
晶質相５が形成される。
（Ｃ）次に、不純物イオンをシリコン基板１の表面に対
して垂直方向から注入する。例えばボロンイオンの場合
、２０−３０ Ｋ ｅ Ｖで１×１０１ｓ〜Ｉ Ｘ １
０”／ ｃ ｍ”注入する。注入されたイオンは非晶質
相５で捉えられる。もし、シリコン基板１の表面に非晶
質相がなければ、注入されたイオンがチャネリング効果
によりシリコン基板１の深いところまで到達し、ボロン
イオンの濃度ピークが深くなってしまう。
して垂直方向から注入する。例えばボロンイオンの場合
、２０−３０ Ｋ ｅ Ｖで１×１０１ｓ〜Ｉ Ｘ １
０”／ ｃ ｍ”注入する。注入されたイオンは非晶質
相５で捉えられる。もし、シリコン基板１の表面に非晶
質相がなければ、注入されたイオンがチャネリング効果
によりシリコン基板１の深いところまで到達し、ボロン
イオンの濃度ピークが深くなってしまう。
（Ｄ）その後、ランプアニールなどの短時間アニール装
置により加熱して、注入された不純物を活性化させ、非
晶質化されたシリコン基板１の表面の結晶を回復させる
。そのアニール条件は窒素雰囲気で１ｏｏｏ〜１１００
℃、１５〜６０秒である。このアニールにより、深さが
０．１５〜０．３μｍの浅い不純物拡散層６が形成され
、しかも。
置により加熱して、注入された不純物を活性化させ、非
晶質化されたシリコン基板１の表面の結晶を回復させる
。そのアニール条件は窒素雰囲気で１ｏｏｏ〜１１００
℃、１５〜６０秒である。このアニールにより、深さが
０．１５〜０．３μｍの浅い不純物拡散層６が形成され
、しかも。
シャドー効果が現われない。
シリコン基板表面を非晶質化するために使用するエキシ
マレーザの種類は特に限定するものではない。
マレーザの種類は特に限定するものではない。
また、注入される不純物イオンもボロンに限らず、燐、
砒素、アンチモンなど他の不純物イオンであっても本発
明を同様に適用することができる。
砒素、アンチモンなど他の不純物イオンであっても本発
明を同様に適用することができる。
（効果）
本発明ではシリコン基板表面を非晶質化した後。
自己整合法によりイオン注入を基板表面に対して垂直方
向から行なうようにしたので、シャドー効果がなくなり
、左右対称なＭＯＳトランジスタを形成することができ
、トランジスタの電気的特性が向上する。
向から行なうようにしたので、シャドー効果がなくなり
、左右対称なＭＯＳトランジスタを形成することができ
、トランジスタの電気的特性が向上する。
注入されたイオンが非晶質部分で捉えられるので、浅い
不純物拡散層を形成することができる。
不純物拡散層を形成することができる。
シリコン基板表面を非晶質化するために、エキシマレー
ザ光を照射するようにしたので、シリコンを注入する方
法に比べて短時間で非晶質化させることができる。
ザ光を照射するようにしたので、シリコンを注入する方
法に比べて短時間で非晶質化させることができる。
第１図（Ａ）から同図（Ｄ）は一実施例を工程順に示す
断面図、第２図は従来のイオン注入法を示す断面図であ
る。 １・・・・・・シリコン基板。 ４・・・・・・ゲート電極、 ５・・・・・・非晶質領域、 ６・・・・・・不純物拡散層。
断面図、第２図は従来のイオン注入法を示す断面図であ
る。 １・・・・・・シリコン基板。 ４・・・・・・ゲート電極、 ５・・・・・・非晶質領域、 ６・・・・・・不純物拡散層。
Claims (1)
- （１）ゲート電極を形成した後、そのゲート電極をマス
クとして自己整合的に不純物イオンを注入してソース領
域とドレイン領域を形成する工程を含む方法において、
イオン注入前にシリコン基板表面にエキシマレーザ光を
照射してシリコン基板表面を非晶質化し、イオン注入は
その後シリコン基板表面に対して垂直方向に行なうこと
を特徴とするＭＯＳ型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8614988A JPH01256124A (ja) | 1988-04-05 | 1988-04-05 | Ｍｏｓ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8614988A JPH01256124A (ja) | 1988-04-05 | 1988-04-05 | Ｍｏｓ型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01256124A true JPH01256124A (ja) | 1989-10-12 |
Family
ID=13878682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8614988A Pending JPH01256124A (ja) | 1988-04-05 | 1988-04-05 | Ｍｏｓ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01256124A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100266841B1 (ko) * | 1991-03-28 | 2000-09-15 | 이데이 노부유끼 | 확산영역형성수단을 개량한 반도체 장치의 제조방법 |
| WO2003046967A3 (en) * | 2001-11-30 | 2003-10-16 | Koninkl Philips Electronics Nv | Method of forming a doped region in a semiconductor body comprising a step of amorphization by irradiation |
| JP2006066686A (ja) * | 2004-08-27 | 2006-03-09 | Matsushita Electric Ind Co Ltd | 不純物導入方法および不純物導入装置 |
| JP2013065586A (ja) * | 2011-09-15 | 2013-04-11 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
-
1988
- 1988-04-05 JP JP8614988A patent/JPH01256124A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100266841B1 (ko) * | 1991-03-28 | 2000-09-15 | 이데이 노부유끼 | 확산영역형성수단을 개량한 반도체 장치의 제조방법 |
| WO2003046967A3 (en) * | 2001-11-30 | 2003-10-16 | Koninkl Philips Electronics Nv | Method of forming a doped region in a semiconductor body comprising a step of amorphization by irradiation |
| JP2006066686A (ja) * | 2004-08-27 | 2006-03-09 | Matsushita Electric Ind Co Ltd | 不純物導入方法および不純物導入装置 |
| JP2013065586A (ja) * | 2011-09-15 | 2013-04-11 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5956603A (en) | Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits | |
| US5399506A (en) | Semiconductor fabricating process | |
| JPS5823479A (ja) | 半導体装置の製造方法 | |
| JP3277533B2 (ja) | 半導体装置の製造方法 | |
| US4243433A (en) | Forming controlled inset regions by ion implantation and laser bombardment | |
| JPS60501927A (ja) | 浅い接合の半導体デバイス | |
| US20020086502A1 (en) | Method of forming a doped region in a semiconductor material | |
| JPH0691032B2 (ja) | 半導体装置の製造方法 | |
| JPS61179578A (ja) | 電界効果トランジスタの製作方法 | |
| JPH01256124A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2009048199A (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| JPH02191341A (ja) | Ｍｏｓ形電界効果トランジスタの製造方法 | |
| JP2002246329A (ja) | 半導体基板の極浅ｐｎ接合の形成方法 | |
| JP2808749B2 (ja) | 半導体基板への接合形成方法 | |
| JPH0797565B2 (ja) | 半導体装置の製造方法 | |
| JPH0677155A (ja) | 半導体基板の熱処理方法 | |
| JP3154139B2 (ja) | 相補型ｍｏｓ半導体装置の製造方法 | |
| JP5103695B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JPH0526343B2 (ja) | ||
| JP3084089B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JPH04250617A (ja) | 半導体における不純物のドーピング方法および半導体装置の製造方法 | |
| JP3182226B2 (ja) | 導電性多結晶シリコン膜の製造方法 | |
| JP2821628B2 (ja) | 半導体装置の製造方法 | |
| KR100671594B1 (ko) | 반도체 소자의 얕은 접합 트랜지스터 제조 방법 | |
| JPH06267974A (ja) | 半導体素子の製造方法 |