JP2808749B2 - 半導体基板への接合形成方法 - Google Patents
半導体基板への接合形成方法Info
- Publication number
- JP2808749B2 JP2808749B2 JP30225089A JP30225089A JP2808749B2 JP 2808749 B2 JP2808749 B2 JP 2808749B2 JP 30225089 A JP30225089 A JP 30225089A JP 30225089 A JP30225089 A JP 30225089A JP 2808749 B2 JP2808749 B2 JP 2808749B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- region
- semiconductor substrate
- melting point
- implanted region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体基板への浅い接合形成方法に関す
る。
る。
本発明は、半導体基板上に不純物イオンをイオン注入
し、その後550ないし600℃の低温度で熱処理することに
よって再結晶化させ、その後、再結晶化した領域の融点
（メルティング・ポイント）以内の高温度でのエキシマ
レーザ照射を行うことによって、不純物注入領域の活性
化をはかる。エキシマレーザの照射による半導体基板中
への熱の分布は高々400Å程度であるから、高濃度であ
って欠陥が少なくかつ極めて浅い接合形成ができる。ま
た、レーザ照射のパワーが溶融温度以内であるから表面
の平坦性が保持される。
し、その後550ないし600℃の低温度で熱処理することに
よって再結晶化させ、その後、再結晶化した領域の融点
（メルティング・ポイント）以内の高温度でのエキシマ
レーザ照射を行うことによって、不純物注入領域の活性
化をはかる。エキシマレーザの照射による半導体基板中
への熱の分布は高々400Å程度であるから、高濃度であ
って欠陥が少なくかつ極めて浅い接合形成ができる。ま
た、レーザ照射のパワーが溶融温度以内であるから表面
の平坦性が保持される。
MOSFETを用いたメモリ装置は、微細加工技術の進歩と
ともにますます大容量化の方向にある。大容量化を実現
するためには、平面的な微細加工技術と併せて、高濃度
で欠陥が少なくかつ極めて浅い接合の形成技術を確立す
る必要に迫られている。
ともにますます大容量化の方向にある。大容量化を実現
するためには、平面的な微細加工技術と併せて、高濃度
で欠陥が少なくかつ極めて浅い接合の形成技術を確立す
る必要に迫られている。
従来、Ｐ型の不純物を用いて浅い接合を形成するに
は、硼素（Ｂ）や２弗化硼素（BF2）をイオン源とし
て、シリコン基板にイオン注入法によって注入し、電気
炉またはランプアニールによってその領域を活性化させ
ていた。
は、硼素（Ｂ）や２弗化硼素（BF2）をイオン源とし
て、シリコン基板にイオン注入法によって注入し、電気
炉またはランプアニールによってその領域を活性化させ
ていた。
しかしながら、0.35μ以下の短チャンネルMOSFETのよ
うな浅い接合を形成する場合には、ＢやBF2のようなＰ
型の不純物は、砒素（As）のようなＮ型の不純物に比べ
て拡散定数が大きいため、不純物注入領域の電気的活性
化をはかるために必要なパワーを有するランプアニール
においては、２秒程度の短時間のアニールになってしま
い、安定性に欠ける問題があった。
うな浅い接合を形成する場合には、ＢやBF2のようなＰ
型の不純物は、砒素（As）のようなＮ型の不純物に比べ
て拡散定数が大きいため、不純物注入領域の電気的活性
化をはかるために必要なパワーを有するランプアニール
においては、２秒程度の短時間のアニールになってしま
い、安定性に欠ける問題があった。
また、イオン注入後、レーザによるアニールを用いる
方法として例えばNd−YAGレーザを用いたもの（特開昭5
5−78527）や、XeClのエキシマレーザを用いたもの（Ap
pl Phys Lett 1982年938ないし940頁）のような短波長
のパルスレーザを用いてアニールを行い、欠陥の発生を
少なくする方法が提案されていた。
方法として例えばNd−YAGレーザを用いたもの（特開昭5
5−78527）や、XeClのエキシマレーザを用いたもの（Ap
pl Phys Lett 1982年938ないし940頁）のような短波長
のパルスレーザを用いてアニールを行い、欠陥の発生を
少なくする方法が提案されていた。
イオン注入領域をレーザ照射して半導体基板を溶融さ
せてイオン注入領域を活性化させることによって浅い接
合を形成するとき、液相から固相に変化するとき欠陥が
発生しやすく、また溶融するので表面の平坦化も損なわ
れてしまうおそれがあった。
せてイオン注入領域を活性化させることによって浅い接
合を形成するとき、液相から固相に変化するとき欠陥が
発生しやすく、また溶融するので表面の平坦化も損なわ
れてしまうおそれがあった。
本発明は、これらの課題を改善するための接合の形成
方法を提供するものである。
方法を提供するものである。
本発明は、イオン注入後、550ないし600℃の低温度で
熱処理して不純物注入領域の再結晶化を行い、しかる
後、短波長のパルスレーザを照射することによって、高
濃度で欠陥が少なく、かつ極めて浅い接合を形成するこ
とを実現するものである。
熱処理して不純物注入領域の再結晶化を行い、しかる
後、短波長のパルスレーザを照射することによって、高
濃度で欠陥が少なく、かつ極めて浅い接合を形成するこ
とを実現するものである。
本発明のイオン注入後の低温度での熱処理によって不
純物注入領域を再結晶化させると、その領域の融点は、
単結晶シリコンの融点である1410℃しとなり、もとの非
晶質シリコンの融点である1150℃よりも高いので、その
後のレーザ照射において、活性化に必要なパワーをかけ
ることができる。また、短波長のパルスレーザを用いる
ことでシリコン基板中への熱の分布は極めて表面だけに
限られて、浅い接合を形成することができる。
純物注入領域を再結晶化させると、その領域の融点は、
単結晶シリコンの融点である1410℃しとなり、もとの非
晶質シリコンの融点である1150℃よりも高いので、その
後のレーザ照射において、活性化に必要なパワーをかけ
ることができる。また、短波長のパルスレーザを用いる
ことでシリコン基板中への熱の分布は極めて表面だけに
限られて、浅い接合を形成することができる。
本発明の実施例を、短チャンネルMOSFETのソースおよ
びドレイン領域の浅い接合形成を行う例として、第１図
ａないしｂを用いて説明する。
びドレイン領域の浅い接合形成を行う例として、第１図
ａないしｂを用いて説明する。
まず、第１図ａに示すように、単結晶のＮ型シリコン
基板１の表面に、イオン注入を選択的に行うためのマス
ク２を設ける。このマスク２はMOSFETのゲートとして用
いる構造をなしている。次に、Ｐ型の不純物源としてBF
2イオン３を用いてイオン注入を行い、Ｎ型シリコン基
板１の極めて表面近傍にのみＰ型の不純物注入領域4aを
形成する。イオン注入条件は、ソースおよびドレイン領
域として用いる場合、低抵抗すなわち活性不純物濃度を
高くする必要があるので、通常５×1015/cm2程度の高ド
ーズ量の注入を行う。チャンネリングテールの発生を抑
制するために、あらかじめシリコンのイオン注入を行
い、不純物注入領域4aを非晶質化しておいてもよい。こ
の不純物注入領域4aは、イオン注入によるダメージによ
って非晶質化しているので、再結晶化させるために550
ないし600℃の低温度アニールを行えば、固相成長によ
って不純物注入領域4aは再結晶化する。
基板１の表面に、イオン注入を選択的に行うためのマス
ク２を設ける。このマスク２はMOSFETのゲートとして用
いる構造をなしている。次に、Ｐ型の不純物源としてBF
2イオン３を用いてイオン注入を行い、Ｎ型シリコン基
板１の極めて表面近傍にのみＰ型の不純物注入領域4aを
形成する。イオン注入条件は、ソースおよびドレイン領
域として用いる場合、低抵抗すなわち活性不純物濃度を
高くする必要があるので、通常５×1015/cm2程度の高ド
ーズ量の注入を行う。チャンネリングテールの発生を抑
制するために、あらかじめシリコンのイオン注入を行
い、不純物注入領域4aを非晶質化しておいてもよい。こ
の不純物注入領域4aは、イオン注入によるダメージによ
って非晶質化しているので、再結晶化させるために550
ないし600℃の低温度アニールを行えば、固相成長によ
って不純物注入領域4aは再結晶化する。
次に、第１図ｂに示すように、不純物注入領域4aに例
えば波長が308ナノメートルであるXeClエキシマレーザ
５を照射すれば、不純物が活性化したＰ型領域4bを形成
することができる。このときのレーザ照射のパワーは、
再結晶化した不純物注入領域4aの融点である1410℃以内
に設定すればよく、またイオン注入条件に依存したSi融
点の変化も極めて小さくなるため、安定したパワーで活
性化が可能となり、再現性も向上する。また、エキシマ
レーザの照射によるシリコン中への熱の分布は、高々40
0Å程度であるから、Ｐ型領域4bの深さも同程度の極め
て浅い接合を形成することができる。また、溶融しない
照射パワーで活性化を行うので、Ｐ型領域4bの表面は平
坦である。このような浅い接合形成方法を用いて短チャ
ンネルMOSFETを実現することができる。
えば波長が308ナノメートルであるXeClエキシマレーザ
５を照射すれば、不純物が活性化したＰ型領域4bを形成
することができる。このときのレーザ照射のパワーは、
再結晶化した不純物注入領域4aの融点である1410℃以内
に設定すればよく、またイオン注入条件に依存したSi融
点の変化も極めて小さくなるため、安定したパワーで活
性化が可能となり、再現性も向上する。また、エキシマ
レーザの照射によるシリコン中への熱の分布は、高々40
0Å程度であるから、Ｐ型領域4bの深さも同程度の極め
て浅い接合を形成することができる。また、溶融しない
照射パワーで活性化を行うので、Ｐ型領域4bの表面は平
坦である。このような浅い接合形成方法を用いて短チャ
ンネルMOSFETを実現することができる。
本発明の実施例において、Ｐ型の不純物源にBF2イオ
ンを用いたがＢイオンでもよく、また、単結晶のＮ型シ
リコン基板へのＰ型領域の形成について説明したが、逆
の導電型であっても適用可能である。
ンを用いたがＢイオンでもよく、また、単結晶のＮ型シ
リコン基板へのＰ型領域の形成について説明したが、逆
の導電型であっても適用可能である。
本発明による接合形成方法を用いれば、エキシマレー
ザのような短波長のパルスレーザによるアニールを用い
て、極めて浅く、低抵抗の接合を形成することができ
る。また、あらかじめ低温度でのアニールによって不純
物注入領域を再結晶化しているので高い融点となり、ア
ニール条件が緩和され、溶融しない温度でのアニールが
行えるので表面の平坦性が保持される。
ザのような短波長のパルスレーザによるアニールを用い
て、極めて浅く、低抵抗の接合を形成することができ
る。また、あらかじめ低温度でのアニールによって不純
物注入領域を再結晶化しているので高い融点となり、ア
ニール条件が緩和され、溶融しない温度でのアニールが
行えるので表面の平坦性が保持される。
第１図ａないしｂは本発明の接合形成を示す工程図であ
る。 １……Ｎ型シリコン基板 ２……マスク ３……BF2イオン 4a……不純物注入領域 4b……Ｐ型領域 ５……エキシマレーザ
る。 １……Ｎ型シリコン基板 ２……マスク ３……BF2イオン 4a……不純物注入領域 4b……Ｐ型領域 ５……エキシマレーザ
Claims (1)
- 【請求項１】半導体基板上に不純物イオンをイオン注入
法によって不純物注入領域を形成する工程と、非晶質半
導体の融点の温度以内の低温度で熱処理することによっ
て前記不純物注入領域を再結晶化させる工程と、短波長
のパルスレーザを再結晶化した前記不純物注入領域の融
点の温度以内の高温度であるレーザパワーを用いて照射
する工程とからなる半導体基板への接合形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30225089A JP2808749B2 (ja) | 1989-11-22 | 1989-11-22 | 半導体基板への接合形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30225089A JP2808749B2 (ja) | 1989-11-22 | 1989-11-22 | 半導体基板への接合形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03163822A JPH03163822A (ja) | 1991-07-15 |
| JP2808749B2 true JP2808749B2 (ja) | 1998-10-08 |
Family
ID=17906756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30225089A Expired - Fee Related JP2808749B2 (ja) | 1989-11-22 | 1989-11-22 | 半導体基板への接合形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808749B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121120A (en) * | 1997-08-07 | 2000-09-19 | Nec Corporation | Method for manufacturing semiconductor device capable of flattening surface of selectively-grown silicon layer |
| JP3015822B2 (ja) * | 1998-03-06 | 2000-03-06 | 工業技術院長 | 固体選択成長用マスク及びその製造方法 |
| TW541628B (en) * | 2001-06-04 | 2003-07-11 | Matsushita Electric Ind Co Ltd | Annealing method and method and device for forming ultra-shallow junction layer |
| KR200274179Y1 (ko) | 2002-01-11 | 2002-05-06 | 이광호 | 진동모터가 내장된 쿠션체 |
-
1989
- 1989-11-22 JP JP30225089A patent/JP2808749B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03163822A (ja) | 1991-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3211394B2 (ja) | 半導体装置の製造方法 | |
| US5956603A (en) | Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits | |
| US6365476B1 (en) | Laser thermal process for fabricating field-effect transistors | |
| KR100511765B1 (ko) | 소형 집적회로의 제조방법 | |
| US6297115B1 (en) | Cmos processs with low thermal budget | |
| US4338616A (en) | Self-aligned Schottky metal semi-conductor field effect transistor with buried source and drain | |
| US5474940A (en) | Method of fabricating a semiconductor device having shallow junctions in source-drain regions and a gate electrode with a low resistance silicide layer | |
| JPS62501320A (ja) | 浅い超階段ド−プ領域を有する半導体および注入不純物を使用するその処理方法 | |
| KR20060071412A (ko) | 이중 게이트 전계 효과 트랜지스터 제조 방법 및 장치 | |
| JP2005502203A (ja) | 半導体ゲートのドーピング方法 | |
| US20020192914A1 (en) | CMOS device fabrication utilizing selective laser anneal to form raised source/drain areas | |
| US6555439B1 (en) | Partial recrystallization of source/drain region before laser thermal annealing | |
| JP2005510871A5 (ja) | ||
| TWI453825B (zh) | 用於製造半導體裝置的多重毫秒退火技術 | |
| US6426278B1 (en) | Projection gas immersion laser dopant process (PGILD) fabrication of diffusion halos | |
| JP2005510871A (ja) | 半導体装置の製造方法 | |
| US4434013A (en) | Method of making a self-aligned Schottky metal semi-conductor field effect transistor with buried source and drain | |
| US20020086502A1 (en) | Method of forming a doped region in a semiconductor material | |
| US6514829B1 (en) | Method of fabricating abrupt source/drain junctions | |
| US6372585B1 (en) | Semiconductor device method | |
| JP2808749B2 (ja) | 半導体基板への接合形成方法 | |
| JPH07112063B2 (ja) | 電界効果トランジスタの製作方法 | |
| JP3211784B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002246329A (ja) | 半導体基板の極浅ｐｎ接合の形成方法 | |
| JPH0677155A (ja) | 半導体基板の熱処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |