JP2005510871A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005510871A5 JP2005510871A5 JP2003548292A JP2003548292A JP2005510871A5 JP 2005510871 A5 JP2005510871 A5 JP 2005510871A5 JP 2003548292 A JP2003548292 A JP 2003548292A JP 2003548292 A JP2003548292 A JP 2003548292A JP 2005510871 A5 JP2005510871 A5 JP 2005510871A5
- Authority
- JP
- Japan
- Prior art keywords
- surface layer
- amorphous
- semiconductor
- dopant atoms
- radiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 77
- 239000002344 surface layer Substances 0.000 claims description 55
- 125000004429 atoms Chemical group 0.000 claims description 49
- 239000002019 doping agent Substances 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 25
- 239000010410 layer Substances 0.000 claims description 15
- 238000010521 absorption reaction Methods 0.000 claims description 11
- 238000004151 rapid thermal annealing Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000005280 amorphization Methods 0.000 claims description 9
- 230000004907 flux Effects 0.000 claims description 8
- 238000002844 melting Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000001816 cooling Methods 0.000 claims description 4
- 238000005224 laser annealing Methods 0.000 claims description 3
- 239000000155 melt Substances 0.000 claims 1
- 239000007787 solid Substances 0.000 claims 1
- 238000002513 implantation Methods 0.000 description 18
- 238000009792 diffusion process Methods 0.000 description 14
- 230000004913 activation Effects 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000001953 recrystallisation Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 239000007791 liquid phase Substances 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- 238000000348 solid-phase epitaxy Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N tin hydride Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000004090 dissolution Methods 0.000 description 3
- 238000004943 liquid phase epitaxy Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 210000002381 Plasma Anatomy 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N Silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 210000000538 Tail Anatomy 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 230000003213 activating Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000004027 cells Anatomy 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000000875 corresponding Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000005712 crystallization Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000005596 ionic collisions Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003287 optical Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000004781 supercooling Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Description
本発明は、半導体ボディを有する半導体装置の製造方法に関するものであり、この方法では、ドープ領域が半導体ボディに形成され、この半導体ボディは、半導体材料の結晶半導体表面領域を含み、前記結晶半導体表面領域の少なくとも一部分を非晶質化して非晶質表面層を形成する。
米国特許第5,908,307号により、MOSFETのソースおよびドレイン接合を形成する方法が開示されている。これらのソースおよびドレイン接合は、Si半導体ボディ内に形成され、また、非常に浅く、一般に100nm未満の深さとなっている。浅い接合は、表面の非晶質化と、ドーパント原子の供給と、ドーパント原子の活性化および拡散とを通じて形成される。非晶質表面層は、ドーパント原子を注入する間のチャネリングを防ぐために形成される。非晶質化工程において、非晶質表面層の所望の深さは、アルゴン、シリコン、またはゲルマニウム等の、電気的に不活性なイオンのイオン注入を通じて調節される。結晶半導体表面層は、イオンの衝突およびエネルギー消失の結果として非晶質化され、非晶質表面領域が形成される。Geは比較的に重い原子であるため、この方法では、急峻な非晶質−結晶界面を形成することがある。表面から見ると、非晶質表面層より下の結晶半導体ボディに、ダメージが深く存在する。これは、エンドオブレンジダメージと呼ばれている。
既知の方法の問題点は、非晶質化工程において、イオン化不活性原子の注入により、格子間原子(interstitials)および空孔(vacancies)が生じることである。非晶質−結晶界面に存在する格子間原子が、特にBとPのドーパント原子の拡散の増加を引き起こす。この拡散の局所的増加は、急勾配のドーピングプロファイルを事実上、不可能なものにする。また、エンドオブレンジダメージが、アニーリング中に転位ループを引き起こし、これが接合リークを起こさせる。
本発明の目的は、半導体ボディにダメージが実質的にない非晶質表面層が得られる、冒頭の段落で述べた種類の半導体装置の製造方法を提供することである。
この目的は、本発明に係る方法によって達成され、この方法では、非晶質化が、表面への、表面領域に吸収される放射パルスの照射を通じて行われ、この放射パルスは、放射が結晶表面領域に吸収されるように選択された波長を有し、そのエネルギー束は、結晶表面層を溶解するように選択される。
放射パルスのフォトンのエネルギーは、フォトンが吸収された後、ほぼ瞬間的に結晶格子に伝達され、その結果、表面層が実際に溶解するが、熱平衡自体はまだ確立されない。溶解した表面層は、比較的冷たい半導体ボディに直に接触している。これは、半導体ボディに強い熱流束を誘発し、その結果、溶解した半導体材料が急速に冷却される。溶解した半導体材料は、半導体ボディと溶解した半導体材料との界面で再結晶化が起こる速度よりも速い速度で、非晶質半導体材料の平衡融点値より下まで冷却させることが不可欠である。過冷された半導体材料は、半導体材料が半導体ボディから表面の方向へエピタキシャルに成長する前に非晶質材料に変化する。これにより、非晶質表面層が作り出される。
周知の方法とは対照的に、非晶質−結晶界面に、格子間原子や空孔は存在しない。結晶半導体に、注入による非晶質化によって引き起こされるようなエンドオブレンジダメージはない。いずれの種類のダメージも存在しないことは、例えばpnまたはnp接合等の、急勾配のプロファイルを有するドープ領域の形成を可能にする。
この後、通常は、ドーパント原子が、非晶質化された表面層に供給される。ドーパント原子は、例えば、拡散または表面の補助層からのイオン注入により供給することができる。イオン注入が用いられた場合、注入ドーズが、cm2あたりのドーパント原子の数を決定し、エネルギーが、注入されるドーパント原子の深さを決定する。ドーパント原子の注入深さは、非晶質化された表面層に位置することが重要である。注入により生じる格子間原子、空孔、およびこのような欠陥の集まり等のダメージは、周知の方法のように、結晶半導体ボディには位置せず、非晶質化された表面層に閉じ込められる。非晶質表面層は、いわば注入ダメージを吸収する。
その後、非晶質化された表面層の少なくとも一部分を、ドーパント原子が活性化する温度まで加熱する。
これを達成可能な方法として、基本的に、融解温度より低い温度での固相エピタキシー(SPE)と、融点より高い温度での液相エピタキシー(LPE)の2つの方法がある。どちらの場合でも、シリコンには、注入に関わるダメージは起こらず、したがって、接合リークを減少させた、より浅い接合を形成することができる。
ドーパント原子の活性化には、固相エピタキシーを用いることが好ましい。固相からの非晶質表面層のエピタキシャル再結晶化は、例えば、炉による加熱、急速熱アニーリング(RTA)、またはレーザーでの表面照射による、半導体材料の、融点より低い温度での加熱を通じて誘導することができる。エピタキシャル再結晶化に必要な最低温度は、非晶質Siで約550℃である。注入されたドーパント原子は、この再結晶化工程の間に置換的に組み込まれ、これにより活性化が起こる。ドーパント原子の拡散は、低い結晶化温度の使用を通じて限定することができる。固相エピタキシーは、非平衡処理であるため、溶解限度を超えることも可能である。こうして、浅くて強い、活性化した接合を作ることができる。
あるいはまた、ドーパント原子の活性化に、液相エピタキシーを用いてもよい。非晶質半導体材料は、より低い融点を有するという事実に鑑みて、半導体ボディの下にある半導体材料を溶解することなく、非晶質表面層を溶解することができる。ドーパント原子は、この工程の間に、溶解した表面層内に拡散する。液相でのドーパント原子の拡散係数は、固相での拡散係数よりも多数桁の違いで大きいため、ドーパント原子は、溶解した深さ内で実質的に均一に再分配され、これにより急激な接合が形成される。次に、非晶質表面層が再結晶化する温度への冷却が起こる。これは、溶解した半導体材料が、下にある半導体ボディから離れる方向へ再結晶化するために可能となる。
非晶質表面層が注入ダメージを吸収するため、拡散の一時的な増加がなく、エンドオブレンジダメージが原因で高熱で生じる転位ループおよび他の欠陥の密集がない。急勾配のドーピングプロファイルを有する接合が、形成される。接合の空乏領域に転位ループがないことにより、接合リークが大きく減少する。
結晶表面層は、例えば1ns以下の短いレーザーパルスを生成するエキシマーレーザーを用いた照射を通じて非晶質化することが好ましい。248nmの波長を持つKrFエキシマーレーザー、または193nmの波長を持つArFエキシマーレーザー等の、短い波長を持つレーザーは、比較的小さな吸収長を持ち、特に高出力での表面層の均一な加熱に非常に適している。
概して1ns以下のレーザーパルスの使用は、表面層が実際に溶解することを意味するが、熱平衡自体はまだ確立されない。溶解した表面層は、比較的冷たい半導体ボディに直に接触している。これは、半導体ボディに向けて強い熱流速を引き起こし、これにより溶解した半導体材料が過冷される。強い冷却のせいで、液体半導体材料の粘度が大きく上がる。液相に核生成サイトがないことにより、過冷された半導体材料は、その温度が非晶質半導体材料のガラス温度より下がった際に、非晶質半導体材料になる。
非晶質表面層は、レーザーエネルギー密度およびパルス幅に応じて、約10〜数10ナノメートルの深さまで制御して形成することができる。レーザーにより非晶質化される層の深さが、最終的な接合の深さを、高い度合いで決定する。よって、非晶質化工程でのレーザーエネルギー密度およびパルス幅の選択は、この手順で形成することができるpn接合の深さの決定要因である。
溶解のダイナミクスは、投射されるエネルギーでなく吸収されるエネルギーに依存するため、特にトポグラフィーの違いまたは溶解中の表面の荒さの変化により引き起こされる表面での反射を、吸収層によって大きく減少させることが、有益である。関連するレーザー光線の波長のための吸収層を設けることが、レーザー光線の均一な吸収、および、特にpn接合の領域での均一な熱伝達を達成するために、有益である。局所加熱を可能にするために、吸収層にパターンをつけてもよい。放射は、パターンが設けられた位置でより良く吸収され、これにより表面層の温度が局所的に上昇する。
半導体ボディは、一般に、MOSFETトランジスタ、バイポーラトランジスタ、またはダイオード等の半導体装置を備える。半導体装置は、通常、半導体回路の製造中に分離されるので、トポグラフィーの違いが存在する。
半導体装置は、例えば、論理集積回路(IC)、メモリ、または光学部品とすることができる。ICは、例えば、携帯電話、電気通信ネットワーク、またはパーソナルコンピュータに使用することができる。
本発明に係る装置の、これらおよび他の態様を、図面を参照して更に詳しく説明する。
図1に示す半導体ボディ2を有する半導体装置1の製造方法では、ドープ領域3が半導体ボディ2に形成される。半導体ボディ2は、半導体材料の結晶半導体表面領域4を含む。結晶半導体表面領域4の少なくとも一部分が非晶質化され、非晶質表面層5を形成する。半導体ボディ2の半導体材料は、例えば、Si、Ge、またはSiとGeの化合物とすることができる。半導体ボディは、代わりに、シリコンオンインシュレータ(SOI)ウェハ、あるいは、例えばセラミック材料またはガラスの基板に設けられた半導体材料の層としてもよい。
図1aは、半導体材料の結晶表面層5から始まり、結晶表面層5が非晶質化されて非晶質表面層5が形成される。非晶質化は、表面6への、表面領域4に吸収される放射パルスの照射を通じて行われ、この放射は、放射が結晶表面領域4に吸収されるように選択された波長を有し、一方で、そのエネルギー束は、結晶表面層5を溶解するように選択される。
示された実施形態においては、Si半導体ボディ2の表面に、KrFエキシマーレーザーからの、248nmの波長を有する放射パルス7が照射される。結晶シリコン表面6に、15psの間、100mJ/cm2のエネルギー密度で照射が行われる。結晶Siは、約30nmの深さ9まで溶解する。短いパルス期間は、半導体ボディ2が実質的には熱されないことを意味し、半導体ボディ2への熱流束は、通常、1010K/sよりも高い。熱流束は速やかに放出されるが、これは特に、Siの熱伝導の係数が比較的高いためである。Siの非晶質化速度が、通常、15m/sよりもずっと高く、エピタキシャル再結晶化速度が、5〜15m/s程度のみとなっているため、非晶質上位層5が形成される。示された実施形態の非晶質Si表面層5の深さ9は、約30nmである。
その後図1bにおいて、ドープ領域3が、ドーパントイオン8の注入を通じて形成される。ドーパントイオン8は、例えば、As、P、Sb、B、またはInとすることができる。注入の間、ドーパントイオンの投影範囲14は、非晶質表面層5に位置する。注入がこの非晶質表面層5で行われるため、注入ダメージは、非晶質表面層5に吸収される。したがって、非晶質−結晶界面15はダメージを受けずにすむ。
示された実施形態では、Bイオンが、1keVのエネルギーにより1×1015at/cm2の注入ドーズで注入される。注入イオンの投影範囲14は、示された実施形態においては、0.5keVのB、2〜5keVのAs、1keVのP、5〜10keVのSbのエネルギーレベルに対し、通常25nmよりも小さく、一方で注入ドーズは、通常、3×1014から3×1015at/cm2の間で選択される。図1bにおける曲線aは、注入されたドーピング濃度を、非晶質表面層5内の深さ9の関数として表わしている。
図1cでは、ドーピング原子8が、示された実施形態の高速熱アニーリング処理(Rapid Thermal Annealing Process)で活性化される。半導体ボディ2は、RTAにて、いわゆるスパイクアニールで急速に加熱され、その後直ちに、十分に再冷却される。示された実施形態では、B原子が1000℃で約1秒間加熱され、直ちに再冷却される。加熱後のドーパント原子の濃度プロファイルは、曲線bで示されるように、ダメージがないおかげで、注入されたドーピングプロファイルと実質的に同一のままである。よって、ダメージがないことから、拡散が実質的に存在しない。冷却の最中に、Siが、非晶質−結晶界面5から表面6の方向へ再結晶化し、B原子がSiの格子サイトに置換的に組み込まれる。非常に浅いドープp型領域3が、約30nmの深さ9で形成される。
あるいはまた、Bドーピングを、248nmのKrFレーザーにより、500mJ/cm2のレーザーアニールを30nsの間行うことによって活性化してもよい。比較的高いエネルギー束および比較的長いパルス幅が、非晶質表面層5の融解を引き起こす。液相でのドーパント原子の拡散係数は、固相でのそれよりも数桁の違いで大きい。したがって、例えば、SiでのBの拡散係数は、固相よりも液相において、約8桁大きい。この場合、ドーパント原子8の分布は、溶解表面層5の全体に亘って実質的に均一である。熱を十分に早く除去することができないため、溶解後に再結晶化が起こり、非晶質−結晶界面15から始まって半導体ボディ2の表面6の方へ向かう。
ドーパント原子8は、再結晶化の間に、格子サイトに置換的に組み込まれ、その結果、電気的に活性化する。上記パルス幅およびエネルギー束を与えられたp型接合は、約30nmの深さ9を持ち、10あたり約0.2nmの急激な傾斜を有する。200オーム/平方の、比較的に非常に低いシート抵抗が、事実上すべてのB原子がSi格子内に置換的に存在し、これに応じて電気的に活性化していることを示している。このようにして得られた接合は極めて浅く、高い電気的活性度および低いシート抵抗を有している。
図2に示された実施形態では、半導体装置はMOSFET11である。この方法は、Si半導体ボディ2から始まり、これに、例えばポリシリコンで作られたnウェル16、アイソレーション17、ゲート誘電体25、およびゲート18が設けられている。これらはすべて、当業者に周知の方法で形成される。
放射のための吸収層10が、ゲート18を有する半導体ボディ2の表面6に設けられる。本実施形態では、248nmのレーザー放射のための吸収層10が、12nmのTEOSおよび20nmのTi/TiNの多層で形成される。この表面に、その後、放射パルス7が照射される。
図2aに示す実施形態においては、表面に、248nmのKrFエキシマーレーザーによって、50mJ/cm2のエネルギー密度で15psの間、照射が行われる。これにより、ソース12およびドレイン13領域が、15nmの深さ9まで非晶質化される。
図2bにおいて、その後、Ti/TiNの多層が除去される。Ti/TiNの多層は、例えば、フッ素を含む溶液での化学エッチング、あるいは、例えばHe/SF6のプラズマでのリアクティブイオンエッチングで除去される。
重要なことは、注入の間に金属原子が半導体ボディ2に入ることを防ぐために、吸収層10を除去しなければならないことである。
図2cにおいて、その後、ドーパント原子8が、非晶質表面層5に供給される。示された実施形態では、Bイオンが、0.5keVのエネルギーにより1×1015at/cm2のドーズで非晶質表面層5に注入される。例えばレジストなどの注入マスク19を使用して、B原子が、該当するp型トランジスタのソース12およびドレイン13領域のみに注入される。注入後、レジストマスク19が除去される。ドーパント原子は、急速熱アニーリング(RTA)処理で活性化される。
半導体ボディ2は、RTAにおいて、いわゆるスパイクアニールによって急速に加熱され、その後実質的に直ちに再冷却される。示された実施形態では、B原子が1000℃で約1秒間加熱され、その後直ちに冷却される。
ドープp型領域3は、約15nmの深さを持つ。ドーピングプロファイルは、10あたり0.2nmの急激な傾斜を持つ。200オーム/平方の、比較的低いシート抵抗が、ほとんどすべてのB原子がSi格子内に置換的に存在し、適宜に電気的に活性化していることを示している。
注入ダメージにより起こるソース12およびドレイン13領域のBテールによる短チャネル効果の被害を大きく被るのは、特に、周知の方法で製造されたpチャネルMOSFETである。Bの一時的な拡散の増加が、比較的高温でのドーパント原子の活性化の間に生じ、Bテールの原因となる。この結果、急勾配のソースおよびドレイン接合は、周知の方法では良好に製造できない。対照的に、本発明に従う方法で製造されたソースおよびドレイン接合は、非常に浅い深さを有し、その結果、横向きの拡散も非常に少ない。これは、ソースおよびドレインがチャネルの長さに及ぼす影響を、比較的小さくする。短チャネル効果は、本発明に係る方法により減少される。本発明に係る方法は、したがって、概して40nmの非常に小さなチャネル長さを有するMOSFETに最適である。
あるいはまた、図3に示されるように、ソース12およびドレイン13接合に、非常に浅い深さと高度の活性化を有する拡張部を設けてもよい。ソースおよびドレイン拡張部20,21は、DIBL(Drain-Induced Barrier Lowering)等の短チャネル効果や突き抜けを最小にするためには、非常に重要である。この配列では、直列抵抗は、主にソースおよびドレイン拡張部に存在するが、より深いソース12およびドレイン13接合が最終的にシリサイド化され、直列抵抗を減少させる。
非常に浅いソースおよびドレイン拡張部20,21は、短チャネル効果を抑制するのに有利であり、一方、高度の活性化は、MOSFETの直列抵抗の減少に貢献する。
図3aは、例えばRTAでのイオン注入および拡散により、より深いソース12およびドレイン13接合が製造される、当業者に周知のMOSFET処理から始まる。
任意に、ポケット22をイオン注入により設けてもよい。これらのポケット22は、トランジスタの動作中に、ソース12およびドレイン13接合の空乏領域の減少に役立つ。このため、ポケットのドーピングは一般により高く、また、ウェルのドーピング(この場合はn型)と同一のタイプである。
図3bにおいて、スペーサ23が除去される。スペーサは、例えば、窒化シリコンにより作られ、H3PO4で化学的にエッチングすることが可能である。
図3cにおいて、その後、12nmのTEOSと20nmのTi/TiNの多層とから成る吸収層10が設けられる。次に、浅いソースおよびドレイン拡張部20,21が、本発明に係る方法で形成される。上述の表面照射が使用される。これにより、非常に浅い深さ9を有する非晶質表面層5が作られる。
吸収層10が除去され、直ちに、ソースおよびドレイン拡張部21,22ならびにゲート18が注入される(図3dを参照)。
ドーパント原子が、その後、上述の方法で、例えば急速熱アニーリングまたはレーザーアニーリングにより活性化される。
大きな利点は、ドーパント原子の非常に良好な活性化が、この最後の工程で得られ、その後の処理では、ドーパント原子の非活性化をもたらす比較的高熱の工程がそれ以上必要とされないことである。ドーパント原子の良好な活性化は、ソースおよびドレイン拡張部のシート抵抗と、ソースおよびドレインならびに多結晶シリコンの抵抗を比較的低くする。この結果、本発明に従って製造されたMOSFETのソースとドレインの間では、比較的大きな電流が流れる。
本発明は、上述の例に限定されず、すべてのタイプのダイオード、特に発光ダイオード(LED)、バイポーラトランジスタ、または、他のへテロ構造バイポーラトランジスタ、フラッシュやEEPROMなどのメモリセル等に、使用可能であることに留意されたい。また、本発明はp型トランジスタに限定されず、n型トランジスタに対しても、同等に好適に用いることができる。この方法はシリコンに限定されず、ゲルマニウム、ならびに、GeおよびSiを含む化合物に対しても用いることができる。
当業者には明らかなように、特定の実施形態における特定の寸法および材料は、変更が可能である。
Claims (12)
- 半導体ボディを有する半導体装置の製造方法であって、ドープ領域が、前記半導体ボディに形成され、前記半導体ボディは半導体材料の結晶半導体表面領域を備え、前記結晶半導体表面領域の少なくとも一部分を非晶質化して非晶質表面層を形成する製造方法において、
前記非晶質化は、表面への放射パルスの照射を通じて行われ、前記放射パルスは、前記放射パルスの放射が前記結晶表面領域に吸収されるような波長を有し、かつ、前記結晶表面層を溶解するようなエネルギー束を有する、ことを特徴とする製造方法。 - 前記結晶半導体表面領域の溶解した部分が、冷却により凝固して非晶質表面層になった後、ドーパント原子が、イオン注入により前記非晶質表面層に供給されることを特徴とする請求項1に記載の方法。
- 前記ドーパント原子の供給後、前記非晶質表面層が、前記ドーパント原子が活性化する温度まで加熱されることを特徴とする請求項2に記載の方法。
- 前記非晶質表面層が、高速熱アニーリング(RTA)により、非晶質半導体材料の融解温度より低い温度まで加熱されて、前記非晶質表面層が再結晶化し、
前記ドーパント原子が、格子サイトに置換的に組み込まれ、これにより前記ドーパント原子が活性化される、ことを特徴とする請求項3に記載の方法。 - 前記非晶質表面層が、レーザーアニーリングにより、非晶質半導体材料の融解温度より高い温度まで加熱され、その後、前記融解した表面層が再結晶化する温度まで、前記融解した表面層が冷却される、ことを特徴とする請求項3に記載の方法。
- 前記放射パルスは、エキシマーレーザーにより供給されることを特徴とする請求項1に記載の方法。
- 前記表面層は、前記放射パルスのパルス幅およびエネルギー密度により設定された深さまで融解することを特徴とする請求項1または請求項6に記載の方法。
- 前記放射パルスの前記パルス幅は、1nsよりも短いことを特徴とする請求項7に記載の方法。
- 前記放射の前記波長のための吸収層が、照射が行われる前に、前記表面に設けられることを特徴とする請求項1に記載の方法。
- MOSFETが形成される請求項1に記載の方法であって、
前記非晶質半導体表面層は、前記MOSFETのソースまたはドレインの形成に用いられる、ことを特徴とする請求項1に記載の方法。 - 電気的に活性化したドーパント原子の濃度は、固体溶解限度よりも高いことを特徴とする請求項5に記載の方法。
- 請求項1乃至請求項11のいずれかに記載の方法により製造されたことを特徴とする半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP01204625 | 2001-11-30 | ||
PCT/IB2002/004881 WO2003046967A2 (en) | 2001-11-30 | 2002-11-20 | Method of forming a doped region in a semiconductor body comprising a step of amorphization by irradiation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005510871A JP2005510871A (ja) | 2005-04-21 |
JP2005510871A5 true JP2005510871A5 (ja) | 2006-01-12 |
Family
ID=8181336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003548292A Pending JP2005510871A (ja) | 2001-11-30 | 2002-11-20 | 半導体装置の製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6982212B2 (ja) |
EP (1) | EP1459366A2 (ja) |
JP (1) | JP2005510871A (ja) |
KR (1) | KR20040054811A (ja) |
AU (1) | AU2002348835A1 (ja) |
TW (1) | TWI268576B (ja) |
WO (1) | WO2003046967A2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3737504B2 (ja) * | 2004-03-31 | 2006-01-18 | 松下電器産業株式会社 | 半導体装置の製造方法 |
FR2870988B1 (fr) * | 2004-06-01 | 2006-08-11 | Michel Bruel | Procede de realisation d'une structure multi-couches comportant, en profondeur, une couche de separation |
JP2006066686A (ja) * | 2004-08-27 | 2006-03-09 | Matsushita Electric Ind Co Ltd | 不純物導入方法および不純物導入装置 |
US7091097B1 (en) * | 2004-09-03 | 2006-08-15 | Advanced Micro Devices, Inc. | End-of-range defect minimization in semiconductor device |
US7615502B2 (en) * | 2005-12-16 | 2009-11-10 | Sandisk 3D Llc | Laser anneal of vertically oriented semiconductor structures while maintaining a dopant profile |
KR100732630B1 (ko) * | 2006-02-01 | 2007-06-27 | 삼성전자주식회사 | 불순물 도핑 영역을 포함하는 반도체 소자 및 그 형성 방법 |
US20070212859A1 (en) | 2006-03-08 | 2007-09-13 | Paul Carey | Method of thermal processing structures formed on a substrate |
WO2007103643A2 (en) * | 2006-03-08 | 2007-09-13 | Applied Materials, Inc. | Method and apparatus for thermal processing structures formed on a substrate |
US7759773B2 (en) * | 2007-02-26 | 2010-07-20 | International Business Machines Corporation | Semiconductor wafer structure with balanced reflectance and absorption characteristics for rapid thermal anneal uniformity |
US20090096066A1 (en) * | 2007-10-10 | 2009-04-16 | Anderson Brent A | Structure and Method for Device-Specific Fill for Improved Anneal Uniformity |
US7745909B2 (en) * | 2007-02-26 | 2010-06-29 | International Business Machines Corporation | Localized temperature control during rapid thermal anneal |
US7692275B2 (en) * | 2007-02-26 | 2010-04-06 | International Business Machines Corporation | Structure and method for device-specific fill for improved anneal uniformity |
US7679166B2 (en) * | 2007-02-26 | 2010-03-16 | International Business Machines Corporation | Localized temperature control during rapid thermal anneal |
US8138066B2 (en) * | 2008-10-01 | 2012-03-20 | International Business Machines Corporation | Dislocation engineering using a scanned laser |
SG173739A1 (en) | 2009-03-09 | 2011-09-29 | 1366 Tech Inc | Methods and apparati for making thin semiconductor bodies from molten material |
GB201112610D0 (en) * | 2011-07-22 | 2011-09-07 | Rec Wafer Norway As | Heating a furnace for the growth of semiconductor material |
JP5910855B2 (ja) * | 2011-12-19 | 2016-04-27 | サンケン電気株式会社 | 半導体装置の製造方法 |
US9597744B2 (en) * | 2013-11-11 | 2017-03-21 | Siemens Energy, Inc. | Method for utilizing a braze material with carbon structures |
EP3252800A1 (en) * | 2016-05-31 | 2017-12-06 | Laser Systems & Solutions of Europe | Deep junction electronic device and process for manufacturing thereof |
DE102016114264A1 (de) * | 2016-08-02 | 2018-02-08 | Infineon Technologies Ag | Herstellungsverfahren einschliesslich einer aktivierung von dotierstoffen und halbleitervorrichtungen mit steilen übergängen |
JP6655791B2 (ja) * | 2016-08-25 | 2020-02-26 | パナソニックIpマネジメント株式会社 | 太陽電池セル及びその製造方法 |
CN108807276A (zh) * | 2017-05-05 | 2018-11-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN112885715A (zh) * | 2021-01-08 | 2021-06-01 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4535220A (en) * | 1981-11-10 | 1985-08-13 | The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland | Integrated circuits |
JPH01256124A (ja) * | 1988-04-05 | 1989-10-12 | Ricoh Co Ltd | Mos型半導体装置の製造方法 |
US5950078A (en) * | 1997-09-19 | 1999-09-07 | Sharp Laboratories Of America, Inc. | Rapid thermal annealing with absorptive layers for thin film transistors on transparent substrates |
US5953615A (en) * | 1999-01-27 | 1999-09-14 | Advance Micro Devices | Pre-amorphization process for source/drain junction |
US6777317B2 (en) * | 2001-08-29 | 2004-08-17 | Ultratech Stepper, Inc. | Method for semiconductor gate doping |
-
2002
- 2002-11-20 EP EP02781567A patent/EP1459366A2/en not_active Withdrawn
- 2002-11-20 JP JP2003548292A patent/JP2005510871A/ja active Pending
- 2002-11-20 WO PCT/IB2002/004881 patent/WO2003046967A2/en active Application Filing
- 2002-11-20 US US10/497,263 patent/US6982212B2/en not_active Expired - Fee Related
- 2002-11-20 KR KR10-2004-7008218A patent/KR20040054811A/ko not_active Application Discontinuation
- 2002-11-20 AU AU2002348835A patent/AU2002348835A1/en not_active Abandoned
- 2002-11-26 TW TW091134323A patent/TWI268576B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6982212B2 (en) | Method of manufacturing a semiconductor device | |
JP2005510871A5 (ja) | ||
US6380044B1 (en) | High-speed semiconductor transistor and selective absorption process forming same | |
US6365476B1 (en) | Laser thermal process for fabricating field-effect transistors | |
US7825016B2 (en) | Method of producing a semiconductor element | |
US6936505B2 (en) | Method of forming a shallow junction | |
KR100879494B1 (ko) | 반도체 게이트의 도핑 방법 | |
KR100511765B1 (ko) | 소형 집적회로의 제조방법 | |
US6645838B1 (en) | Selective absorption process for forming an activated doped region in a semiconductor | |
JPH0669149A (ja) | 半導体装置の製造方法 | |
US6555439B1 (en) | Partial recrystallization of source/drain region before laser thermal annealing | |
US20020192914A1 (en) | CMOS device fabrication utilizing selective laser anneal to form raised source/drain areas | |
US20070281472A1 (en) | Method of increasing transistor performance by dopant activation after silicidation | |
US7112499B2 (en) | Dual step source/drain extension junction anneal to reduce the junction depth: multiple-pulse low energy laser anneal coupled with rapid thermal anneal | |
JP2010021525A (ja) | 半導体装置の製造方法 | |
US20070232033A1 (en) | Method for forming ultra-shallow high quality junctions by a combination of solid phase epitaxy and laser annealing | |
US20070238267A1 (en) | Epitaxy of Silicon-Carbon Substitutional Solid Solutions by Ultra-Fast Annealing of Amorphous Material | |
US7615458B2 (en) | Activation of CMOS source/drain extensions by ultra-high temperature anneals | |
JP2008510300A (ja) | 極浅接合の形成方法 | |
US6902966B2 (en) | Low-temperature post-dopant activation process | |
JP2005101196A (ja) | 半導体集積回路装置の製造方法 | |
US6952269B2 (en) | Apparatus and method for adiabatically heating a semiconductor surface | |
Schmidt et al. | Materials processing | |
US7091097B1 (en) | End-of-range defect minimization in semiconductor device | |
JP2002246329A (ja) | 半導体基板の極浅pn接合の形成方法 |