JP2005510871A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005510871A JP2005510871A JP2003548292A JP2003548292A JP2005510871A JP 2005510871 A JP2005510871 A JP 2005510871A JP 2003548292 A JP2003548292 A JP 2003548292A JP 2003548292 A JP2003548292 A JP 2003548292A JP 2005510871 A JP2005510871 A JP 2005510871A
- Authority
- JP
- Japan
- Prior art keywords
- surface layer
- amorphous
- semiconductor
- dopant atoms
- radiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000002344 surface layer Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 41
- 230000005855 radiation Effects 0.000 claims abstract description 23
- 239000013078 crystal Substances 0.000 claims abstract description 19
- 238000005280 amorphization Methods 0.000 claims abstract description 10
- 230000004907 flux Effects 0.000 claims abstract description 9
- 239000002019 doping agent Substances 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 25
- 239000010410 layer Substances 0.000 claims description 15
- 238000004151 rapid thermal annealing Methods 0.000 claims description 11
- 238000010521 absorption reaction Methods 0.000 claims description 10
- 238000002844 melting Methods 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000001816 cooling Methods 0.000 claims description 4
- 238000005224 laser annealing Methods 0.000 claims description 3
- 239000000155 melt Substances 0.000 claims 1
- 239000007787 solid Substances 0.000 claims 1
- 230000001678 irradiating effect Effects 0.000 abstract 1
- 238000002513 implantation Methods 0.000 description 19
- 238000009792 diffusion process Methods 0.000 description 14
- 230000004913 activation Effects 0.000 description 8
- 238000001953 recrystallisation Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 239000007791 liquid phase Substances 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- 238000000348 solid-phase epitaxy Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000004090 dissolution Methods 0.000 description 3
- 238000004943 liquid phase epitaxy Methods 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000005596 ionic collisions Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000004781 supercooling Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
Abstract
半導体ボディ（２）を有する半導体装置（１）の製造方法において、ドープ領域（３）が半導体ボディ（２）に形成される。半導体ボディ（２）は、結晶表面領域（４）を有し、この結晶表面領域（４）を、少なくとも部分的に非晶質化し、非晶質表面層（５）を形成する。非晶質化は、表面（６）に、結晶表面領域（４）により吸収される放射パルス（７）を照射することにより達成される。放射パルス（７）は、放射が結晶表面領域（４）に吸収されるように選択された波長を有し、放射パルス（７）のエネルギー束は、結晶表面層（５）を溶解させるように選択される。この方法は、非常に浅い接合の製作に有用である。
Description
本発明は、半導体ボディを有する半導体装置の製造方法に関するものであり、この方法では、ドープ領域が半導体ボディに形成され、この半導体ボディは、半導体材料の結晶半導体表面領域を含み、前記結晶半導体表面領域の少なくとも一部分を非晶質化して非晶質表面層を形成する。
米国特許第５，９０８，３０７号により、ＭＯＳＦＥＴのソースおよびドレイン接合を形成する方法が開示されている。これらのソースおよびドレイン接合は、Ｓｉ半導体ボディ内に形成され、また、非常に浅く、一般に１００ｎｍ未満の深さとなっている。浅い接合は、表面の非晶質化と、ドーパント原子の供給と、ドーパント原子の活性化および拡散とを通じて形成される。非晶質表面層は、ドーパント原子を注入する間のチャネリングを防ぐために形成される。非晶質化工程において、非晶質表面層の所望の深さは、アルゴン、シリコン、またはゲルマニウム等の、電気的に不活性なイオンのイオン注入を通じて調節される。結晶半導体表面層は、イオンの衝突およびエネルギー消失の結果として非晶質化され、非晶質表面領域が形成される。Ｇｅは比較的に重い原子であるため、この方法では、粗い非晶質−結晶界面を形成することがある。表面から見ると、非晶質表面層より下の結晶半導体ボディに、ダメージが深く存在する。これは、エンドオブレンジダメージと呼ばれている。
周知の方法の問題点は、非晶質化工程において、イオン化不活性原子の注入により、格子間原子（interstitials）および空孔（vacancies）が生じることである。非晶質−結晶界面に存在する格子間原子が、特にＢとＰのドーパント原子の拡散の増加を引き起こす。この拡散の局所的増加は、急勾配のドーピングプロファイルを事実上、不可能なものにする。また、エンドオブレンジダメージが、アニーリング中に転位ループを引き起こし、これが接合リークを起こさせる。
本発明の目的は、半導体ボディにダメージが実質的にない非晶質表面層が得られる、冒頭の段落で述べた種類の半導体装置の製造方法を提供することである。
この目的は、本発明に係る方法によって達成され、この方法では、非晶質化が、表面への、表面領域に吸収される放射パルスの照射を通じて行われ、この放射パルスは、放射が結晶表面領域に吸収されるように選択された波長を有し、そのエネルギー束は、結晶表面層を溶解するように選択される。
放射パルスのフォトンのエネルギーは、フォトンが吸収された後、ほぼ瞬間的に結晶格子に透過され、その結果、表面層が実際に溶解するが、熱平衡自体はまだ確立されない。溶解した表面層は、比較的冷たい半導体ボディに直に接触している。これは、半導体ボディに強い熱流束を誘発し、その結果、溶解した半導体材料が急速に冷却される。溶解した半導体材料は、半導体ボディと溶解した半導体材料との界面で再結晶化が起こる速度よりも速い速度で、非晶質半導体材料の平衡融点値より下まで冷却させることが不可欠である。過冷された半導体材料は、半導体材料が半導体ボディから表面の方向へエピタキシャルに成長する前に非晶質材料に変化する。これにより、非晶質表面層が作り出される。
周知の方法とは対照的に、非晶質−結晶界面に、格子間原子や空孔は存在しない。結晶半導体に、注入による非晶質化によって引き起こされるようなエンドオブレンジダメージはない。いずれの種類のダメージも存在しないことは、例えばｐｎまたはｎｐ接合等の、急勾配のプロファイルを有するドープ領域の形成を可能にする。
この後、通常は、ドーパント原子が、非晶質化された表面層に供給される。ドーパント原子は、例えば、表面の補助層からのイオン注入または拡散により供給することができる。イオン注入が用いられた場合、注入ドーズが、ｃｍ２ごとのドーパント原子の数を決定し、エネルギーが、注入されるドーパント原子の深さを決定する。ドーパント原子の注入深さは、非晶質化された表面層に位置することが重要である。注入により生じる格子間原子、空孔、およびこのような欠陥の集まり等のダメージは、周知の方法のように、結晶半導体ボディには位置せず、非晶質化された表面層に閉じ込められる。非晶質表面層は、注入ダメージをそのまま吸収する。
その後、非晶質化された表面層の少なくとも一部分を、ドーパント原子が活性化する温度まで加熱する。
これを達成可能な方法として、基本的に、融解温度より低い温度での固相エピタキシー（ＳＰＥ）と、融点より高い温度での液相エピタキシー（ＬＰＥ）の２つの方法がある。どちらの場合でも、シリコンには、注入に関わるダメージは起こらず、したがって、接合リークを減少させた、より浅い接合を形成することができる。
ドーパント原子の活性化には、固相エピタキシーを用いることが好ましい。固相からの非晶質表面層のエピタキシャル再結晶化は、例えば、炉による加熱、急速熱アニーリング（ＲＴＡ）、またはレーザーでの表面照射による、半導体材料の、融点より低い温度での加熱を通じて誘導することができる。エピタキシャル再結晶化に必要な最低温度は、非晶質Ｓｉで約５５０℃である。注入されたドーパント原子は、この再結晶化工程の間に置換的に組み込まれ、これにより活性化が起こる。ドーパント原子の拡散は、低い再結晶化温度の使用を通じて限定することができる。固相エピタキシーは、非平衡処理であるため、溶解限度を超えることも可能である。こうして、浅くて強い、活性化した接合を作ることができる。
あるいはまた、ドーパント原子の活性化に、液相エピタキシーを用いてもよい。非晶質半導体材料は、より低い融点を有するという事実に鑑みて、半導体ボディの下にある半導体材料を溶解することなく、非晶質表面層を溶解することができる。ドーパント原子は、この工程の間に、溶解した表面層内に拡散する。液相でのドーパント原子の拡散係数は、固相での拡散係数よりも多数桁の違いで大きいため、ドーパント原子は、溶解した深さ内で実質的に均一に再分配され、これにより急激な接合が形成される。次に、非晶質表面層が再結晶化する温度への冷却が起こる。これは、溶解した半導体材料が、下にある半導体ボディから離れる方向へ再結晶化するために可能となる。
非晶質表面層が注入ダメージを吸収するため、拡散の一時的な増加がなく、エンドオブレンジダメージが原因で高熱で生じる転位ループおよび他の欠陥の密集がない。急勾配のドーピングプロファイルを有する接合が、形成される。接合の空乏領域に転位ループがないことにより、接合リークが大きく減少する。
結晶表面層は、例えば１ｎｓ以下の短いレーザーパルスを生成するエキシマーレーザーを用いた照射を通じて非晶質化することが好ましい。２４８ｎｍの波長を持つＫｒＦエキシマーレーザー、または１９３ｎｍの波長を持つＡｒＦエキシマーレーザー等の、短い波長を持つレーザーは、比較的小さな吸収長を持ち、特に高出力での表面層の均一な加熱に非常に適している。
概して１ｎｓよりも短いレーザーパルスの使用は、表面層が実際に溶解することを意味するが、熱平衡自体はまだ確立されない。溶解した表面層は、比較的冷たい半導体ボディに直に接触している。これは、半導体ボディに向けて強い熱流速を引き起こし、これにより溶解した半導体材料が過冷される。強い冷却のせいで、液体半導体材料の粘度が大きく上がる。液相に核のあるサイトがないことにより、過冷された半導体材料は、その温度が非晶質半導体材料のガラス温度より下がった際に、非晶質材料になる。
非晶質表面層は、レーザーエネルギー密度およびパルス幅に応じて、約１０〜数１０ナノメートルの深さまで制御して形成することができる。レーザーにより非晶質化される層の深さが、最終的な接合の深さを、高い度合いで決定する。よって、非晶質化工程でのレーザーエネルギー密度およびパルス幅の選択は、この手順で形成することができるｐｎ接合の深さの決定要因である。
溶解のダイナミクスは、投射されるエネルギーでなく吸収されるエネルギーに依存するため、特にトポグラフィーの違いまたは溶解中の表面の荒さの変化により引き起こされる表面での反射を、吸収層によって減少させることが、極めて有益である。問題となるレーザー光線の波長のための吸収層を設けることが、レーザー光線の均一な吸収、および、特にｐｎ接合の領域での均一な熱伝達を達成するために、有益である。局所加熱を可能にするために、吸収層にパターンをつけてもよい。放射は、パターンが設けられた位置でより良く吸収され、これにより表面層の温度が局所的に上昇する。
半導体ボディは、一般に、ＭＯＳＦＥＴトランジスタ、バイポーラトランジスタ、またはダイオード等の半導体装置を備える。半導体装置は、通常、半導体回路の製造中に分離されるので、トポグラフィーの違いが存在する。
半導体装置は、例えば、論理集積回路（ＩＣ）、メモリ、または光学部品とすることができる。ＩＣは、例えば、携帯電話、電気通信ネットワーク、またはパーソナルコンピュータに使用することができる。
本発明に係る装置の、これらおよび他の態様を、図面を参照して更に詳しく説明する。
図１に示す半導体ボディ２を有する半導体装置１の製造方法では、ドープ領域３が半導体ボディ２に形成される。半導体ボディ２は、半導体材料の結晶半導体表面領域４を含む。結晶半導体表面領域４の少なくとも一部分が非晶質化され、非晶質表面層５を形成する。半導体ボディ２の半導体材料は、例えば、Ｓｉ、Ｇｅ、またはＳｉとＧｅの化合物とすることができる。半導体ボディは、代わりに、シリコンオンインシュレータ（ＳＯＩ）ウェハ、あるいは、例えばセラミック材料またはガラスの基板に設けられた半導体材料の層としてもよい。
図１ａは、半導体材料の結晶表面層５から始まり、結晶表面層５が非晶質化されて非晶質表面層５が形成される。非晶質化は、表面６への、表面領域４に吸収される放射パルスの照射を通じて行われ、この放射は、放射が結晶表面領域４に吸収されるように選択された波長を有し、一方で、そのエネルギー束は、結晶表面層５を溶解するように選択される。
示された実施形態においては、Ｓｉ半導体ボディ２の表面に、ＫｒＦエキシマーレーザーからの、２４８ｎｍの波長を有する放射パルス７が照射される。結晶シリコン表面６に、１５ｐｓの間、１００ｍＪ／ｃｍ２のエネルギー密度で照射が行われる。結晶Ｓｉは、約３０ｎｍの深さ９まで溶解する。短いパルス期間は、半導体ボディ２が実質的には熱されないことを意味し、半導体ボディ２への熱流束は、通常、１０１０Ｋ／ｓよりも高い。熱流束は速やかに放出されるが、これは特に、Ｓｉの熱伝導の係数が比較的高いためである。Ｓｉの非晶質化速度が、通常、１５ｍ／ｓよりもずっと高く、エピタキシャル再結晶化速度が、５〜１５ｍ／ｓ程度のみとなっているため、非晶質上位層５が形成される。示された実施形態の非晶質Ｓｉ表面層５の深さ９は、約３０ｎｍである。
その後図１ｂにおいて、ドープ領域３が、ドーパントイオン８の注入を通じて形成される。ドーパントイオン８は、例えば、Ａｓ、Ｐ、Ｓｂ、Ｂ、またはＩｎとすることができる。注入の間、ドーパントイオンの投影範囲１４は、非晶質表面層５に位置する。注入がこの非晶質表面層５で行われるため、注入ダメージは、非晶質表面層５に吸収される。したがって、非晶質−結晶界面１５はダメージを受けずにすむ。
示された実施形態では、Ｂイオンが、１ｋｅＶのエネルギーにより１×１０１５ａｔ／ｃｍ２の注入ドーズで注入される。注入イオンの投影範囲１４は、示された実施形態においては、０．５ｋｅＶのＢ、２〜５ｋｅＶのＡｓ、１ｋｅＶのＰ、５〜１０ｋｅＶのＳｂのエネルギーレベルに対し、通常２５ｎｍよりも小さく、一方で注入ドーズは、通常、３×１０１４から３×１０１５ａｔ／ｃｍ２の間で選択される。図１ｂにおける曲線ａは、注入されたドーピング濃度を、非晶質表面層５内の深さ９の関数として表わしている。
図１ｃでは、ドーピング原子８が、示された実施形態の高速熱アニーリング処理（Rapid Thermal Annealing Process）で活性化される。半導体ボディ２は、ＲＴＡにて、いわゆるスパイクアニールで急速に加熱され、その後直ちに、十分に再冷却される。示された実施形態では、Ｂ原子が１０００℃で約１秒間加熱され、直ちに再冷却される。加熱後のドーパント原子の濃度プロファイルは、曲線ｂで示されるように、ダメージがないおかげで、注入されたドーピングプロファイルと実質的に同一のままである。よって、ダメージがないことから、拡散が実質的に存在しない。冷却の最中に、Ｓｉが、非晶質−結晶界面５から表面６の方向へ再結晶化し、Ｂ原子がＳｉの格子サイトに置換的に組み込まれる。非常に浅いドープｐ型領域３が、約３０ｎｍの深さ９で形成される。
あるいはまた、Ｂドーピングを、２４８ｎｍのＫｒＦレーザーにより、５００ｍＪ／ｃｍ２のレーザーアニールを３０ｎｓの間行うことによって活性化してもよい。比較的高いエネルギー束および比較的長いパルス幅が、非晶質表面層５の融解を引き起こす。液相でのドーパント原子の拡散係数は、固相でのそれよりも数桁の違いで大きい。したがって、例えば、ＳｉでのＢの拡散係数は、固相よりも液相において、約８桁大きい。この場合、ドーパント原子８の分布は、溶解表面層５の全体に亘って実質的に均一である。熱を十分に早く除去することができないため、溶解後に再結晶化が起こり、非晶質−結晶界面１５から始まって半導体ボディ２の表面６の方へ向かう。
ドーパント原子８は、再結晶化の間に、格子サイトに置換的に組み込まれ、その結果、電気的に活性化する。上記パルス幅およびエネルギー束を与えられたｐ型接合は、約３０ｎｍの深さ９を持ち、１０あたり約０．２ｎｍの急激な傾斜を有する。２００オーム／平方の、比較的に非常に低いシート抵抗が、事実上すべてのＢ原子がＳｉ格子内に置換的に存在し、適宜に電気的に活性化していることを示している。このようにして得られた接合は極めて浅く、高い電気的活性度および低いシート抵抗を有している。
図２に示された実施形態では、半導体装置はＭＯＳＦＥＴ１１である。この方法は、Ｓｉ半導体ボディ２から始まり、これに、例えばポリシリコンで作られたｎウェル１６、アイソレーション１７、ゲート誘電体２５、およびゲート１８が設けられている。これらはすべて、当業者に周知の方法で形成される。
放射のための吸収層１０が、ゲート１８を有する半導体ボディ２の表面６に設けられる。本実施形態では、２４８ｎｍのレーザー放射のための吸収層１０が、１２ｎｍのＴＥＯＳおよび２０ｎｍのＴｉ／ＴｉＮの多層で形成される。この表面に、その後、放射パルス７が照射される。
図２ａに示す実施形態においては、表面に、２４８ｎｍのＫｒＦエキシマーレーザーによって、５０ｍＪ／ｃｍ２のエネルギー密度で１５ｐｓの間、照射が行われる。これにより、ソース１２およびドレイン１３領域が、１５ｎｍの深さ９まで非晶質化される。
図２ｂにおいて、その後、Ｔｉ／ＴｉＮの多層が除去される。Ｔｉ／ＴｉＮの多層は、例えば、フッ素を含む溶液での化学エッチング、あるいは、例えばＨｅ／ＳＦ６のプラズマでのリアクティブイオンエッチングで除去される。
重要なことは、注入の間に金属原子が半導体ボディ２に入ることを防ぐために、吸収層１０を除去しなければならないことである。
図２ｃにおいて、その後、ドーパント原子８が、非晶質表面層５に供給される。示された実施形態では、Ｂイオンが、０．５ｋｅＶのエネルギーにより１×１０１５ａｔ／ｃｍ２のドーズで非晶質表面層５に注入される。例えばレジストなどの注入マスク１９を使用して、Ｂ原子が、該当するｐ型トランジスタのソース１２およびドレイン１３領域のみに注入される。注入後、レジストマスク１９が除去される。ドーパント原子は、急速熱アニーリング（ＲＴＡ）処理で活性化される。
半導体ボディ２は、ＲＴＡにおいて、いわゆるスパイクアニールによって急速に加熱され、その後実質的に直ちに再冷却される。示された実施形態では、Ｂ原子が１０００℃で約１秒間加熱され、その後直ちに冷却される。
ドープｐ型領域３は、約１５ｎｍの深さを持つ。ドーピングプロファイルは、１０あたり０．２ｎｍの急激な傾斜を持つ。２００オーム／平方の、比較的低いシート抵抗が、ほとんどすべてのＢ原子がＳｉ格子内に置換的に存在し、適宜に電気的に活性化していることを示している。
注入ダメージにより起こるソース１２およびドレイン１３領域のＢテールによる短チャネル効果の被害を大きく被るのは、特に、周知の方法で製造されたｐチャネルＭＯＳＦＥＴである。Ｂの一時的な拡散の増加が、比較的高温でのドーパント原子の活性化の間に生じ、Ｂテールの原因となる。この結果、急勾配のソースおよびドレイン接合は、周知の方法では良好に製造できない。対照的に、本発明に従う方法で製造されたソースおよびドレイン接合は、非常に浅い深さを有し、その結果、横向きの拡散も非常に少ない。これは、ソースおよびドレインがチャネルの長さに及ぼす影響を、比較的小さくする。短チャネル効果は、本発明に係る方法により減少される。本発明に係る方法は、したがって、概して４０ｎｍの非常に小さなチャネル長さを有するＭＯＳＦＥＴに最適である。
あるいはまた、図３に示されるように、ソース１２およびドレイン１３接合に、非常に浅い深さと高度の活性化を有する拡張部を設けてもよい。ソースおよびドレイン拡張部２０，２１は、ＤＩＢＬ（Drain-Induced Barrier Lowering）等の短チャネル効果や突き抜けを最小にするためには、非常に重要である。この配列では、直列抵抗は、主にソースおよびドレイン拡張部に存在するが、より深いソース１２およびドレイン１３接合が最終的にシリサイド化され、直列抵抗を減少させる。
非常に浅いソースおよびドレイン拡張部２０，２１は、短チャネル効果を抑制するのに有利であり、一方、高度の活性化は、ＭＯＳＦＥＴの直列抵抗の減少に貢献する。
図３ａは、例えばＲＴＡでのイオン注入および拡散により、より深いソース１２およびドレイン１３接合が製造される、当業者に周知のＭＯＳＦＥＴ処理から始まる。
任意に、ポケット２２をイオン注入により設けてもよい。これらのポケット２２は、トランジスタの動作中に、ソース１２およびドレイン１３接合の空乏領域の減少に役立つ。このため、ポケットのドーピングは一般により高く、また、ウェルのドーピング（この場合はｎ型）と同一のタイプである。
図３ｂにおいて、スペーサ２３が除去される。スペーサは、例えば、窒化シリコンにより作られ、Ｈ３ＰＯ４で化学的にエッチングすることが可能である。
図３ｃにおいて、その後、１２ｎｍのＴＥＯＳと２０ｎｍのＴｉ／ＴｉＮの多層とから成る吸収層１０が設けられる。次に、浅いソースおよびドレイン拡張部２０，２１が、本発明に係る方法で形成される。上述の表面照射が使用される。これにより、非常に浅い深さ９を有する非晶質表面層５が作られる。
吸収層１０が除去され、直ちに、ソースおよびドレイン拡張部２１，２２ならびにゲート１８が注入される（図３ｄを参照）。
ドーパント原子が、その後、上述の方法で、例えば急速熱アニーリングまたはレーザーアニーリングにより活性化される。
大きな利点は、ドーパント原子の非常に良好な活性化が、この最後の工程で得られ、その後の処理では、ドーパント原子の非活性化をもたらす比較的高熱の工程がそれ以上必要とされないことである。ドーパント原子の良好な活性化は、ソースおよびドレイン拡張部のシート抵抗と、ソースおよびドレインならびに多結晶シリコンの抵抗を比較的低くする。この結果、本発明に従って製造されたＭＯＳＦＥＴのソースとドレインの間では、比較的大きな電流が流れる。
本発明は、上述の例に限定されず、すべてのタイプのダイオード、特に発光ダイオード（ＬＥＤ）、バイポーラトランジスタ、または、他のへテロ構造バイポーラトランジスタ、フラッシュやＥＥＰＲＯＭなどのメモリセル等に、使用可能であることに留意されたい。また、本発明はｐ型トランジスタに限定されず、ｎ型トランジスタに対しても、同等に好適に用いることができる。この方法はシリコンに限定されず、ゲルマニウム、ならびに、ＧｅおよびＳｉを含む化合物に対しても用いることができる。
当業者には明らかなように、特定の実施形態における特定の寸法および材料は、変更が可能である。
Claims (12)
- 半導体ボディを有する半導体装置の製造方法であって、ドープ領域が、前記半導体ボディに形成され、前記半導体ボディは半導体材料の結晶半導体表面領域を備え、前記結晶半導体表面領域の少なくとも一部分を非晶質化して非晶質表面層を形成する製造方法において、
前記非晶質化は、前記表面への放射パルスの照射を通じて行われ、前記放射パルスは、前記放射パルスの放射が前記結晶表面領域に吸収されるような波長を有し、かつ、前記結晶表面層を溶解するようなエネルギー束を有する、ことを特徴とする製造方法。 - 前記結晶半導体表面領域の溶解した部分が、冷却により凝固して非晶質表面層になった後、ドーパント原子が、イオン注入により前記非晶質表面層に供給されることを特徴とする請求項１に記載の方法。
- 前記ドーパント原子の供給後、前記非晶質表面層が、前記ドーパント原子が活性化する温度まで加熱されることを特徴とする請求項２に記載の方法。
- 前記非晶質表面層が、高速熱アニーリング（ＲＴＡ）により、前記非晶質半導体材料の融解温度より低い温度まで加熱されて、前記非晶質表面層が再結晶化し、
前記ドーパント原子が、格子サイトに置換的に組み込まれ、これにより前記ドーパント原子が活性化される、ことを特徴とする請求項３に記載の方法。 - 前記非晶質表面層が、レーザーアニーリングにより、前記非晶質半導体材料の前記融解温度より高い温度まで加熱され、その後、前記融解した表面層が再結晶化する温度まで、前記融解した表面層が冷却される、ことを特徴とする請求項３に記載の方法。
- 前記放射パルスは、エキシマーレーザーにより生成されることを特徴とする請求項１に記載の方法。
- 前記表面層は、前記放射パルスのパルス幅およびエネルギー密度により設定された深さまで融解することを特徴とする請求項１または請求項６に記載の方法。
- 前記放射パルスの前記パルス幅は、１ｎｓよりも短いことを特徴とする請求項７に記載の方法。
- 前記放射の前記波長のための吸収層が、照射が行われる前に、前記表面に設けられることを特徴とする請求項１に記載の方法。
- ＭＯＳＦＥＴが形成され、
前記非晶質半導体表面層は、前記ＭＯＳＦＥＴのソースまたはドレインの形成に用いられる、ことを特徴とする請求項１に記載の方法。 - 電気的に活性化したドーパント原子の濃度は、固体溶解限度よりも高いことを特徴とする請求項５に記載の方法。
- 前記請求項のいずれか１つに記載の方法により製造されたことを特徴とする半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP01204625 | 2001-11-30 | ||
| PCT/IB2002/004881 WO2003046967A2 (en) | 2001-11-30 | 2002-11-20 | Method of forming a doped region in a semiconductor body comprising a step of amorphization by irradiation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005510871A true JP2005510871A (ja) | 2005-04-21 |
| JP2005510871A5 JP2005510871A5 (ja) | 2006-01-12 |
Family
ID=8181336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003548292A Pending JP2005510871A (ja) | 2001-11-30 | 2002-11-20 | 半導体装置の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6982212B2 (ja) |
| EP (1) | EP1459366A2 (ja) |
| JP (1) | JP2005510871A (ja) |
| KR (1) | KR20040054811A (ja) |
| AU (1) | AU2002348835A1 (ja) |
| TW (1) | TWI268576B (ja) |
| WO (1) | WO2003046967A2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009529245A (ja) * | 2006-03-08 | 2009-08-13 | アプライド マテリアルズ インコーポレイテッド | 基板に形成された熱処理構造用の方法および装置 |
| JP2013128030A (ja) * | 2011-12-19 | 2013-06-27 | Sanken Electric Co Ltd | 半導体装置の製造方法、半導体装置 |
| JP2014060423A (ja) * | 2006-03-08 | 2014-04-03 | Applied Materials Inc | 基板に形成された熱処理構造用の方法および装置 |
| WO2018037751A1 (ja) * | 2016-08-25 | 2018-03-01 | パナソニックＩｐマネジメント株式会社 | 太陽電池セル及びその製造方法 |
| KR20190015262A (ko) * | 2016-05-31 | 2019-02-13 | 레이저 시스템즈 앤드 솔루션즈 오브 유럽 | 디이프 접합 전자 소자 및 그의 제조 공정 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3737504B2 (ja) * | 2004-03-31 | 2006-01-18 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| FR2870988B1 (fr) * | 2004-06-01 | 2006-08-11 | Michel Bruel | Procede de realisation d'une structure multi-couches comportant, en profondeur, une couche de separation |
| JP2006066686A (ja) * | 2004-08-27 | 2006-03-09 | Matsushita Electric Ind Co Ltd | 不純物導入方法および不純物導入装置 |
| US7091097B1 (en) * | 2004-09-03 | 2006-08-15 | Advanced Micro Devices, Inc. | End-of-range defect minimization in semiconductor device |
| US7615502B2 (en) * | 2005-12-16 | 2009-11-10 | Sandisk 3D Llc | Laser anneal of vertically oriented semiconductor structures while maintaining a dopant profile |
| KR100732630B1 (ko) * | 2006-02-01 | 2007-06-27 | 삼성전자주식회사 | 불순물 도핑 영역을 포함하는 반도체 소자 및 그 형성 방법 |
| US7692275B2 (en) | 2007-02-26 | 2010-04-06 | International Business Machines Corporation | Structure and method for device-specific fill for improved anneal uniformity |
| US20090096066A1 (en) * | 2007-10-10 | 2009-04-16 | Anderson Brent A | Structure and Method for Device-Specific Fill for Improved Anneal Uniformity |
| US7759773B2 (en) * | 2007-02-26 | 2010-07-20 | International Business Machines Corporation | Semiconductor wafer structure with balanced reflectance and absorption characteristics for rapid thermal anneal uniformity |
| US7745909B2 (en) * | 2007-02-26 | 2010-06-29 | International Business Machines Corporation | Localized temperature control during rapid thermal anneal |
| US7679166B2 (en) * | 2007-02-26 | 2010-03-16 | International Business Machines Corporation | Localized temperature control during rapid thermal anneal |
| US8138066B2 (en) | 2008-10-01 | 2012-03-20 | International Business Machines Corporation | Dislocation engineering using a scanned laser |
| CN102421947B (zh) | 2009-03-09 | 2016-09-28 | 1366科技公司 | 从已熔化材料制造薄半导体本体的方法和装置 |
| GB201112610D0 (en) * | 2011-07-22 | 2011-09-07 | Rec Wafer Norway As | Heating a furnace for the growth of semiconductor material |
| US9597744B2 (en) * | 2013-11-11 | 2017-03-21 | Siemens Energy, Inc. | Method for utilizing a braze material with carbon structures |
| DE102016114264A1 (de) * | 2016-08-02 | 2018-02-08 | Infineon Technologies Ag | Herstellungsverfahren einschliesslich einer aktivierung von dotierstoffen und halbleitervorrichtungen mit steilen übergängen |
| CN108807276A (zh) * | 2017-05-05 | 2018-11-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112885715A (zh) * | 2021-01-08 | 2021-06-01 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4535220A (en) * | 1981-11-10 | 1985-08-13 | The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland | Integrated circuits |
| JPH01256124A (ja) * | 1988-04-05 | 1989-10-12 | Ricoh Co Ltd | Ｍｏｓ型半導体装置の製造方法 |
| US5950078A (en) * | 1997-09-19 | 1999-09-07 | Sharp Laboratories Of America, Inc. | Rapid thermal annealing with absorptive layers for thin film transistors on transparent substrates |
| US5953615A (en) * | 1999-01-27 | 1999-09-14 | Advance Micro Devices | Pre-amorphization process for source/drain junction |
| US6777317B2 (en) * | 2001-08-29 | 2004-08-17 | Ultratech Stepper, Inc. | Method for semiconductor gate doping |
-
2002
- 2002-11-20 KR KR10-2004-7008218A patent/KR20040054811A/ko not_active Application Discontinuation
- 2002-11-20 EP EP02781567A patent/EP1459366A2/en not_active Withdrawn
- 2002-11-20 AU AU2002348835A patent/AU2002348835A1/en not_active Abandoned
- 2002-11-20 JP JP2003548292A patent/JP2005510871A/ja active Pending
- 2002-11-20 WO PCT/IB2002/004881 patent/WO2003046967A2/en active Application Filing
- 2002-11-20 US US10/497,263 patent/US6982212B2/en not_active Expired - Fee Related
- 2002-11-26 TW TW091134323A patent/TWI268576B/zh not_active IP Right Cessation
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009529245A (ja) * | 2006-03-08 | 2009-08-13 | アプライド マテリアルズ インコーポレイテッド | 基板に形成された熱処理構造用の方法および装置 |
| JP2014060423A (ja) * | 2006-03-08 | 2014-04-03 | Applied Materials Inc | 基板に形成された熱処理構造用の方法および装置 |
| US10141191B2 (en) | 2006-03-08 | 2018-11-27 | Applied Materials, Inc. | Method of thermal processing structures formed on a substrate |
| US10840100B2 (en) | 2006-03-08 | 2020-11-17 | Applied Materials, Inc. | Method of thermal processing structures formed on a substrate |
| JP2013128030A (ja) * | 2011-12-19 | 2013-06-27 | Sanken Electric Co Ltd | 半導体装置の製造方法、半導体装置 |
| KR20190015262A (ko) * | 2016-05-31 | 2019-02-13 | 레이저 시스템즈 앤드 솔루션즈 오브 유럽 | 디이프 접합 전자 소자 및 그의 제조 공정 |
| JP2019523986A (ja) * | 2016-05-31 | 2019-08-29 | レーザー システムズ アンド ソリューションズ オブ ヨーロッパ | 深い接合の電子装置及びその製造方法 |
| KR102478873B1 (ko) | 2016-05-31 | 2022-12-19 | 레이저 시스템즈 앤드 솔루션즈 오브 유럽 | 디이프 접합 전자 소자 및 그의 제조 공정 |
| WO2018037751A1 (ja) * | 2016-08-25 | 2018-03-01 | パナソニックＩｐマネジメント株式会社 | 太陽電池セル及びその製造方法 |
| JP2018032786A (ja) * | 2016-08-25 | 2018-03-01 | パナソニックＩｐマネジメント株式会社 | 太陽電池セル及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1459366A2 (en) | 2004-09-22 |
| TW200409293A (en) | 2004-06-01 |
| KR20040054811A (ko) | 2004-06-25 |
| WO2003046967A2 (en) | 2003-06-05 |
| AU2002348835A1 (en) | 2003-06-10 |
| US20050003638A1 (en) | 2005-01-06 |
| WO2003046967A3 (en) | 2003-10-16 |
| TWI268576B (en) | 2006-12-11 |
| US6982212B2 (en) | 2006-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6982212B2 (en) | Method of manufacturing a semiconductor device | |
| JP2005510871A5 (ja) | ||
| US6380044B1 (en) | High-speed semiconductor transistor and selective absorption process forming same | |
| US6365476B1 (en) | Laser thermal process for fabricating field-effect transistors | |
| US6936505B2 (en) | Method of forming a shallow junction | |
| US7825016B2 (en) | Method of producing a semiconductor element | |
| KR100511765B1 (ko) | 소형 집적회로의 제조방법 | |
| KR100879494B1 (ko) | 반도체 게이트의 도핑 방법 | |
| US6645838B1 (en) | Selective absorption process for forming an activated doped region in a semiconductor | |
| JPH0669149A (ja) | 半導体装置の製造方法 | |
| US6555439B1 (en) | Partial recrystallization of source/drain region before laser thermal annealing | |
| US20020192914A1 (en) | CMOS device fabrication utilizing selective laser anneal to form raised source/drain areas | |
| US20070281472A1 (en) | Method of increasing transistor performance by dopant activation after silicidation | |
| US7112499B2 (en) | Dual step source/drain extension junction anneal to reduce the junction depth: multiple-pulse low energy laser anneal coupled with rapid thermal anneal | |
| US20070232033A1 (en) | Method for forming ultra-shallow high quality junctions by a combination of solid phase epitaxy and laser annealing | |
| US7615458B2 (en) | Activation of CMOS source/drain extensions by ultra-high temperature anneals | |
| JP2008510300A (ja) | 極浅接合の形成方法 | |
| CN1316569C (zh) | 低温的掺杂后活化工艺 | |
| US6952269B2 (en) | Apparatus and method for adiabatically heating a semiconductor surface | |
| JP2005101196A (ja) | 半導体集積回路装置の製造方法 | |
| Schmidt et al. | Materials processing | |
| US7091097B1 (en) | End-of-range defect minimization in semiconductor device | |
| JP2002246329A (ja) | 半導体基板の極浅ｐｎ接合の形成方法 | |
| JPH0677155A (ja) | 半導体基板の熱処理方法 | |
| KR100680436B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051118 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051118 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080612 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081017 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090327 |