KR102478873B1 - 디이프 접합 전자 소자 및 그의 제조 공정 - Google Patents

디이프 접합 전자 소자 및 그의 제조 공정 Download PDF

Info

Publication number
KR102478873B1
KR102478873B1 KR1020187034699A KR20187034699A KR102478873B1 KR 102478873 B1 KR102478873 B1 KR 102478873B1 KR 1020187034699 A KR1020187034699 A KR 1020187034699A KR 20187034699 A KR20187034699 A KR 20187034699A KR 102478873 B1 KR102478873 B1 KR 102478873B1
Authority
KR
South Korea
Prior art keywords
layer
single crystal
crystal semiconductor
semiconductor material
substrate
Prior art date
Application number
KR1020187034699A
Other languages
English (en)
Other versions
KR20190015262A (ko
Inventor
풀비오 마짜무토
Original Assignee
레이저 시스템즈 앤드 솔루션즈 오브 유럽
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이저 시스템즈 앤드 솔루션즈 오브 유럽 filed Critical 레이저 시스템즈 앤드 솔루션즈 오브 유럽
Publication of KR20190015262A publication Critical patent/KR20190015262A/ko
Application granted granted Critical
Publication of KR102478873B1 publication Critical patent/KR102478873B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

본 발명은 다음 단계들을 포함하는 디이프 접합 전자 소자를 제조하는 방법에 관한 것이다. 상기 방법은, b) 단결정 반도체 재료의 기판(1)의 평탄 표면(9) 상에 비-단결정 반도체 재료의 층(5)을 침착시키는 단계; c) 비활성 도핑 층(7, 27)을 형성하기 위하여, 비활성 도펀트 원소들을, 단계 b)의 이전에 상기 기판(1) 내에, 및/또는, 단계 b) 동안에 또는 이후에 상기 층(5) 내에 혼입시키는 단계; d) 상기 층(5)을 상기 기판(1)으로 용융시키기 위하여 또한 단계 c)에서 상기 도펀트 원소들을 활성화시키기 위하여, 단계 b)에서 형성된 층(5)의 외부 표면(19)을 레이저 열 어닐링 빔(30)에 노출시키는 단계; e) 상기 기판(1) 및/또는 에피형 단결정 반도체 재료는 활성 도핑 단결정 반도체 재료의 층(17, 27)을 포함도록, 상기 용융 층(5)의 에피형 결정화를 일으키기 위하여 상기 레이저 빔에의 노출을 중단시키는 단계를 포함한다.

Description

디이프 접합 전자 소자 및 그의 제조 공정
본 발명은 디이프(deep) 전자 접합을 포함하는 집적 회로(IC)를 제조하는 방법에 관한 것이다.
보다 상세하게는, 본 발명은 저열량(low thermal budget)으로 디이프 전자 접합 소자(deep electronic junction device)에 버퍼층을 형성하는 디바이스 및 방법에 관한 것이다.
디이프 접합 소자는 특히 절연 게이트 바이폴라 트랜지스터(IGBT; Insulated Gate Bipolar Transistor) 또는 전력 금속 산화막 반도체 전계 효과 트랜지스터(MOS, MOSFET, MOS-FET 또는 MOS FET)와 같은 수직형 전력 소자를 제조하는 데 사용된다.
많은 문헌들이 디이프 전자 접합 소자를 형성하기 위한 디바이스 및 방법을 기술한다. IC 제조는 전면 처리 단계들(front-side processing steps)을 먼저 완료한 다음, 배면 처리 단계들을 수행하여 이루어진다. 전면 처리는 디이프 접합 소자의 제1 부분이 반도체 웨이퍼의 전면에 패턴화되는 IC 제조의 제1 부분이고, 배면 처리는 디이프 접합 소자의 반대 부분이 반도체 웨이퍼의 배면에 형성되는 IC 제조의 제2 부분이다. 배면 처리는 일반적으로 금속화 단계에 의해 전면 구조가 완료되면 시작된다.
따라서, 기판의 전면 상에 형성된 IC 메탈 구조(IC metalized structures) 및 전기적 접합을 유지하기 위해, 배면 처리 단계는 약 450 ℃보다 낮은 온도에서 수행되어야 한다. 또한, 배면 처리는 처리 비용을 감소시키기 위해서는 낮은 열량(thermal budget)에서 이루어지는 것이 바람직하다.
본 발명에서, 처리 단계의 열량은 온도에, 그 온도에서의 처리 단계의 지속 기간을 곱한 것으로서 정의된다. 예를 들어, 1000 ℃보다 높은 온도의 오븐에서 수분의 처리 단계의 열량은 매우 높으며 배면 처리와 양립할 수 없다.
수직형 파워 디바이스는 특히 집적 회로의 배면에 디이프 도핑(deep doped) 버퍼층의 형성을 필요로 한다. 본 명세서에서, 디이프 층(deep layer)은 기판의 배면 표면으로부터 500 nm 내지 5 ㎛ 범위의 거리에 매립된 층을 의미한다.
디이프 도핑 층을 형성하기 위한 공지 기술은 표준 주입기를 사용하고 이후에 열 확산 및 활성화가 이어지는 것에 의존한다. 표준 주입기는 가속기 시스템을 기반으로 하며 다음 두가지 범주로 분류될 수 있다. 중전류 가속기 시스템(medium current accelerator systems)은 10 μA와 2 mA 사이의 이온 빔 전류를 발생시키며, 에너지 범위는 3 keV와 수백 keV 사이이다. 고전류 가속기 시스템은 최대 0.2 keV ~ 180 keV의 에너지에 대해 최대 약 30 mA의 이온 빔 전류를 생성한다. 주입 깊이는 주입된 종의 질량에 달려 있다. 열 확산은 700 ℃ 보다 높은 온도에서 수분 또는 수시간 동안 오븐에 기판을 놓는 것으로 이루어지며, 이는 높은 열량을 의미한다. 열 확산은 기판의 대부분에(in the bulk of the substrate) 깊게 주입된 도펀트를 활성화시킬 수 있다. 하지만, 이 기술은 IC의 배면에 디이프 도핑 버퍼층을 형성하는데 적용될 수 없는데, 그 이유는, 열 확산은 샘플의 전면을 고온에 노출시키고, 그것의 긴 지속 기간(분 또는 시간)이 고열량으로 변하기 때문이다.
오늘날, IC 기판의 배면에 디이프 도핑 버퍼층을 형성하기 위한 표준 기술은 2개의 분리된 단계로 수행된다: 즉, 도펀트 원소들을 기판, 일반적으로 단결정 실리콘 웨이퍼에 주입하기 위한 고에너지 주입기를 사용하는 제1 단계 및 주입된 도펀트들을 활성화시키기 위해 레이저 열 어닐링(LTA)을 사용하는 제2 단계. LTA가 후에 이어지는 고에너지 주입 공정은 전면 처리의 마지막 단계 후에 집적 회로(IC) 제조 라인의 배면 처리 단계들에서 일반적으로 이루어진다. 본 명세서에서, 고에너지 주입은 이온 주입기 또는 이온 총을 사용하여 200 keV 내지 수 MeV 범위의 에너지로 도펀트 이온을 주입하는 것을 의미한다. 주입 깊이는 주입된 종의 질량에 의존한다. 고에너지 주입은 다량으로(in the bulk) 매립 층에 도펀트 원소들을 직접 주입하기 위해 필요하다.
하지만, 고에너지 주입은 고가이며 도펀트 원소에 크게 의존한다. 더욱이, 일반적으로 낮은 열량(thermal budget)에서 수행되는 레이저 열 어닐링은, 제한적이고 종-의존적인(specie-dependent) 확산으로 인하여, 일부 도펀트 원소들의 활성화에 한계가 있다.
다른 공정들은 이중 주입 방식에 의존한다: 표면으로부터 약 1 내지 2 ㎛의 거리에 제1 도펀트 원소를 고에너지 주입한 후, pn 수직형 전자 접합을 형성하기 위하여 표면으로부터 약 500 nm의 거리에 제2 도펀트 원소를 얕게 주입(shallow implantation)함.
특허 문헌 DE 10 2006 053182 A1은 실리콘에 500 nm 깊이 미만의 점진적으로(by steps) 알루미늄 또는 갈륨 도펀트들을 주입하고, 이어서 제1 레이저 어닐링하고, 캐핑층(capping layer)을 침착시키고, 또 하나의 레이저 어닐링하고 및 750 ℃보다 높은 온도에서 드라이브-인하는(drive-in step) 방법에 관한 것이다. Ong 등의 간행물은 "레이저 어닐링에 의한 Si 기판 상에 에피택시 SiGe를 형성하는 저비용 방법", APL, vol. 94 no. 8, 2009, p 82104-82104. 에 관한 것이다.
전면을 상당히 낮은 온도(약 450 ℃ 미만)로 유지하면서 디이프 전자 접합 소자 및/또는 수직형 파워 소자를 형성하기 위한 보다 간단한 배면 공정이 필요하다. 특히, 저열량으로 집적 회로의 배면에 디이프 도핑 버퍼층을 형성할 필요가 있다.
따라서, 본 발명의 목적은 집적 회로의 배면에 디이프 도핑 버퍼층을 형성하기 위한 저열량 기술을 제공하는 것이다.
상기 목적은 다음의 단계들로 이루어진 디이프 접합 전자 소자를 제조하는 방법을 제공함으로써 본 발명에 따라 달성된다. 상기 방법은:
a) 단결정 반도체 재료의 기판(1)을 제공하는 단계 - 상기 기판은 평탄 표면(9)을 가짐 -;
b) 비-단결정 반도체 재료의 층(5)을 상기 평탄 표면(9) 상에 침착시키는 단계 - 상기 비-단결정 반도체 재료의 상기 층은 외부 표면(19)을 가짐 -;
c) 상기 단결정 반도체 재료의 비활성 도핑 층(27) 및/또는 비-단결정 반도체 재료의 비활성 도핑 층(7)을 형성하기 위하여, 비활성 도펀트 원소들을, 단계 b) 이전에 상기 기판에 및/또는 단계 b) 동안에 또는 그후에 비-단결정 반도체 재료의 상기 층(5)에 혼입시키는 단계;
d) 상기 기판(1)과의 계면에 이르기까지 상기 레이저 열 어닐링 빔에 의해 정의된 체적 내부의 비-단결정 반도체 재료의 층(5)을 용융시키고 또한 단계 c)에서 혼입된 상기 도펀트 원소들을 활성화시키기 위하여, 상기 단계 c) 이후에, 상기 단계 b)에서 형성된 상기 외부 표면(19)의 영역을 결정된 임계치보다 높은 에너지 밀도를 갖는 레이저 열 어닐링 빔(30)에 노출시키는 단계;
e) 상기 기판(1)과의 계면(6, 8)으로부터 비-단결정 반도체 재료의 상기 층(5)의 에피형 결정화를 일으키기 위하여 및 상기 계면과 상기 외부 표면(19) 사이의 상기 체적에 걸쳐 연장되는 에피형 단결정 반도체 재료(15)의 형성을 일으키기 위하여, 상기 레이저 열 어닐링 빔에 의한 상기 영역의 노출을 중지시키는 단계 - 상기 기판(1) 및/또는 상기 에피형 단결정 반도체 재료(15)는 활성 도핑 단결정 반도체 재료의 층을 포함함 -;를 포함한다.
결과적으로, 에피형 단결정 반도체 재료와 도핑된 단결정 반도체 재료의 층은 단결정 반도체 재료의 기판과 동일한 결정 격자 및 결정 방위를 갖는다.
단계 b)는 저온, 일반적으로 500 ℃ 미만, 바람직하게는 300 ℃ 미만, 또는 심지어 250 ℃ 미만에서 수행될 수 있다. 단계 c)는 표준 또는 저에너지 주입에 의해 그리고 제한된 주입량(limited dose of implantation)으로 수행될 수 있으며, 얕은 깊이로 도펀트 원소들을 혼입시키기 때문에 고에너지가 아닌 어떠한 경우에도 수행될 수 있다. 따라서, 단계 c)는 고에너지 주입기와 높은 주입량을 요구하지 않는다.
본 개시에서 상세하게 설명된 특정 실시예에 있어서, 단계 c)는 단계 b) 동안에 수행될 수 있으며, 도펀트는 정확한 화학양론의 비-단결정 재료와 함께 침착된다.
단계 d)는 비-단결정 층의 완전한 용융물(full melt)을 생성하지만, 이 용융은, 비-단결정 층을 기판과의 계면까지 용융시키기 위해, 레이저 빔 크기에 의해 결정된 영역에 걸쳐 공간적으로 제한되고 깊이가 제한된다. 용융은 실질적으로 기판 자체 내부로 전파되지 않으며, 따라서 전자 소자의 전면(front side)인 기판의 반대면에 영향을 미치지 않는다. 또한, 단계 d)는 레이저 펄스 지속 기간에 의해 시간적으로 제한되므로, 이 단계는 일반적으로 1 초 미만으로 지속된다. 또한, 레이저 빔은 동시에 국부적인 에피형 결정화 및 효율적인 도펀트 활성화를 일으킨다.
전체적으로, 단결정 기판에 매립된 단결정 반도체의 디이프 도핑 층의 형성은, 전면을 저온으로 매우 제한된 열량으로 유지하면서 얻어진다. 이 공정은 고에너지 주입기가 필요없기 때문에 이전의 배면 공정들보다 더 간단한다.
또한, 이 공정은 도핑 레벨 및 도핑 프로파일의 더 나은 제어를 가능하게 한다. 그것은 종래 기술의 방법들을 사용하여 달성할 수 없는 도펀트 프로파일을 갖는 도핑 층을 형성하는 것을 가능하게 한다.
결과적으로, 이 공정은 도핑된 단결정 반도체 재료의 디이프 버퍼층을 저열량으로 형성할 수 있게 한다.
이 공정은, 예를 들어 IGBT 또는 MOSFET 소자들을 형성하기 위한 패턴화된 전면을 갖는 기판의 배면에 적용될 수 있다.
이 공정은, 레이저 빔의 영역에 의해 제한된 표면 영역에 국부적으로 적용되며 동일한 기판의 인접 영역에 대해 단계 및 반복 방법(a step and repeat mothod)을 사용하여 적용될 수 있다. 바람직하게는, 상기 배면 표면에 레이저 빔을 조사하는 단계는, 상기 배면 표면의 적어도 2개의 선택된 구역들에 각 선택된 구역 당 단지 하나의 레이저 펄스로 조사하는 단계를 포함한다 - 상기 2개의 선택된 구역들은 단지 1 % 만큼 중첩됨 -.
본 발명의 공정은 디이프 도핑 버퍼층의 프로파일을 더 잘 제어한다.
본 발명의 특정하고 유리한 측면에 따르면, 단계 d) 동안에 상기 레이저 빔은 상기 비-단결정 반도체 재료의 흡수 범위 내의 레이저 파장을 갖는 엑시머 레이저 빔이다.
또 하나의 특정 측면에 따르면, 단계 c)는 단계 a) 이후 그리고 단계 b) 이전에 수행되는 단계 c1)를 포함하며, 상기 단계 c1)는, 상기 비활성 도펀트 원소들을 단결정 반도체 기판에 주입하고 또한 상기 비활성 도펀트 원소들이 도핑되고 상기 평탄 표면으로부터 상기 단결정 반도체 기판으로 연장되는 단결정 반도체 재료의 층을 형성하기 위하여, 기판의 상기 표면을 (표준 주입기들의 용량에 의해 정의되는) 수백 keV보다 낮은 에너지를 갖는 이온 주입 빔에 노출시키는 것을 포함한다.
또 하나의 특정 측면에 따르면, 단계 c)는 단계 b) 동안 수행되는 단계 c2)를 포함하며, 상기 단계 c2)는 도펀트 원소를 비-단결정 반도체 재료의 층에 혼입시키는 것을 포함한다.
또 하나의 특정 측면에 따르면, 단계 c)는 단계 a) 및 b) 이후에 수행되는 단계 c3)를 포함하며, 상기 단계 c3)는, 상기 비활성 도펀트 원소를 비-단결정 반도체 재료의 층에 주입하고 상기 비활성 도펀트 원소가 도핑된 비-단결정 반도체 재료의 층을 형성하기 위하여, 비-단결정 반도체 재료의 상기 층을 이온 주입 빔에 노출시키는 것을 포함한다.
특정 실시예에 따르면, 활성 도핑 단결정 반도체의 층은 제1 도펀트 유형으로 도핑되고, 활성 도핑 에피형 단결정 반도체의 층은 제2 도펀트 유형으로 도핑된다.
바람직한 실시예에 따르면, 상기 방법은 상기 표면으로부터 임의의 산화물 층을 제거하기 위해, 단계 b) 이전에, 상기 기판의 상기 표면을 세정하는 또 하나의 단계를 더 포함한다.
본 발명의 특정하고 유리한 측면에 따르면, 기판은 결정질 실리콘으로 제조되고 및/또는 비-단결정 층은 비-결정성 실리콘 또는 다결정 실리콘으로 제조되고, 및/또는 반도체 재료는 실리콘 및 게르마늄 중에서 선택된다.
본 발명의 또 다른 특정 및 유리한 측면에 따르면, 비활성 도펀트 원소를 혼입시키는 상기 단계 c)는 도펀트 원소를 기판의 평탄 표면에 직각인 방향을 따라 구배 프로파일로 혼입시키도록 이루어진다.
일 실시예에 따르면, 에피형 결정질 반도체 층은 n- 도핑되고, 결정 반도체 기판은 에피형 결정 반도체 층과의 계면에서 p- 도핑된다.
또 하나의 실시예에 따르면, 에피형 결정 반도체 층은 p- 도핑되고, 결정 반도체 기판은 에피형 결정 반도체 층과의 계면에서 n- 도핑된다.
바람직한 실시예에 따르면, 에피형 단결정 반도체 재료의 층은 500 nm 내지 3 ㎛ 사이의 두께를 갖는다.
본 발명의 또 하나의 특정하고 유리한 측면에 따르면, 상기 단계 d)는 비-단결정 반도체 재료의 층을, 0.1 내지 10 J/㎠ 범위의 에너지 밀도 및 600 미만의 레이저 파장을 갖는 엑시머 레이저 빔에 노출시키는 것을 포함한다.
바람직하게는, 단계들 d) 및 e)는 불활성 가스, 공기 또는 진공 중에서 선택된 가스 분위기와 제어된 압력 및 온도하에서 수행된다.
선택적으로, 상기 공정은 비-단결정 반도체 재료의 층의 외부 표면상에서 반사된 광학빔을 측정하여, 상기 단계 d) 동안에 상기 비-단결정 반도체 재료의 층의 완전한 용융을 제어하고 또한 상기 단계 e) 동안에 상기 층의 에피형 결정화를 제어하는 단계를 더 포함한다.
본 발명의 또 다른 목적은, 절연 게이트 바이폴라 트랜지스터 또는 전력 금속 산화물 반도체 전계 효과 트랜지스터 중에서 선택된 수직형 트랜지스터 소자를 형성하기 위하여, 본 발명의 공정을 이용하는 것이다.
본 발명의 또 다른 목적은 외부 표면 및 단결정 반도체 기판과의 계면을 갖는 에피형 단결정 반도체 재료의 층을 포함하는 단결정 반도체 기판을 포함하는 디이프 접합 전자 소자를 제공하는 것이며, 상기 단결정 반도체 기판 및/또는 에피형 단결정 반도체 재료의 상기 층은 활성 도핑 단결정 반도체 재료의 층을 포함하며, 상기 계면은 상기 외부 표면으로부터 1 ㎛와 5 ㎛ 사이의 깊이에 위치하며, 상기 활성 도핑 단결정 반도체 재료의 상기 층의 도핑 프로파일은 비-가우스 프로파일이다. 예로서, 도핑된 반도체 재료의 상기 단결정 층의 두께는 수백 nm와 2 ㎛ 사이에 포함된다. 바람직하게는, 도핑된 반도체 재료의 단결정 층은 계단형 프로파일, 삼각형 프로파일, 구배 프로파일, 가우스 프로파일 중에서 선택된 제어된 도핑 레벨 프로파일을 갖는다.
본 발명은 또한 이어지는 설명에 개시된 특징들에 관한 것이며, 이들은 단독으로 또는 임의의 가능한 기술적 조합에 따라 고려되어야 한다.
본 설명은 단지 비제한적인 예시의 목적으로 제공되며, 첨부된 도면을 참조함으로써 더 잘 이해될 것이다:
도 1은 종래 기술에 따른 단결정 반도체 기판의 단면도이다.
도 2는 종래 기술에 따라 반도체 기판 내로의 도펀트 원소의 고에너지 주입 단계를 나타낸다.
도 3은 종래 기술에 따른 레이저 열 어닐링 단계를 나타낸다.
도 4는 도 1 내지 도 3에 도시된 공정 단계들로부터 얻어진 결정 실리콘 웨이퍼 내의 디이프 도핑 버퍼층의 단면도이다.
도 5는 결정 기판 상에 비-단결정 반도체 재료의 층을 침착하는 실시예 1에 따른 공정 단계 b) 또는 단계 b) 및 c)의 조합을 나타내는 단면도이다.
도 6은 표준 또는 저에너지 주입에 의해 비-단결정 반도체 재료의 층에 도펀트 원소들을 혼입시키는 실시예 1의 변형예에 따른 단계 c)를 나타낸다.
도 7은 본 발명의 실시예 1에 따른 레이저 열 어닐링의 단계 d)를 나타낸다.
도 8은 도 5 및 도 7, 또는 도 5, 도 6 및 도 7에 도시된 공정 단계들로부터 얻어진 단결정 기판의 배면의 에피형(epi-like) 단결정 도핑 반도체 층의 단면도이다.
도 9는 본 발명의 또 하나의 특정 실시예에 따른, 반도체 기판 내로의 도펀트 원소들의 표준 또는 저에너지 주입의 단계 c)를 나타낸다.
도 10은 도 9에 도시된 단계 c) 이후에 기판에 비-단결정 반도체 층을 침착하는 또 하나의 단계 b)의 단면도이다.
도 11은 도 10에 도시된 단계 c)에 이어지는 레이저 열 어닐링 단계 d)를 나타낸다.
도 12는 도 9 내지 11에 도시된 공정 단계들로부터 얻어진 결정 기판의 배면의 디이프 버퍼층의 단면도이다.
공정
도 1 내지 도 3은, 결정 기판(1), 예를 들어 단결정 실리콘 웨이퍼에 디이프 도핑 버퍼층을 형성하기 위한 종래 기술에 따른 공정을 개략적으로 나타낸다.
단결정 기판(1)은 수직형 전자 접합을 갖는 파워 전자 소자를 형성하는 데에 사용되며, 여기서, 트랜지스터는 기판의 전면 상에 2개의 접촉 구역들, 예를 들어 게이트 및 이미터를 갖고, 그리고 기판의 배면 상에 적어도 또 하나의 접촉부, 예를 들어 콜렉터를 갖는다. 수직형 파워 소자들은 기판(1)의 전면 및 배면에 서로 다른 도핑 층들의 형성을 필요로 한다.
기판(1)은 일반적으로 단결정 반도체 재료, 바람직하게는 결정질 실리콘(c-Si) 또는 결정질 게르마늄(c-Ge)으로 제조된다. 기판(1)은 예를 들어 (111) 또는 (100)과 같은 주요 결정 방위(determined crystallographic orientation)를 갖는 평탄 표면(9)을 갖는다. 예를 들어, 평탄 표면(9)은 반대의 전면(opposed front side) 상에 IC 피처(IC features)를 갖는 패턴화된 웨이퍼의 배면 표면을 나타낸다.
도 1 내지 도 3은, 결정 기판(1)의 표면(9) 상에 디이프 도핑 버퍼층을 형성하기 위한 종래의 공정을 도시한다. 오늘날, 종래의 기술은 고에너지 주입의 제1 단계 (도 2) 및 도펀트들의 활성화를 위한 적은 열량으로의 레이저 어닐링의 제2 단계 (도 3)를 포함한다.
도 2에서, 고에너지 주입 단계는 기판에 도펀트 원소들의 이온들을 주입하기 위해 결정질 기판(1)의 배면 표면(9)을 고에너지 주입 빔(10)에 노출시키는 단계를 포함한다. 예를 들어, 단결정 실리콘 기판(1)에서, 고에너지 주입은 붕소, 인, 비소, 알루미늄, 갈륨, 인듐, 탈륨, 안티몬 및 비스무트 중에서 용도에 따라 선택된 도펀트 원소들을 주입하는 데에 사용된다. 도핑 층(2)은 매립되어 배면 표면(9)으로부터 약 2 내지 5 ㎛의 거리로 연장된다. 이와 같이 형성된 매립 층(2)은 비활성 도펀트 원소들을 포함하고 일반적으로 가우스 도핑 레벨 프로파일(Gaussian doping level profile)에 따라 2 내지 5 ㎛ 사이의 두께(d2)를 갖는다. 하지만, 고에너지 주입은 고가이며 도펀트 원소에 크게 의존한다. 예를 들어, 인(phosphorus) 원자들의 주입은 n 도핑 버퍼층을 형성하는데 사용된다. 인 이온들의 고에너지 주입은 500 keV 내지 수 MeV 범위에 포함되는 에너지를 갖는 인 이온들을 주입하는 것을 의미한다. 가우스 프로파일(시그마 및 피크)은 이온 빔 주입기의 특성들(features)에 의존한다. 이온 빔의 입사각을 제어함으로써, 다소 제한된 범위 내에서 가우스 도핑 프로파일의 피크 위치를 조정할 수 있다. 또한, 주입된 이온들은 비활성이다.
도 3에서, 제2 단계는 주입된 도펀트 원소들을 활성화시키는 단계를 포함한다. 도 3은, 예를 들어 레이저를 사용하는 열 어닐링 단계를 도시한다. 레이저 빔(20)은 기판(1)의 배면 표면(9)을 향해 있다. 레이저 빔(20)은, 매립 층(2)에 주입된 도펀트 원소를 활성화시켜 도핑된 반도체 재료의 단결정 층(4)을 형성하도록, 소정의(determined) 파워 밀도를 갖는다. 예를 들어, 레이저 빔(20)은 가시광 또는 UV 범위의 파장, 바람직하게는 250 nm 내지 355 nm의 파장, 일반적으로 50 ns 및 200 ns 사이의, 바람직하게는 130 ns와 180 ns 사이의 나노 초에서부터 서브-마이크로 초 범위의 펄스 지속 기간을 갖는 엑시머 레이저 빔이다. 레이저 펄스는 25 mm2보다 큰, 바람직하게는 200 mm2보다 큰 기하학적 단면을 나타낸다. 엑시머 레이저 빔은, UV 레이저 빔의 경우에 약 10 nm의 깊이로 제한되는, 가시 레이저 빔의 경우에 약 1 ㎛의 깊이로 제한되는, 얕은 가열을 일으킨다. 이러한 동작 조건들은 기판 내의 열 확산을 방지한다. 하지만, 엑시머 레이저 빔은, 전면 층들의 열화를 방지하기 위해서, 결정 기판을 통해 전면까지의 용융을 생성하지는 않는다. 도펀트 원소에 따라, 레이저 빔(20)은 기판(1) 내의 계면(3)까지의 도펀트 원소들의 제한된 확산을 일으킬 수 있다. 실제로, 광은, 레이저 파장 및 도펀트들과는 거의 독립적으로 노출된 재료에 따라, 제1 층에서 흡수된다. 용융 깊이를 통한 어닐링의 침투를 실제로 제어하는 것은, 적용되는 레이저 에너지 밀도이다. 따라서, 또한 도펀트들은 활성화될 수 있도록, 용융 깊이 내에 있거나 또는 용융 구역에 인접해 있어야 한다.
도 4는, 도 2 및 도 3에 도시된 고에너지 주입 단계 및 레이저 열 어닐링 단계의 결과로서 얻어진 도핑된 반도체 재료의 단결정 층(4)을 포함하는 기판(1)의 단면도를 도시한다. 도핑된 반도체 재료의 단결정 층(4)은 수백 nm 내지 5 ㎛ 범위에 포함되는 두께를 갖는다. 도핑 층(4)과 기판(1) 사이의 계면(3)은 기판(1)의 배면 표면(9)으로부터 약 1 내지 5 ㎛의 거리에 있다.
하지만, 고에너지 주입은 고가이며 도펀트 원소에 크게 의존한다. 게다가, 저열량 어닐링은 단지 제한적이고 종-의존적인 확산으로 인하여 도펀트를 활성화시킬 수 있다.
이 공정은 일반적으로 배면 공정 단계들 동안에 집적 회로(IC) 제조 라인에서 이루어진다. 이 공정은 전면 처리의 마지막 단계 이후에 수행된다. 따라서, 배면 처리 단계들은 기판의 전면 상에 이미 형성된 IC 구조들을 보존하기 위해, 낮은 열량으로 수행된다.
그럼에도 불구하고, 열 확산이 이어지는 표준 주입기를 사용하여 배면에 디이프 도핑 버퍼층을 형성할 수 없는데, 그 이유는, 열 확산은 배면 처리에 쓰이는(devoted to) 열량 제한치를 초과하는 높은 열량(700 ℃를 초과하는 온도에서 수분 내지 수시간의 지속 기간)을 포함하기 때문이다. 본 개시에서, 표준 에너지 주입은 수백 eV 내지 수백 keV 사이의 에너지 범위로 도펀트 원소들을 주입하는 것을 의미한다.
본 개시는 저열량으로 디이프 도핑 매립 층을 형성하기 위한 대안적인 공정들을 제안한다.
실시예 1
도 5 내지 도 7은 실시예 1에 따른 도핑 매립 층을 형성하는 공정을 도시하고, 도 8은 결과로 얻어진 구조를 도시한다.
도 5 내지 도 7에 도시된 단계들 이전에, (도 1에 도시된 바와 같이) 평탄 표면(9)을 갖는 단결정 반도체 기판(1)이 제공된다. 단결정 반도체 기판(1)은 예를 들어 결정질 실리콘(c-Si) 기판 또는 결정질 게르마늄(c-Ge) 기판이다. 평탄 표면(9)은 예를 들어 화학적 기계적 연마 또는 임의의 다른 공지된 기술에 의해 얻어진다. 평탄 표면(9)은 예를 들어 (111) 또는 (100)과 같은 소정의(determined) 결정 방위를 갖는다.
도 5는 단결정 반도체 기판(1)의 평탄 표면(9) 상에 비-단결정 반도체 재료의 층(5)을 침착시키는 단계를 도시한다. 층(5)의 반도체 재료와 기판(1)의 반도체 재료는 동일한 결정 격자를 갖는다. 바람직하게는, 층(5)과 기판(1)은 동일한 반도체 재료, 예를 들어 실리콘 또는 게르마늄으로 제조된다. 예를 들어, 비-단결정 반도체 재료의 층(5)은 비정질 실리콘 또는 폴리 실리콘으로 만들어진다. 층(5)의 침착 단계는 스퍼터링, 화학 증착(CVD) 또는 플라즈마 강화 화학 증착(PECVD)과 같은 박막 침착의 공지된 방법들을 사용하여 수행될 수 있다.
비-단결정 반도체 재료의 층(5)은 수백 nm 내지 수 ㎛ (3㎛가 상한이 될 수 있음) 범위의 두께(d5)를 갖는다. 층(5)은 외부 표면(19)을 갖는다. 기판(1)의 표면(9)은 이제, 비-단결정 반도체 재료의 층(5)과 계면을 형성한다.
도 6은, 표준 에너지 이온 주입 빔(40)을 사용하는 도핑의 대안적인 또는 선택적인 단계를 도시한다. 층(5)이 침착 동안에 도핑되는 경우, 이온 주입 단계는 선택 사항이다. 이온 주입 단계는 비-단결정 반도체 재료의 층(5)의 외부 표면(19)에 이온 주입 빔(40)을 지향시키는 단계를 포함한다. 도펀트 원소들이 비-단결정 반도체 재료의 층(5)에 주입되어서, 비-단결정 반도체 재료의 내부에 및/또는 단결정 기판(1)의 내부에 놓여진 비활성 도펀트 원소들을 포함하는 층(7)을 형성한다. 비활성 도핑 반도체 비-단결정 층(7)은 수백 nm와 수 ㎛ 사이에 포함되는 두께(d7)를 갖는다. 도핑된 반도체 비결정질 층(7) 내부에서, 도펀트 농도 프로파일은 거의 일정하거나 또는 특히 도펀트 종 및 이온 주입 에너지에 종속하는 구배 곡선(gradient curve)을 따를 수 있다.
비-단결정 반도체 재료의 층(5)에 혼입된 도펀트 원소들은 이온 주입 단계 후에 비활성화됨을 알 수 있을 것이다.
표준 에너지 주입은, 고에너지 주입보다 저렴한 비용으로 이용 가능하며, 수많은 도펀트 원소들과 호환 가능하고, 도펀트 원소 종에 대한 안정성을 제공한다.
도 7은, 도펀트 원소의 혼입 후에, 비-단결정 반도체 재료의 층(5)에 적용된 레이저 열 어닐링의 단계를 나타낸다. 보다 정확하게는, 레이저 빔(30)은 비-단결정 반도체 재료의 층(5)의 외부 표면(19)을 향해 지향되며, 이 층은 균질하게 도핑되거나 내부 도핑 층(7)을 포함한다.
레이저 빔(30)은, 비-단결정 반도체 재료의 층(5)에 의해 흡수되도록 선택된 파장, 펄스 지속 기간 및 에너지를 갖는, 예를 들어 펄스 엑시머 레이저 빔이다. 레이저 빔(30)은, 외부 표면(19)으로부터 단결정 기판(1) 내부의 계면(6)까지 연장하는 깊이(d6)에 걸쳐 비-단결정 층(5)의 완전 용융물(full melt)을 생성하기 위하여 결정된 임계치보다 큰 에너지 밀도를 갖는다. 동시에, 레이저 빔(30)은 도핑 층(5)에 존재하는 및/또는 도핑된 비-단결정층(7)에 주입된 도펀트 원소들의 활성화를 일으킨다. 하지만, 레이저 빔(30)은 단결정 기판(1)의 실질적으로 깊은 용융(in-depth melting)을 일으키지 않고, 따라서 기판의 반대면을 보존한다. 또한, 레이저 열 어닐링 빔은 레이저 빔 크기(dimensions)에 의해 공간적으로 제한된 영역에 걸쳐 용융 및 도펀트 활성화를 가져온다. 예를 들어, 1050 nm 미만의 파장을 갖는 단일 레이저 펄스(30)는 1414 ℃인 실리콘의 융점보다 높은 온도로 국부 가열을 일으킨다. 따라서, 레이저 펄스는, 최대 수 ㎛의, 예를 들어 최대 5 ㎛의 두께에 걸쳐, 비정질 실리콘 또는 폴리-실리콘의 층(5)을 용융시키는 데에 적합하다. 레이저 펄스는 층(5)의 두께에 따라 조정가능한 에너지 밀도를 가지므로, 단결정 기판과의 계면까지 용융이 일어나거나 또는 실질적으로 단결정 기판 내로 연장하지 않으면서 상기 계면 약간 아래까지 용융이 일어난다.
비-단결정 반도체 재료의 층(5)이 단결정 기판(1)과의 계면(9)까지 완전히 용융될 때, 레이저 열 어닐링 단계 d)가 중단된다. 레이저 열 어닐링의 깊이는 도펀트 프로파일을 측정함으로써 사후에 제어될 수 있는데, 이는 레이저 열 어닐링도 도펀트 활성화를 돕기 때문이다. 깊은 곳에 있는 도펀트 성분은 조사되지 않은 벌크 실리콘 재료에서 비활성 상태로 남아있다. 반사 측정 장비(reflectometry instrument)가 에피형 층(epi-like layer)의 물리적 상태(고체 또는 액체)를 제어하는데 사용될 수 있다.
이러한 레이저 열 어닐링 단계는, 레이저 펄스들의 지속 기간이 제한되고 그리고 용융 깊이가 비-단결정 층(5)의 두께로 제한되고 또한 레이저 빔(30)의 크기에 의해 횡방향(laterally)으로 제한되기 때문에, 제한된 열량에서 수행된다.
레이저 열 어닐링 단계를 중단한 후에, 용융된 반도체 층은 즉시, 보다 정확하게는 수백 나노 초 미만에서 최대 1 초 미만으로, 냉각된다. 온도의 감소는 주변 대기와의 자연 대류 및/또는 기판과의 전도에 의해 일어난다. 바람직하게는, 기판은, 기판 온도 및 웨이퍼와 접촉하는 온도를 제어할 수 있는 시스템을 포함하는 샘플 스테이지 상에 배치된다. 용융 층의 온도가 반도체 재료의 고상선 온도(solidus temperature) 이하로 냉각되자마자, 상기 층은 결정화에 의해 응고된다. 결정화는 단결정 기판으로부터 생긴다. 단결정 기판(1)의 평탄 표면(9)은 에피형 결정화를 위한 시드 역할을 한다. 보다 정확하게는, 비-단결정 층(5)은 에피형 단결정 반도체 층(15)으로 결정화된다. 이 에피형 단결정 반도체 층(15)은 활성 도펀트로 도핑되고 및/또는 활성 도펀트를 갖는 매립된 도핑 층(17)을 포함한다.
비-단결정 반도체 층의 침착 단계 b)는, 사용된 침착 기술에 따른 침착 챔버에서 이루어진다. 도펀트 혼입의 단계 c)가 침착 단계 b) 동안 이루어질 때, 단계 c)도 침착 챔버에서 이루어진다. 레이저 열 어닐링의 단계 d)와 에피형 결정화의 단계 e)는, 일반적으로 또 하나의 반응 챔버에서 또는 대기중에서 이루어진다. 바람직하게는, 처리 단계들 d) 및 e)는 제어된 온도 및 압력 하에서 수행되는데, 예를 들어 저압 조건 및/또는 불활성 가스로 구성된 분위기에서 수행된다.
단결정 기판에 디이프 도핑 층을 형성하는 공정의 상기 실시예 1은, 고에너지 주입기의 사용을 피하고 따라서 엔드-오브-레인지(end of range) 결함들과 같은 충격 결함들(impact defects)의 생성을 방지한다.
또한, 레이저 열 어닐링은 완전한 도핑 활성화를 가능하게 한다. 결과적으로, 이 공정은 수직형 디바이스 구조에 대한 더 나은 프로파일 제어를 제공한다.
실시예 1의 변형예에 따르면, 비-단결정 반도체 재료의 층(5) 내부에 도펀트 원소를 혼입시키는 것은, 침착 단계 (도 5에 도시됨) 동안 이루어진다. 예를 들어, 층(5)은, 스퍼터링, CVD 또는 PECVD 침착 단계 동안에 전구체 가스들의 혼합물을 사용하여 도핑된다. 또한, 층(5)의 침착 동안의 도핑의 장점은, 층(5) 내부의 도핑 프로파일을 제어하는 것을 가능케 한다는 점이다. 또한, 실시예 1의 이 변형예는, 도펀트 원소들을 주입하기 위한 표준 또는 저에너지의 이온 주입기의 사용을 회피할 수 있어서, 제조 비용을 절감할 수 있다. 일 실시예에서, 층(5)의 도핑은 상기 층(5)의 전체 두께(d5)에 걸쳐 균일하며, 따라서 비-단결정 반도체 재료의 n- 도핑 또는 p- 도핑 층(5)을 형성한다. 또 하나의 예에서, 도펀트 종 농도(dopant species concentration)는 침착 단계 동안에 변화하며, 따라서, 기판(1)의 평탄 표면(9)에 수직인 방향으로 층(5) 내부의 도펀트 농도의 구배를 가져온다. 예를 들어, 침착 단계 후에, 층(5)은 도핑되지 않은 비-단결정 반도체 재료의 층과 도핑된 비-단결정 반도체 재료의 또 하나의 내부 층(7)을 포함한다. 비-단결정 반도체 재료의 층(5)의 침착이 완료된 후에, 층(5)은 수백 nm 내지 약 5 ㎛의 범위에 포함되는 두께(d5)를 갖는다. 그런 다음, 레이저 열 어닐링 단계로 공정이 재개된다 (도 7). 레이저 빔(30)은 비-단결정 반도체 재료의 층(5)의 외부 표면(19)을 향해 지향되며, 이 층은 균일하게 도핑되거나 내부 도핑 층(7)을 포함한다.
유사하게, 도 7과 관련하여 설명된 바와 같이, 레이저 빔(30)은 비-단결정 반도체 재료의 층(5)에 흡수되도록 선택된 파장, 펄스 지속 기간 및 에너지를 가진다. 레이저 빔(30)은 예를 들어 펄스 엑시머 레이저 빔이다. 레이저 빔(30)은 외부 표면(19)으로부터 단결정 기판(1)과의 계면까지 연장하는 깊이(d6)에 걸쳐 비-단결정 층(5)의 완전 용융물을 생성한다. 동시에, 레이저 빔(30)은 도핑 층(5)에 존재하는 및/또는 내부 도핑된 비-단결정층(7)에 존재하는 도펀트 원소들의 활성화를 일으킨다. 일반적으로, 레이저 빔(30)은 단결정 기판(1)의 실질적으로 깊은 용융을 일으키지 않는다. 더욱이, 레이저 열 어닐링 빔은, 크기(dimensions) 및 에너지 밀도와 같은 레이저 빔 특성들에 의해 횡방향과 깊이 방향으로 공간적으로 제한되는 영역에 걸쳐, 용융 및 도펀트 활성화를 일으킨다. 단일 레이저 펄스 조사 후에, 비-단결정 반도체 재료의 층(5)은 단결정 기판(1)과의 계면(9)까지 완전히 용융된다. 레이저 열 어닐링 단계를 중단한 후, 용융된 반도체 층은 냉각되고 결정화에 의해 응고된다. 단결정 기판(1)은 에피형 결정화를 위한 시드를 제공한다. 보다 정확하게, 비-단결정 층(5)은 에피형 단결정 반도체 층(15)으로 결정화된다. 이 에피형 단결정 반도체 층(15)은 활성 도펀트(active dopants)로 도핑되거나 또는 활성 도펀트를 갖는 내부 도핑 층(17)을 포함한다.
따라서, 도 8에 도시된 바와 같이, 단결정 반도체 기판(1)과 도핑된 에피형 단결정 반도체 층(15)을 포함하는 수직 구조가 얻어진다. 대안적으로, 스택은, 매립 도핑된 반도체 에피형 단결정 층(17)을 포함하는 도핑되지 않은 에피형 단결정 반도체 층(15)을 포함한다. 에피형 단결정 반도체 층(15)은 단결정 반도체 기판(1)과 계면을 갖는다. 도핑된 에피형 단결정 반도체 재료의 층(들)(15, 17)은 기판(1)과 동일한 결정 격자 및 결정 방위를 갖는다.
이 구조는 우수한 전도성을 갖는다.
기판의 전면 상에, 전면 처리 단계들 동안에 다른 도핑 영역들이 형성되었을 수도 있으므로, 저접합 누설과 같은 우수한 전자적 특성을 갖는 접합 소자를 얻을 수 있다.
대안으로서, 레이저 어닐링은 단결정 기판 내로 더 깊은, 예를 들어 수십 nm에서 3 ㎛의 용융을 일으킬 수 있다. 이것은 비-단결정 내의 기존 도펀트들을 단결정 기판의 용융 층으로 확산시키는 데에 사용될 수 있다.
실시예 2
도 9 내지 도 11은 실시예 2에 따른 도핑 매립 층을 형성하는 공정을 도시하고, 도 12는 결과로 얻어진 구조를 도시한다.
도 9 내지 도 11에 도시된 단계들 이전에, (도 1에 나타낸 바와 같이) 평탄 표면(9)을 갖는 단결정 반도체 기판(1)이 제공된다.
도 9에서, 단결정 기판(1)에 도펀트 이온을 주입하기 위해 표준 에너지 주입기가 사용된다. 당 업계에 공지된 예로서, n 형 도핑을 생성하기 위해 인 이온이 주입되고, 또는 실리콘에 n 형 도핑을 생성하기 위해 붕소 이온이 주입된다. 이온 주입 빔(40)은 기판(1)의 배면(9) 상으로 지향된다. 바람직하게는, 표면(9)은 평탄하고 연마되어(polished) 있다. 도펀트 종들이 단결정 기판(1)에 주입되어, 비활성 도펀트 원소들을 포함하는 단결정 반도체 재료의 층(27)을 형성한다. 층(27)은 수백 ㎚ (즉, 500 ㎚)와 수 ㎛ (즉, 3 ㎛) 사이에 포함되는 두께(d7)를 갖는다. 다시 말하면, 층(27)은 배면(9)으로부터 수백 nm (즉, 500 ㎚)와 수 ㎛ (즉, 3 ㎛) 사이에 포함되는 깊이까지 아래로 연장된다. 이 층(27) 내부에서, 비활성 도펀트 농도 프로파일은 대략 일정하거나 또는 특히 도펀트 종 및 이온 주입 에너지에 따라 배면(9)에서 깊이(d7)까지의 구배 곡선을 따를 수 있다.
도 10은, 도 9에 도시된 표준 에너지 주입 단계 이후에, 표면(9) 상에 적용되는 침착 단계를 나타낸다. 비-단결정 반도체 재료의 층(5)이 단결정 기판(1)의 평탄 표면(9) 상에 침착된다. 층(5)의 반도체 재료와 기판(1)의 반도체 재료는, 동일한 결정 격자를 가지며, 바람직하게는 동일한 반도체 재료로 만들어진다. 예를 들면, 단결정 기판(1)은 결정질 실리콘으로 이루어지고 비-단결정 층(5)은 비정질 실리콘 또는 다결정 실리콘으로 이루어진다. 비-단결정 층(5)은, 예를 들어 스퍼터링, 화학 증착 또는 플라즈마 강화 화학 증착에 의해, 저온, 바람직하게는 500 ℃보다 낮은 온도에서 침착된다. 비-단결정 층(5)은 일반적으로 진성이거나 또는 비도핑 상태이다. 대안적으로, 비-단결정 층(5)은, 비활성 도펀트 원소를 갖는 단결정 반도체 재료의 층(27)(이하의 실시예 3 참조)과 비교하여, 동일하거나 다른 도펀트 원소로 도핑되거나 및/또는 다른 도펀트 원소 농도로 도핑될 수 있다.
얻어진 스택은, 비활성 도펀트 원소를 갖는 단결정 반도체의 층(27) 및 비-단결정 반도체의 층(5)을 포함하는 단결정 기판(1)을 포함한다. 비-단결정 층(5)은 1 ㎛와 3 ㎛ 사이에 포함되는 두께(d5)를 갖는다. 단결정 기판(1)의 표면은 비-단결정 층(5)과 계면(11)을 형성한다. 비-단결정 층(5)은, 기판(1)과의 계면(11)에 대체로 평행한 외부 표면(19)을 갖는다.
도 11은, 도 10에 도시된 침착 단계 이후에, 기판(1)의 배면에 적용되는 레이저 조사를 나타낸다. 레이저 빔(30)은 비-단결정 층(5)의 외부 표면(19) 상으로 지향된다. 바람직하게는, 레이저 빔(30)은, 비-단결정 반도체 재료의 층(5)에 흡수되도록 선택된 파장, 펄스 지속 기간 및 에너지 범위를 갖는 단일 펄스 엑시머 레이저 빔이다. 레이저 빔(30)은, 외부 표면(19)으로부터 기판(1)과의 계면(11)까지 비-단결정 층(5)의 공간적으로 제한된 용융물을 형성하도록, 결정된 임계치(determined threshold)보다 높은 에너지 밀도를 가진다. 동시에, 레이저 빔(30)은, 단결정 기판(1) 내의 계면(8)까지 깊이(d8)에 걸쳐, 단결정 층(7)에 주입된 도펀트 원소의 활성화를 일으킨다. 두께(d8)는 수 nm (예를 들어, 10 nm) 내지 5 ㎛ 사이에 포함되며, 바람직하게는 500 nm 내지 5 ㎛ 사이에 있다. 하지만, 레이저 빔(30)은 단결정 층(7) 또는 단결정 기판(1)의 용융을 일으키지 않는다. 또한, 레이저 열 어닐링 빔은 레이저 빔 크기(laser beam dimensions)에 의해 공간적으로 제한된 영역에 걸쳐 용융 및 도펀트 활성화를 일으킨다.
비-단결정 반도체 재료의 층(5)이 계면(11)까지 완전하게 용융되었을 때, 레이저 어닐링이 중단된다. 비-단결정 층(5)의 물리적 상태(고체 또는 액체)를 제어하기 위해, 반사 측정 장비(reflectometry instrument)가 사용될 수 있다.
이러한 레이저 열 어닐링 단계는, 레이저 펄스들이 지속 기간이 제한되고 그리고 용융 깊이가 비-단결정 층(5)의 두께로 제한되고 또한 레이저 빔(30)의 크기에 의해 횡방향으로 제한되기 때문에, 제한된 열량에서 수행된다.
레이저 열 어닐링 단계를 중단한 후에, 용융된 반도체 층은 냉각되고 결정화에 의해 응고된다. 계면(11)은, 아래에 있는 기판이 또한 단결정이기 때문에, 예를 들어 (111)과 같은 정의된 결정 방위를 갖는다. 이 계면(11)은 에피형 결정화를 위한 시드를 제공한다. 보다 정확하게는, 비-단결정 층(5)은 에피형 결정화된 반도체 층(epi-like crystallized semiconductor layer)(15)으로 결정화된다.
따라서, 도 12에 도시된 바와 같이, 단결정 반도체 기판(1), 에피형 결정 반도체(15)와 단결정 반도체 기판(1) 사이에 배치되며 단결정 반도체 기판(1)과의 제1 계면(8) 및 에피형 결정 반도체 층(15)과의 제2 계면(6)을 갖는 매립 도핑된 반도체 단결정 층(17)을 포함하는, 스택형 구조가 얻어진다.
이 구조는 우수한 전도성을 갖는다.
실시예 3
실시예 3은, 실시예 1과 실시예 2의 조합으로 이루어진다. 실시예 3의 제1 단계에서, 도 9와 관련한 설명과 유사하게, 기판에 도펀트 원소들을 주입하기 위하여 표준 에너지 주입이 단결정 기판(1)의 평탄 표면(9)에 이루어져서, 제1 도핑 유형의 비활성 도핑 원소들을 갖는 단결정 반도체 재료의 층(27)을 형성한다. 그 다음, 비-단결정 반도체 재료의 층(5)이 기판(1)의 평탄 표면(9) 상에 침착된다. 이 실시예 3에서, 층(5)은 진성이거나, 도핑되지 않았거나, 또는 동일한 도핑 유형 또는 제2 도핑 유형의 비활성 도펀트 원소들로 도핑될 수 있다. 층(5)의 이러한 도핑은, 층(5)의 침착 동안에 수행되거나 또는 층(5)의 침착 이후에 또 하나의 표준 에너지 주입 단계를 사용하여 (도 6에 도시된 바와 같이) 수행될 수 있다.
그 다음, 레이저 열 어닐링 빔(30)이, 제2 도핑 유형의 비활성 도펀트 원소로 도핑된 비-단결정 반도체 재료의 층(5)의 외부 표면(19)에 적용된다. 레이저 열 어닐링 빔(30)의 에너지 밀도는, 기판(1)과의 계면(11)까지 층(5)의 완전한 용융물을 생성하도록 선택된다. 게다가, 레이저 열 어닐링 빔(30)은, 층(5)에 있는 제2 도핑 유형의 도펀트 원소들 및 층(27)에 있는 제1 도핑 유형의 도펀트 원소들의 동시적인 활성화를 일으킨다.
층이 완전히 용융된 이후에, 레이저 어닐링 빔(30)은, 비-단결정 층의 에피형 결정화를 일으키도록 중단된다. 따라서, 벌크형 단결정 반도체 기판(1), 매립된 제1 유형 도핑 단결정 반도체 층(37) 및 제2 유형 도핑 에피형 단결정 반도체 층(15)을 포함하는 적층 구조가 얻어진다. 제1형 도핑 단결정 반도체 층(37)은 벌크형 기판(1)과 제2 유형 도핑 에피형 단결정 반도체 층(15) 사이에 위치한다.
따라서, 수직형 전자 접합 소자는 낮은 열량으로 형성된다.
당업자는 본원에 개시된 바와 같은 하나 이상의 단계들의 가능한 반복 및/또는 조합을 고려할 것이다. 예를 들어, 공정은, 기판 내에 제1 도펀트 원소를 주입하는 단계 c1); 및 상기 기판에 주입된 제1 도펀트 원소를 레이저 열 어닐링하는 단계(d1); 그리고, 제2 도펀트 원소로 도핑된 층(5)을 침착시키는 단계 c2) 및 비정질 또는 다결정 층(5) 내의 제2 도펀트 원소를 레이저 열 어닐링(LTA)하는 단계(d2); 그리고 에피형 결정화하는 단계 e)를 포함할 수 있다.
디바이스(소자)
본 발명은 IGBT, 전력 MOS, 다이오드 및 기타 마이크로 전자 소자와 같은 디이프 접합 소자의 제조에 적용된다.
본 발명은 저열량으로 디이프 전자 접합 소자를 제조할 수 있게 한다.
실시예 1에서, 소자는 단결정 반도체 재료의 기판(1) 및 도핑된 에피형 단결정 반도체 재료의 층(15)을 포함한다.
실시예 1에서, 도핑된 에피형 단결정 반도체 재료의 층(15)은 500 nm 내지 3 ㎛ 범위에 포함되는 두께를 갖는다.
실시예 1의 변형예에서, 소자는 단결정 반도체 재료의 기판(1), 도핑되지 않은 에피형 단결정 반도체 재료의 층(15), 및 기판(1)의 평탄 표면과 층(15) 사이에 위치한 도핑된 에피형 단결정 반도체 재료의 층(17)을 포함한다. 각각의 층(15 및 17)은 500 nm 내지 3 ㎛ 범위의 두께를 갖는다.
일 실시예에 따르면, 에피형 단결정 반도체 재료의 도핑 층(15 또는 17)은 공간적으로 균일한 도펀트 밀도를 갖는다. 또 하나의 실시예에 따르면, 에피형 단결정 반도체 재료의 도핑 층(15 또는 17)은, 기판(1)의 평탄 표면에 대해서 직각 방향으로(in a direction transverse to) 구배 도펀트 프로파일(gradient dopant profile)을 갖는다.
실시예 2에서, 디바이스는 기판(1)의 평탄 표면 아래에(underneath) 배치된 도핑된 단결정 반도체 재료의 층(37)을 포함하는 단결정 반도체 재료의 기판(1), 및 에피형 단결정 반도체 재료의 층(15)을 포함한다. 각각의 층(15 및 37)은 500 nm 내지 3 ㎛ 범위에 포함되는 두께를 갖는다.
실시예 2의 변형예에서, 도핑된 단결정 반도체 재료의 층(37)은 제1 도펀트 유형으로 도핑되고, 에피형 단결정 반도체 재료의 층(15)은 제2 도펀트 유형으로 도핑된다.
실시예 2의 다양한 예시들에 따르면, 도핑 층(15) 및/또는(and/or, respectively) 도핑 층(37)은, 공간적으로 균일한 도펀트 밀도 또는 기판(1)의 평탄 표면에 대해서 직각 방향으로 구배 도펀트 프로파일을 갖는다.
본 발명은 단결정 반도체 재료의 내부에 매립된 디이프 도핑 층의 제조를 가능하게한다. 이번에는, 본 발명은 저열량으로 디이프 전자 접합 소자를 제조할 수 있게 한다.

Claims (15)

1) 단결정 반도체 기판(1)을 제공하는 단계 - 상기 기판은 평탄 표면(9)을 가짐 -;
2) 단결정 반도체 재료의 비활성 도핑 층(27)을 형성하기 위하여, 비활성 도펀트 원소들을, 단계 3) 이전에 상기 단결정 반도체 기판(1)에 혼입시키는 단계 - 상기 비활성 도핑 층(27)은 500nm와 3μm 사이의 두께를 가짐 -;
3) 비-단결정 반도체 재료의 단일 층(5)을 상기 평탄 표면(9) 상에 침착시키는 단계 - 상기 비-단결정 반도체 재료의 상기 층(5)은 외부 표면(19)을 가지며, 1μm 와 3μm 사이의 두께를 가짐 -;
4) 상기 단결정 반도체 기판(1)을 용융시키지 않고, 레이저 열 어닐링 빔에 의해 상기 단결정 반도체 기판(1)과의 계면에 이르기까지 정의된 체적 내부의 비-단결정 반도체 재료의 상기 층(5)을 용융시키고 또한 단계 2)에서 혼입된 상기 도펀트 원소들을 활성화시키기 위하여, 상기 단계 2) 이후에, 상기 단계 3)에서 형성된 상기 외부 표면(19)의 영역을 결정된 임계치보다 높은 에너지 밀도를 갖는 단일 레이저 열 어닐링 빔(30)에 노출시키는 단계;
5) 상기 기판(1)과의 계면(6, 8)으로부터 비-단결정 반도체 재료의 상기 층(5)의 에피형 결정화를 일으키기 위하여 및 상기 계면과 상기 외부 표면(19) 사이의 상기 체적에 걸쳐 연장되는 에피형 단결정 반도체 재료의 층(15)의 형성을 일으키기 위하여, 상기 레이저 열 어닐링 빔에 의한 상기 영역의 노출을 중지시키는 단계 - 상기 기판(1)은 활성 도핑 단결정 반도체 재료의 층(37)을 포함함 -;를 포함하는, 디이프 접합 전자 소자를 제조하는 방법.
제1항에 있어서,
상기 단계 4) 동안에, 상기 레이저 열 어닐링 빔(30)은 상기 비-단결정 반도체 재료의 흡수 범위 내의 레이저 파장을 갖는 엑시머 레이저 빔인, 디이프 접합 전자 소자를 제조하는 방법.
제1항에 있어서,
상기 단계 2)는, 단계 1) 이후에 그리고 단계 3) 이전에 수행되는 단계 2-1)를 포함하고,
상기 단계 2-1)는, 상기 비활성 도펀트 원소들을 상기 단결정 반도체 기판(1)내에 주입하기 위하여 또한 상기 비활성 도펀트 원소들이 도핑되고 상기 평탄 표면(9)으로부터 상기 단결정 반도체 기판(1) 내로 연장하는 단결정 반도체 재료의 상기 비활성 도핑 층(27)을 형성하기 위하여, 상기 단결정 반도체 기판(1)의 상기 표면(9)을 이온 주입 빔(40)에 노출시키는 것을 포함하는, 디이프 접합 전자 소자를 제조하는 방법.
제1항에 있어서,
상기 단계 2)는, 단계 3) 동안에 수행되는 단계 2-2)를 포함하고,
상기 단계 2-2)는, 도펀트 원소들을 비-단결정 반도체 재료의 상기 층(5) 내로 혼입시키는 것을 포함하는, 디이프 접합 전자 소자를 제조하는 방법.
제1항에 있어서,
상기 단계 2)는, 상기 단계들 1) 및 3) 이후에 수행되는 단계 2-3)를 포함하고,
상기 단계 2-3)는, 상기 비활성 도펀트 원소들을 비-단결정 반도체 재료의 상기 층(5) 내로 주입하기 위하여 또한 상기 비활성 도펀트 원소들이 도핑된 비-단결정 반도체 재료의 층(7)을 형성하기 위하여, 비-단결정 반도체 재료의 상기 층(5)을 이온 주입 빔(40)에 노출시키는 것을 포함하는, 디이프 접합 전자 소자를 제조하는 방법.
제3항에 있어서,
활성 도핑 단결정 반도체 재료의 상기 층(37)은 제1 도펀트 유형으로 도핑되는, 디이프 접합 전자 소자를 제조하는 방법.
제5항에 있어서,
활성 도핑 단결정 반도체 재료의 상기 층(37)은 제1 도펀트 유형으로 도핑되고, 비-단결정 반도체 재료의 상기 층(7)은 제2 도펀트 유형으로 도핑되는, 디이프 접합 전자 소자를 제조하는 방법.
제1항에 있어서,
상기 표면(9)으로부터 임의의 산화물 층을 제거하기 위하여, 단계 3) 이전에, 상기 기판(1)의 상기 표면(9)을 세정하는 또 하나의 단계를 더 포함하는, 디이프 접합 전자 소자를 제조하는 방법.
제1항에 있어서,
상기 반도체 재료는 실리콘 및 게르마늄 중에서 선택되는, 디이프 접합 전자 소자를 제조하는 방법.
제1항에 있어서,
비활성 도펀트 원소들을 혼입시키는 상기 단계 2)는, 도펀트 원소들을 상기 기판(1)의 상기 평탄 표면(9)에 직각인 방향을 따라 구배 프로파일로 혼입시키도록 수행되는, 디이프 접합 전자 소자를 제조하는 방법.
제1항에 있어서,
에피형 단결정 반도체 재료의 상기 층(15)은 500 nm와 3㎛ 사이의 두께를 갖는, 디이프 접합 전자 소자를 제조하는 방법.
제1항에 있어서,
단계 4)에서, 상기 레이저 열 어닐링 빔은 0.1 내지 10 J/㎠ 범위의 에너지 밀도를 가지며 600 nm 이하의 레이저 파장을 갖는 엑시머 레이저 빔인, 디이프 접합 전자 소자를 제조하는 방법.
제1항에 있어서,
상기 단계들 4) 및 5)는, 불활성 가스(inert gas), 공기 또는 진공 중에서 선택된 가스 분위기와 제어된 압력 및 온도하에서 수행되는, 디이프 접합 전자 소자를 제조하는 방법.
제1항에 있어서,
상기 단계 4) 동안에 비-단결정 반도체 재료의 상기 층(5)의 완전한 용융(full melt)을 제어하기 위하여 또한 상기 단계 5) 동안에 에피형 단결정 반도체 재료의 상기 층(15)의 에피형 결정화를 제어하기 위하여, 비-단결정 반도체 재료의 상기 층(5)의 상기 외부 표면 상에서 반사된 광학 빔을 측정하는 단계를 더 포함하는, 디이프 접합 전자 소자를 제조하는 방법.
단결정 반도체 기판(1)을 포함하는 디이프 접합 전자 소자로서,
외부 표면(19) 및 상기 단결정 반도체 기판(1)과의 계면(6, 8)을 갖는 에피형 단결정 반도체 재료의 층(15)을 포함하고,
상기 단결정 반도체 기판(1)은, 활성 도핑 단결정 반도체 재료의 층(37)을 포함하고,
상기 계면(6, 8)은 상기 외부 표면으로부터 1과 5 ㎛ 사이를 포함하는 깊이에 위치하고,
또한, 활성 도핑 단결정 반도체 재료의 상기 층(37)의 도핑 프로파일은 비-가우스 프로파일(non-Gaussian profile)인, 디이프 접합 전자 소자.
KR1020187034699A 2016-05-31 2017-05-31 디이프 접합 전자 소자 및 그의 제조 공정 KR102478873B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16172286.3A EP3252800A1 (en) 2016-05-31 2016-05-31 Deep junction electronic device and process for manufacturing thereof
EP16172286.3 2016-05-31
PCT/EP2017/063195 WO2017207653A1 (en) 2016-05-31 2017-05-31 Deep junction electronic device and process for manufacturing thereof

Publications (2)

Publication Number Publication Date
KR20190015262A KR20190015262A (ko) 2019-02-13
KR102478873B1 true KR102478873B1 (ko) 2022-12-19

Family

ID=56098063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187034699A KR102478873B1 (ko) 2016-05-31 2017-05-31 디이프 접합 전자 소자 및 그의 제조 공정

Country Status (8)

Country Link
US (1) US10566189B2 (ko)
EP (2) EP3252800A1 (ko)
JP (1) JP2019523986A (ko)
KR (1) KR102478873B1 (ko)
CN (1) CN109196622B (ko)
MY (1) MY197787A (ko)
SG (1) SG11201810302QA (ko)
WO (1) WO2017207653A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113497158B (zh) * 2020-04-07 2023-03-21 珠海格力电器股份有限公司 一种快恢复半导体器件及其制作方法
EP4139950B1 (en) 2020-04-22 2024-04-03 Istituto Nazionale Di Fisica Nucleare (INFN) P+ or n+ type doping process for semiconductors
WO2021257317A1 (en) * 2020-06-17 2021-12-23 Applied Materials, Inc. Gate interface engineering with doped layer
CN115117198A (zh) * 2022-05-16 2022-09-27 上海交通大学 一种δ掺杂层制备方法及电子器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313721A (ja) 2000-12-11 2002-10-25 Seiko Epson Corp 半導体積層体の製造方法、積層体の製造方法、半導体素子、および電子機器
JP2005510871A (ja) 2001-11-30 2005-04-21 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 半導体装置の製造方法
JP2008016466A (ja) 2006-07-03 2008-01-24 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2008116269A (ja) 2006-11-02 2008-05-22 Sumitomo Heavy Ind Ltd 温度計測装置、及び温度算出方法
DE102006053182A1 (de) * 2006-11-09 2008-05-29 Infineon Technologies Ag Verfahren zur p-Dotierung von Silizium
JP2012033782A (ja) 2010-07-30 2012-02-16 Shindengen Electric Mfg Co Ltd Ｉｇｂｔの製造方法及びｉｇｂｔ
JP2012516041A (ja) 2009-01-26 2012-07-12 エクシコ フランス レーザーエネルギーによって半導体材料の表面を照射するための方法及び装置
JP2012146716A (ja) * 2011-01-07 2012-08-02 Toshiba Corp 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5752128A (en) * 1980-09-16 1982-03-27 Hitachi Ltd Manufacture of semiconductor device
JPS6255689A (ja) * 1985-09-03 1987-03-11 富士通株式会社 液晶表示ユニットの実装方法
US6890835B1 (en) * 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
WO2006033041A1 (en) * 2004-09-22 2006-03-30 Koninklijke Philips Electronics N.V. Integrated circuit fabrication using solid phase epitaxy and silicon on insulator technology
US7679146B2 (en) * 2006-05-30 2010-03-16 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions
DE102008003953A1 (de) * 2007-02-28 2008-09-04 Fuji Electric Device Technology Co. Ltd. Verfahren zur Herstellung eines Halbleiterelements
JP2009135448A (ja) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び半導体装置の作製方法
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102386067B (zh) * 2010-08-31 2013-12-18 中国科学院上海微系统与信息技术研究所 有效抑制自掺杂效应的外延生长方法
EP2899749A1 (en) * 2014-01-24 2015-07-29 Excico France Method for forming polycrystalline silicon by laser irradiation

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313721A (ja) 2000-12-11 2002-10-25 Seiko Epson Corp 半導体積層体の製造方法、積層体の製造方法、半導体素子、および電子機器
JP2005510871A (ja) 2001-11-30 2005-04-21 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 半導体装置の製造方法
JP2008016466A (ja) 2006-07-03 2008-01-24 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2008116269A (ja) 2006-11-02 2008-05-22 Sumitomo Heavy Ind Ltd 温度計測装置、及び温度算出方法
DE102006053182A1 (de) * 2006-11-09 2008-05-29 Infineon Technologies Ag Verfahren zur p-Dotierung von Silizium
JP2012516041A (ja) 2009-01-26 2012-07-12 エクシコ フランス レーザーエネルギーによって半導体材料の表面を照射するための方法及び装置
JP2012033782A (ja) 2010-07-30 2012-02-16 Shindengen Electric Mfg Co Ltd Ｉｇｂｔの製造方法及びｉｇｂｔ
JP2012146716A (ja) * 2011-01-07 2012-08-02 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2019523986A (ja) 2019-08-29
SG11201810302QA (en) 2018-12-28
KR20190015262A (ko) 2019-02-13
CN109196622B (zh) 2024-04-02
EP3465738A1 (en) 2019-04-10
EP3252800A1 (en) 2017-12-06
WO2017207653A1 (en) 2017-12-07
MY197787A (en) 2023-07-14
US20190214251A1 (en) 2019-07-11
CN109196622A (zh) 2019-01-11
US10566189B2 (en) 2020-02-18

Similar Documents

Publication Publication Date Title
US5399506A (en) Semiconductor fabricating process
KR102478873B1 (ko) 디이프 접합 전자 소자 및 그의 제조 공정
US6777317B2 (en) Method for semiconductor gate doping
US20010041432A1 (en) Ultra-shallow semiconductor junction formation
WO2001071787A1 (en) Method of forming ultrashallow junctions by laser annealing and rapid thermal annealing
US9887125B2 (en) Method of manufacturing a semiconductor device comprising field stop zone
US20120178223A1 (en) Method of Manufacturing High Breakdown Voltage Semiconductor Device
JP2006351659A (ja) 半導体装置の製造方法
US10998402B2 (en) Semiconductor devices with steep junctions and methods of manufacturing thereof
US9653540B2 (en) Semiconductor wafer and method of manufacturing semiconductor devices in a semiconductor wafer
JP2013247248A (ja) 半導体装置の製造方法
US8586460B2 (en) Controlling laser annealed junction depth by implant modification
US20020140035A1 (en) Semiconductor device and method of manufacturing the same
US20020086502A1 (en) Method of forming a doped region in a semiconductor material
US6372585B1 (en) Semiconductor device method
JP5201305B2 (ja) 半導体装置の製造方法
KR101162444B1 (ko) 광속을 이용한 웨이퍼 가열 방법
WO2011055691A1 (ja) 半導体装置の製造方法
US20140363986A1 (en) Laser scanning for thermal processing
CN107578991A (zh) 扫描脉冲退火装置及方法
TWI642092B (zh) 深接面電子裝置及其製造方法
US10755933B2 (en) Method of manufacturing semiconductor device
Scheit et al. Dopant profile engineering using ArF excimer laser, flash lamp and spike annealing for junction formation
JPH06151348A (ja) 半導体装置の製造方法
Popadic et al. Ultrashallow doping by excimer laser drive-in of RPCVD surface deposited arsenic monolayers

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant