KR101162444B1 - 광속을 이용한 웨이퍼 가열 방법 - Google Patents

광속을 이용한 웨이퍼 가열 방법 Download PDF

Info

Publication number
KR101162444B1
KR101162444B1 KR1020107009301A KR20107009301A KR101162444B1 KR 101162444 B1 KR101162444 B1 KR 101162444B1 KR 1020107009301 A KR1020107009301 A KR 1020107009301A KR 20107009301 A KR20107009301 A KR 20107009301A KR 101162444 B1 KR101162444 B1 KR 101162444B1
Authority
KR
South Korea
Prior art keywords
layer
heated
sublayer
temperature range
luminous flux
Prior art date
Application number
KR1020107009301A
Other languages
English (en)
Other versions
KR20100085943A (ko
Inventor
미첼 브루엘
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20100085943A publication Critical patent/KR20100085943A/ko
Application granted granted Critical
Publication of KR101162444B1 publication Critical patent/KR101162444B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Abstract

적어도 하나의 광속 펄스의 영향하에 적어도 하나의 가열될 층(2)과 상기 가열될 층에 적어도 부분적으로 인접한 서브층(sublayer; 4)을 포함하는 웨이퍼(1)를 적어도 부분적으로 가열하기 위한 방법에 관한 것으로서, 광속(7)을 선택하는 단계로서, 상기 가열될 층(2)은 상기 가열될 층의 온도가 저온 범위(PBT)에 있는한 상기 가열될 층(2)에 의한 상기 광속의 흡수 계수가 낮고, 가열될 층의 온도가 고온 범위(PHT)에 진입하는 경우에는 상기 흡수 계수가 현저히 증가하도록 되며, 서브층(4)을 선택하는 단계로서, 여기서 상기 선택된 파장에서의 상기 광속의 상기 흡수 계수는 상기 저온 범위(PBT)에서 높으며, 상기 서브층이 광속을 받게 되는 경우 온도는 고온 범위(PHT)로 진입함; 및 상기 웨이퍼(1)에 상기 광속(7)을 인가하는 단계를 포함한다.

Description

광속을 이용한 웨이퍼 가열 방법{METHOD FOR HEATING A PLATE WITH A LIGHT STREAM}
본 발명은 일반적인 재료 가공의 기술 분야 특히, 반도체 특히 실리콘과 같은 재료의 박층(thin layer), 삽입물(inserts), 시트(sheet) 또는 스트립(strips) 분야에 대한 것이다.
보다 상세하게는, 본 발명은 부품에 대해 광속을 이용한 열처리를 적용하는 분야에 대한 것이다.
종래 기술에 따르면, 열처리를 수행하기 위하여 광속을 이용하는 것에 대한 지식 및 방법이 있었고, 이때 광속은 부품의 외부 표면 상에 및/또는 외부 표면의 주변에 흡수되며, 심부(deeper portions)의 가열은 광속을 수신하는 외곽 표면 및/또는 그 주변으로부터 처리될 부품의 심부까지의 열확산에 의해 수행된다.
이러한 종래 기술의 방법은 처리될 재료가 광속에 대해서 자연 흡수성(naturally absorbent)이 되거나 또는 예를 들면 극도의 고전력 레벨을 이용한 광속과 재료 부품과의 직접 상호작용에 의해 가공 흡수성(rendered absorbent)이 되도록 사용 광속이 선택되는 것이 특징이다.
광속의 이용은 수 마이크로초에서 수십 마이크로초 단위의 단시간 동안 표면층을 가열하고자 하는 경우에 특히 이득적이다.
그럼에도 불구하고, 가열 두께는 일반적으로 부품의 외부 표면에서 시간의 제곱근에 따라 증가되므로, 부품의 심부를 가열하는 것은 극도로 어렵고 고가이며, 그 깊이가 증가함에 따라 난이도와 가격은 상승한다.
더욱이, 부품내에서 얻어진 열 특성이 외부 표면에서 최고치이고 상기 외부면으로부터 재료 내부로 갈수록 감소하는 경향을 보이므로, 본 방법의 범위내에서 넘지 말아야 할 최대 온도 예를 들면 재료의 융해점(melting) 또는 증발점(vaporisation) 또는 분해점(decomposition)으로 표면 온도를 제한할 필요가 있다. 이러한 제한은 적절한 전력 광속 및 장 기간을 포함하여, 고가이다.
더욱이, 문서 WO 03/075329는 광속을 이용하여 전면층을 통해 흡수 서브층을 가열하는 방법으로서, 서브층에 도달한 것 이하의 온도로 전면층을 가열하고 확산에 의해 서브층이 가열되는 것을 개시한다.
서브층에서 도달된 온도 이하의 온도에서, 확산에 의해 전면층을 가열하는 서브층에서 생성된 열 생산물을 개시하고 있다.
본 발명은 적어도 하나의 광속 펄스의 영향하에 가열될 적어도 하나의 층과 상기 가열된 층에 적어도 부분적으로 인접한 서브층을 포함하는 웨이퍼를 적어도 부분적으로 가열하기 위한 방법에 관한 것이다.
본 발명에 따른 방법은 이하 단계들을 포함한다:
광속을 선택하는 단계
- 여기서 파장은 상기 가열될 층의 온도가 저온 범위에 있는한 상기 가열될 층에 의한 상기 광속의 흡수 계수가 낮도록 하며, 가열될 층의 온도가 대략 상기 저온 범위 위에 존재하는 고온 범위에 진입하는 경우에는 상기 흡수 계수가 현저히 증가하도록 하며,
- 펄스 세기 및 기간은 상기 서브층이 존재하지 않을 시 상기 가열될 층의 온도가 상기 저온 범위내로 유지되도록 함;
서브층을 선택하는 단계
- 여기서 상기 선택된 파장에서의 상기 광속의 상기 흡수 계수는 상기 저온 범위에서 높으며,
- 상기 서브층이 광속을 받게 되는 경우 온도는 고온 범위로 진입함; 및
상기 서브층에 대향하는 상기 가열될 층의 면을 통해 적어도 부분적으로 상기 웨이퍼에 상기 광속을 인가하는 단계.
본 발명에 따르면, 이하의 메커니즘이 발생한다.
제1 단계에서, 상기 광속은 상기 서브층을 초기 온도로부터 적어도 상기 고온 범위내에 존재하는 온도까지 가열한다.
제2 단계에서, 상기 서브층은 열확산에 의해 상기 가열될 층의 인접 부분을 상기 고온 범위 내에 존재하는 온도까지 가열한다.
제3 단계에서, 상기 인접 부분은 흡수성이 되고 상기 가열될 층내에서 온도가 상기 고온 범위 내에 존재하는 흡수 열 프론트를 생성하며, 상기 열 프론트의 순방향 열 확산 및 상기 가열될 층의 아직 흡수성이 아닌 나머지 부분을 통해 상기 열 프론트에 도달하는 상기 광속에 의한 열 에너지 공급의 조합 또는 이중 영향하에 상기 열 프론트는 상기 열 프론트 표면쪽으로 진행한다.
본 발명에 따르면, 상기 저온 범위 및 상기 고온 범위는 온도의 함수로서 상기 흡수 계수의 변동 임계값에 의해 분리될 수 있다.
본 발명에 따르면, 온도의 함수로서의 상기 흡수 계수의 상기 변동임계값(STC)은 온도 범위를 넘어 확장한다.
본 발명에 따르면, 상기 가열될 층은 저-도핑된 실리콘이 될 수 있다.
본 발명에 따르면, 상기 가열될 층은 반도체 재료일 수 있다.
본 발명에 따르면, 상기 저온 범위는 도핑이 진성이 아닌 경우의 범위에 해당하고, 상기 고온 범위는 도핑이 진성인 경우의 범위에 해당한다.
본 발명에 따르면, 상기 가열될 층은 갈륨 질화물일 수 있다.
본 발명에 따르면, 상기 서브층은 비정질 실리콘일 수 있다.
본 발명에 따르면, 상기 서브층은 고-도핑된 실리콘일 수 있다.
본 발명에 따르면, 상기 가열될 층은 갈륨 질화물이고, 상기 서브층은 실리콘일 수 있다.
본 발명에 따르면, 상기 광속은 레이저에 의해 생성될 수 있다.
본 발명은 도면에서 도시된 비제한적 예로서 설명되는 열 처리 방법에 대한 연구로 보다 명확하게 이해될 것이다.
도 1은 웨이퍼 부분 및 관련 장치를 도시한다.
도 2는 도 1의 웨이퍼에 적용되는 X 축이 깊이이고, Y 축이 온도인 본 발명에 따른 메카니즘을 도시한다.
도 3은 다른 웨이퍼 부분을 도시한다.
도 4 및 5는 도 3의 웨이퍼에 적용되는 본 발명에 따른 메카니즘을 도시한다.
도 6 및 7은 다른 웨이퍼의 단면도를 도시한다.
도 8은 도 7의 웨이퍼에 적용되는 본 발명에 따른 메카니즘을 도시한다.
도 9는 도 8을 참조로 본 발명에 따른 메카니즘의 이용예를 도시한다.
도 1은 전면(3)을 갖는 층(2)과 층(2)의 후면(5)에 인접한 서브층(4)을 포함하는 웨이퍼(1)를 도시한다.
층(2)의 전면(3)에 대향하여, 상기 전면(3)에 대한 광속(7) 펄스 P 생성기(6)가 설치된다.
일 별예에서, 웨이퍼(1)가 서브층(4)의 후면에 인접하여 후층(8)을 포함하여 기판을 형성할 수 있다.
층(2) 및 광속(7)은 이하의 특성을 가지도록 하기 위하여 서로와의 관련하에 선택된다.
광속(7)의 파장은 상기 층(2)의 온도(T)가 저온 범위(PBT)에 있는한 상기 층(2)에 의한 상기 광속의 흡수 계수가 낮도록 하며, 층(2)의 온도(T)가 상기 저온 범위(PBT)에 대략 위에 존재하는 고온 범위(PHT)에 진입하는 경우에는 상기 흡수 계수가 현저히 증가하도록 한다.
광속(7)에 의해 공급되는 펄스의 세기 및 기간은 상기 서브층(4)이 존재하지 않을 시, 상기 층(2)의 온도가 상기 저온 범위(PBT)내로 유지되도록 한다.
서브층(4)과 광속(7)은 아래의 특성을 가지도록 하기 위하여 서로와의 관련하에 선택된다.
상기 저온 범위(PBT)에서 서브층(4)에 의한 상기 파장에서의 광속(7)의 흡수 계수는 높다.
상기 서브층(4)이 상기 광속(7)을 받게 되는 경우 적어도 층(2)에 두께면에서 인접한 서브층(4)의 온도는 고온 범위(PHT)로 진입한다.
웨이퍼(1)가 저온 범위(PBT)내에 위치한 초기 온도에 있을 때, 그 전면(3)을 통해 광속(7)이 웨이퍼(1)에 인가된다. 도 2에 나타낸 것과 같이 그 다음의 온도 상승이 발생한다.
도시된 예에서, 저온 범위(PBT)의 상한(LST)은 고온 범위(PHT)의 하한(LIT)보다 적은 것으로 간주된다. 저온 범위(PBT) 및 고온 범위(PHT)는 전이 온도 범위에 걸친 온도의 함수로서 흡수 계수의 작용 전이 임계치(STC)에 의해 분리된다.
메카니즘은 이하와 같다.
제1 단계에서, 광속(7)은 고온 범위(PHT)까지 온도가 도달하지 않고 층(2)을 통과하며, 깊이 방향으로 서브층(4)에 도달할 때, 초기 온도에서 적어도 고온 범위(PHT)에 위치한 온도까지 상기 서브층(4)을 가열한다. 온도 곡선(9)이 얻어진다.
제2 단계에서, 상기 서브층(4)은 일시적 열원(transitory heat source)을 형성하고, 열확산에 의해 층(2)의 인접 부분을 상기 고온 범위(PHT) 내에 존재하는 온도(AT)까지 가열한다.
제3 단계에서, 상기 인접 부분은 흡수성이 되고, 상기 가열될 층(2)의 깊이 방향으로 흡수 열 프론트(10)를 생성하되, 온도(FT)는 고온 범위(PHT)내에 존재하고, 바람직하게는 온도(AT) 보다 위에 존재한다. 프론트의 순방향 열 확산과 가열될 층(2)의 아직 흡수성이 아닌 나머지 부분을 통해 상기 열 프론트(10)에 도달하는 상기 광속(7)에 의한 열 에너지 공급의 조합된 영향하에 깊이 방향으로 생성된 이러한 흡수 열 프론트(10)는 전면(3)쪽으로 진행한다
광속(7)이 중단되는 경우, 상기 전달 모드에 따르면 열 프론트(10)의 진행은 전면(3)에 도달하지 않았다면 층(2)내에서 거의 즉시 중단된다. 그러므로, 열 프론트(10)의 진행은 전적으로 열 확산의 효과에 의해 좌우된다.
특정 일정 광속(7) 조건 하에서, 열 유속(heat flux)과 실질적으로 선형 관계로 두께에 대한 층(2) 가열이 발생한다.
상술한 3개의 단계의 순서는 시간상 연속으로 발생한다는 것을 의미한다. 그러나, 이 연속에 대한 설명은 이들 단계의 시간에 걸친 부분적 중첩을 배재한다는 것은 아니다.
실시예의
광속(7)은 3.75 * 1.E6 W/cm2의 유속으로 6마이크로초 동안 유지되는 CO2 레이저일 수 있다.
층(2)을 형성하는 투명 재료는 1.E15/cm3 의 영역에서 일정 레벨로 도핑되고 주변 온도에서 초기에 위치되는 실리콘 일 수 있다.
이러한 조건 하에서, 실리콘의 흡수율은 수 cm-1의 범위내에 있으며, 이는 실리콘의 온도가 약 270℃에 도달하지 않는다면 낮게 실질적으로 상수로 유지된다. 이 온도로부터, 진성 캐리어 밀도는 1*E15 cm-2 이상이 된다(문헌 "Physics of Semiconductor Devices", second Edition, ISBN 0-07-062735-5, by S.M. SZE, John Wiley and Sons, page 20 - fig. 12 and page 26 - fig. 16 참조).
저온 범위(PBT)는 그러므로 거의 270℃와 동일한 저온 한계(LIT)에 실질적으로 아래에 위치한 온도 범위로서, 고온 범위(PHT)는 실질적으로 270℃ 위의 범위이다. 상술한 문헌에 따르면, 저온 범위(PBT)는 케리어의 비진성 포화 및/또는 겔(gel) 범위에 위치하고, 고온 범위(PHT)는 진성 범위내에 위치한다.
서브층(4)을 형성하는 흡수 재료는 1.E19/cm3의 범위내의 레벨에서 도핑되고, 주변 온도에서 초기 위치되는 실리콘 일 수 있어서, 수백 cm-1의 흡수 계수를 가진다.
층(2)의 두께는 약 90㎛이고, 서브층(4)의 두께는 약 10㎛이다
서브층(4)은 에피텍시(epitaxy), 피착(deposition) 이온 주입에 의해 생성될 수 있다.
웨이퍼(1)를 취득하기 위한 제1 예에 따르면, 1*E15 cm- 3 로 도핑되고, 100㎛ 두께를 갖는 실리콘 기판이 표준 실리콘 슬라이스에 대한 씨닝(thinning)에 의해 생산된다. 면들 중 한 면을 통해, 약 1*E16/cm2의 양(dose)으로 보론 이온 주입이 수행되며, 약 1000℃ 내지 1100℃의 온도로 2시간 동안 어닐링이 수행되어, 약 10마이크론의 도핑 깊이를 취득할 수 있어서, 서브층(4)이 얻어지고, 90㎛의 나머지 두께가 층(2)을 형성한다. 주입을 위해 이용되지 않은 면은 면(3)을 형성하고, 이를 통해 광속(7)이 인가된다.
웨이퍼(1)를 취득하기 위한 제2 예에 따르면, 표준 실리콘 기판 상에, 안티몬으로 1*E19/cm3까지 도핑되고 및 10마이크론 두께를 갖는 실리콘의 에피텍시가 수행되어 서브층(4)을 형성한다. 다음으로, 10마이크론 에피텍시 상에, 1*E15/cm3으로 도핑되고 90마이크론 두께를 갖는 실리콘의 에피텍시가 수행되어 층(2)을 형성한다.
추가 예로서, 서브층(4)의 흡수재는 CO2 레이저를 이용한 경우 비정질 실리콘층, 이온 주입범에 의한 완전 또는 부분 아몰파이즈 층(amorphised layer)또는 실리콘 산화물층(SiO2)일 수 있다.
서브층(4) 없이 층(2)으로만 이뤄지고 상술한 광속이 인가되는 부품이 있다고 가정하면, 재료의 온도는 30℃ 미만까지 증가하는 것이 관찰될 것이다. 이러한 결과는 종래 기술에 속하는 소위 유한 차분법(finite difference method)을 이용하여 열 수식을 푸는 시뮬레이션으로부터 취득된다.
이러한 결과는 이하의 간략한 수식을 적용하여 얻어질 수 있다.
- 저온 범위(PBT) 상에서의 흡수 계수의 최대 값(Alphamax)의 식별
- Tmax에 도달하는 최대 온도의 크기의 단위는 Tmax=Phi*tau*alphamax/Cp에 의해 주어진다.
여기서, Cp는 열 용량, Phi는 유속, Tau는 유속 기간, Cp는 용적 비열(volumetric heat),
또한, Phi는 3.75*1.E6W/cm2이고, tau 는 6*1.E-6 S이고, alphamax는 2 cm-1이고, Cp 는 1.4 J/cm3이다.
단일 층(2)에 의해 도달한 최대 온도 (Tmax)의 크기는 32℃인 것으로 밝혀졌다.
이러한 조건하에서, 층(2)의 온도는 매우 낮게 저온 범위(PBT) 내에 유지됨에 주목한다.
그러나, 서브층(4)의 존재로, 큰 두께의 투명 재료를 두께의 60㎛ 영역에서 1650K 범위의 온도까지 가열하는 것이 가능하다. 이러한 결과는 종래 기술에 속하는 소위 유한 차분법(finite difference method)을 이용하여 열 수식을 푸는 시뮬레이션으로부터 취득된다.
응용예
예 1
도 3에 도시된 것처럼, 도핑되지 않고 오리엔트되지 않은 입자 다결정 실리콘 기판에서 시작해서, 마이크로전자공학에서 이용되는 일반적인 기술을 이용하여 면들 중 하나가 산화되며, 도핑되지 않고 오리엔트되지 않은 입자 단결정 실리콘 층(2) 및 실리콘 산화물 서브층(4)을 포함하는 웨이퍼(1)가 얻어진다.
이러한 방법으로, 주변 온도에서, 이 층(2)은 CO2 레이저에 의해 생성된 광속에 대해 실질적으로 투명이고, 서브층(4)은 그러한 광속에 대해 흡수성이다.
다음으로, 도 4에 도시된 것처럼, 펄스 형태의 이러한 광속의 조사는 층(2)의 전면(3)을 통해 예를 들면 하나 또는 다수개의 구역(zones)에 부분적으로 가해진다.
이러한 인가로 인하여, 서브층(4)에 대한 사전 가열의 영향하에서 및 상술한 메카니즘에 따라, 광속 인가 구역에 대략 해당하는 구역(11)에서 층(2)을 가열함에 의해 액화되고, 상기 액화된 구역(11)은 층(2)의 후면(5) 또는 상기 후면(5)의 바로 인접에서 시작하여, 열 프론트(11a)은 순방향으로 진행하여 예를 들면 전면(3)에 도달한다.
도 5에 도시된 것처럼, 광속의 인가 종료 이후에, 구역(11)의 냉각 프론트(12a)이 전면(3)으로부터 발생한다. 이러한 프론트(12a)는 후면(5)쪽으로 뒤로 진행하여 구역(12)을 형성하되, 여기서 실리콘은 재결정에 의해 다결정 실리콘으로 재고체화된다. 온도 기울기로 인하여, 재결정화는 층(2)의 두께에 대해 실질적으로 연직으로 오리엔트된 잠재적으로 더 큰 입자를 생성한다.
전체 층(2)은 스캐빈징(scavenging)에 의해 처리될 수 있다.
그러한 구역은 우수한 전기적 특성을 보이고, 광휘발성 셀의 생성에 이득적일 수 있다.
예 2
도 6에 도시된 것처럼, 도핑되지 않은 단결정 실리콘 기판에서 시작하여, 배킹(backing; 8)을 형성하고, 마이크로전자공학에서는 일반적인 기술을 이용하여 약 1E20/cm-3의 n형으로 상기 기판의 면(8a)을 표면 도핑함에 의해 로컬 구역(4a)이 생성되어, 상기 로컬 구역(4a)으로 구성되는 흡수성 서브층(4)을 취득한다. 예를 들면, 각각의 구역(4a)은 정방형이고, 약 2마이크론의 두께를 가지고, 측면은 약 50마이크론이며, 구역(4a) 사이의 간격은 약 25마이크론이다.
다음으로, 도 7에 도시된 것처럼, 도핑되지 않은 실리콘에 대한 에피텍시가 표면(8a)에 대해 수행되어 층(2)을 형성한다.
다음으로, 도 8에 도시된 것처럼, 전면(3) 상에, 적외선 전력 광선 또는 광속(7)(예를 들면, 이테르븀 도핑된 광섬유 출력 레이저)이 인가되고, 수백 나노 초내에 표면 영역에 대해 20 Joules/cm2 피착한다. 이는 상술한 것처럼 층(2)의 다른 부분들을 가열하지 않으면서 서브층(4)과 전면(3) 사이에 위치한 층(2)의 구역(2a)에 대한 적어도 부분 가열을 야기한다. 이러한 차등 가열은 가열된 구역(2a)을 처리하는데 있어 이용될 수 있다.
예를 들면, 도 9에 도시된 것처럼, 도 8을 참조로 상기와 같은 가열을 산소 및/또는 수증기를 함유하는 챔버(12)내에 수행하는 것이 가능하다. 산소의 존재 및 층(2)의 구역(2a)내의 위치에서의 온도 상승으로, 층(2)의 전면(3) 상에, 딥 구역(deep zones; 4a)의 최상부에 자가-정렬된, 실리콘 산화물 구역(13)이 생성된다.

Claims (11)

  1. 적어도 하나의 광속 펄스의 영향하에 적어도 하나의 가열될 층(2)과 상기 가열될 층에 적어도 부분적으로 인접한 서브층(sublayer; 4)을 포함하는 웨이퍼(1)를 적어도 부분적으로 가열하기 위한 방법에 있어서,
    광속(7)을 선택하는 단계
    - 여기서 파장은 상기 가열될 층의 온도가 저온 범위(PBT)에 있는한 상기 가열될 층(2)에 의한 상기 광속의 흡수 계수가 낮아 상기 가열될 층이 상기 파장에 투명하도록 하며, 가열될 층의 온도가 상기 저온 범위 위에 존재하는 고온 범위(PHT)에 진입하는 경우에는 상기 흡수 계수가 증가하여 상기 가열될 층이 상기 파장을 흡수하도록 하며,
    - 펄스 세기 및 기간은 상기 서브층이 존재하지 않을 시 상기 가열될 층의 온도가 상기 저온 범위내로 유지되도록 함;
    서브층(4)을 선택하는 단계
    - 여기서 상기 선택된 파장에서의 상기 광속의 흡수 계수는 상기 저온 범위(PBT)에서 높아 상기 서브층이 상기 선택된 파장을 흡수하도록 하며,
    - 상기 서브층이 광속을 받게 되는 경우 온도는 상기 고온 범위(PHT)로 진입함; 및
    상기 서브층(4)에 대향하는 상기 가열될 층(2)의 전면(3)을 통해 적어도 부분적으로 상기 웨이퍼(1)에 상기 광속(7)을 인가하는 단계를 포함하여,
    제1 단계에서, 상기 광속(7)은 상기 서브층(4)을 초기 온도로부터 적어도 상기 고온 범위(PHT)내에 존재하는 온도까지 가열하고, 제2 단계에서, 상기 서브층(4)은 열확산에 의해 상기 가열될 층(2)의 인접 부분을 상기 고온 범위(PHT) 내에 존재하는 온도까지 가열하고, 제3 단계에서, 상기 인접 부분은 흡수성이 되고 상기 가열될 층(2)내에서 온도가 상기 고온 범위(PHT) 내에 존재하는 흡수 열 프론트(10)를 생성하며, 상기 흡수 열 프론트(10)의 순방향 열 확산 및 상기 가열될 층(2)의 아직 흡수성이 아닌 나머지 부분을 통해 상기 흡수 열 프론트에 도달하는 상기 광속(7)에 의해 공급되는 열 에너지의 조합 또는 이중 영향하에 상기 흡수 열 프론트(10)는 상기 전면(3)쪽으로 진행하는, 웨이퍼 가열 방법.
  2. 청구항 1에 있어서, 상기 저온 범위(PBT) 및 상기 고온 범위(PHT)는 온도의 함수로서 상기 흡수 계수의 변동 임계값에 의해 분리될 수 있는 것을 특징으로 하는, 웨이퍼 가열 방법.
  3. 청구항 2에 있어서, 온도의 함수로서의 상기 흡수 계수의 상기 변동 임계값(STC)은 온도 범위를 넘어 확장하는 것을 특징으로 하는, 웨이퍼 가열 방법.
  4. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 가열될 층(2)은 저-도핑된 실리콘인 것을 특징으로 하는, 웨이퍼 가열 방법.
  5. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 가열될 층(2)은 반도체 재료인 것을 특징으로 하는, 웨이퍼 가열 방법.
  6. 청구항 5에 있어서, 상기 저온 범위(PBT)는 도핑이 비진성인 경우의 범위에 해당하고, 상기 고온 범위(PHT)는 도핑이 진성인 경우의 범위에 해당하는 것을 특징으로 하는, 웨이퍼 가열 방법.
  7. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 가열될 층(2)은 갈륨 질화물인 것을 특징으로 하는, 웨이퍼 가열 방법.
  8. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 서브층(4)은 비정질 실리콘인 것을 특징으로 하는, 웨이퍼 가열 방법.
  9. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 서브층(4)은 고-도핑된 실리콘인 것을 특징으로 하는, 웨이퍼 가열 방법.
  10. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 가열될 층(2)은 갈륨 질화물이고, 상기 서브층은 실리콘인 것을 특징으로 하는, 웨이퍼 가열 방법.
  11. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 광속(7)은 레이저에 의해 생성되는 것을 특징으로 하는, 웨이퍼 가열 방법.
KR1020107009301A 2007-10-01 2008-09-26 광속을 이용한 웨이퍼 가열 방법 KR101162444B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0757986 2007-10-01
FR0757986A FR2921752B1 (fr) 2007-10-01 2007-10-01 Procede de chauffage d'une plaque par un flux lumineux.
PCT/FR2008/051719 WO2009050381A2 (fr) 2007-10-01 2008-09-26 Procede de chauffage d'une plaque par un flux lumineux

Publications (2)

Publication Number Publication Date
KR20100085943A KR20100085943A (ko) 2010-07-29
KR101162444B1 true KR101162444B1 (ko) 2012-07-04

Family

ID=39111662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107009301A KR101162444B1 (ko) 2007-10-01 2008-09-26 광속을 이용한 웨이퍼 가열 방법

Country Status (7)

Country Link
US (1) US8324530B2 (ko)
EP (1) EP2193540B1 (ko)
JP (1) JP5518717B2 (ko)
KR (1) KR101162444B1 (ko)
CN (1) CN101855709B (ko)
FR (1) FR2921752B1 (ko)
WO (1) WO2009050381A2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2938116B1 (fr) * 2008-11-04 2011-03-11 Aplinov Procede et dispositif de chauffage d'une couche d'une plaque par amorcage et flux lumineux.
FR2964788B1 (fr) * 2010-09-10 2015-05-15 Soitec Silicon On Insulator Procédé de traitement d'un substrat au moyen d'un flux lumineux de longueur d'onde déterminée, et substrat correspondant
FR2978600B1 (fr) 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur
CN114335778B (zh) * 2021-12-30 2023-05-26 重庆长安新能源汽车科技有限公司 一种确定动力电池脉冲加热温度采集点的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030160233A1 (en) * 2002-02-28 2003-08-28 Rendon Michael J. Method of forming a semiconductor device having an energy absorbing layer and structure thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4269631A (en) * 1980-01-14 1981-05-26 International Business Machines Corporation Selective epitaxy method using laser annealing for making filamentary transistors
US4379727A (en) * 1981-07-08 1983-04-12 International Business Machines Corporation Method of laser annealing of subsurface ion implanted regions
JPS5860530A (ja) * 1981-10-06 1983-04-11 Toshiba Corp 半導体膜の製造方法
JPS58169940A (ja) * 1982-03-30 1983-10-06 Fujitsu Ltd 半導体装置の製造方法
JPS6156409A (ja) * 1984-08-28 1986-03-22 Fujitsu Ltd 半導体装置の製造方法
JPS6170713A (ja) * 1984-09-14 1986-04-11 Agency Of Ind Science & Technol シリコン膜再結晶化方法
CN1131548C (zh) * 1997-04-04 2003-12-17 松下电器产业株式会社 半导体装置
EP1083590A4 (en) * 1999-03-05 2002-09-18 Seiko Epson Corp METHOD FOR PRODUCING A THIN-LAYER SEMICONDUCTOR COMPONENT
US6380044B1 (en) * 2000-04-12 2002-04-30 Ultratech Stepper, Inc. High-speed semiconductor transistor and selective absorption process forming same
US20030040130A1 (en) * 2001-08-09 2003-02-27 Mayur Abhilash J. Method for selection of parameters for implant anneal of patterned semiconductor substrates and specification of a laser system
FR2859820B1 (fr) * 2003-09-17 2006-06-09 Commissariat Energie Atomique Structure multi-zones apte a subir un recuit par irradiation lumineuse et procede de mise en oeuvre de ladite structure
US7148159B2 (en) * 2003-09-29 2006-12-12 Ultratech, Inc. Laser thermal annealing of lightly doped silicon substrates
TW200610059A (en) * 2004-09-01 2006-03-16 Au Optronics Corp Semiconductor device and method of fabricating an LTPS layer
US7642205B2 (en) * 2005-04-08 2010-01-05 Mattson Technology, Inc. Rapid thermal processing using energy transfer layers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030160233A1 (en) * 2002-02-28 2003-08-28 Rendon Michael J. Method of forming a semiconductor device having an energy absorbing layer and structure thereof

Also Published As

Publication number Publication date
JP2010541273A (ja) 2010-12-24
JP5518717B2 (ja) 2014-06-11
EP2193540A2 (fr) 2010-06-09
US8324530B2 (en) 2012-12-04
FR2921752A1 (fr) 2009-04-03
FR2921752B1 (fr) 2009-11-13
CN101855709A (zh) 2010-10-06
EP2193540B1 (fr) 2017-07-26
WO2009050381A2 (fr) 2009-04-23
CN101855709B (zh) 2012-04-25
KR20100085943A (ko) 2010-07-29
WO2009050381A3 (fr) 2009-06-11
US20100288741A1 (en) 2010-11-18

Similar Documents

Publication Publication Date Title
KR101155563B1 (ko) 레이저를 이용한 태양전지 제조방법
TW201027783A (en) Methods of making an emitter having a desired dopant profile
US7135387B2 (en) Method of manufacturing semiconductor element
KR101162444B1 (ko) 광속을 이용한 웨이퍼 가열 방법
US7485554B2 (en) Method of increasing a free carrier concentration in a semiconductor substrate
KR102478873B1 (ko) 디이프 접합 전자 소자 및 그의 제조 공정
Gutt et al. Deep melt activation using laser thermal annealing for IGBT thin wafer technology
JP5557848B2 (ja) 半導体装置の製造方法
KR101299539B1 (ko) 프라이밍 및 광 흐름에 의해 플레이트의 층을 가열하는 방법 및 장치
JP2008270243A (ja) 半導体デバイスの製造方法
EP0084985A2 (en) Laser induced flow Ge-O based materials
CN108321082A (zh) 半导体装置的制造方法
KR20150023514A (ko) 층을 전사하기 위한 프로세스
US20050020095A1 (en) Method for surface treating a semiconductor
US20140357009A1 (en) Process For Manufacturing A Photovoltaic Cell
Eryu et al. Formation of ap‐n junction in silicon carbide by aluminum doping at room temperature using a pulsed laser doping method
TWI642092B (zh) 深接面電子裝置及其製造方法
WO2023066788A1 (en) Coating-assisted laser annealing process for the manufacturing of wide-bandgap semiconductor devices
CN110578168A (zh) 吸除层的形成方法及硅晶圆
Novoselov et al. Processes in semiconductor materials after laser cutting
Commission of the European Communities et al. Laser processing in the preparation of high efficiency polycristalline silicon solar cells

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150611

Year of fee payment: 4