JP2008270243A - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法 Download PDF

Info

Publication number
JP2008270243A
JP2008270243A JP2007106841A JP2007106841A JP2008270243A JP 2008270243 A JP2008270243 A JP 2008270243A JP 2007106841 A JP2007106841 A JP 2007106841A JP 2007106841 A JP2007106841 A JP 2007106841A JP 2008270243 A JP2008270243 A JP 2008270243A
Authority
JP
Japan
Prior art keywords
pulse
irradiation
energy density
laser
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007106841A
Other languages
English (en)
Inventor
Masaru Nakajima
優 中島
Yoshimizu Takeno
祥瑞 竹野
Ayumi Onoyama
歩 小野山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007106841A priority Critical patent/JP2008270243A/ja
Publication of JP2008270243A publication Critical patent/JP2008270243A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】比較的簡単な手法で、不純物が深く注入された半導体層であっても効率的に活性化できる半導体デバイスの製造方法を提供する。
【解決手段】半導体デバイスの製造方法は、半導体層に不純物を注入する工程と、該半導体層に向けてレーザ照射を行って、不純物が注入された層を活性化する工程とを含み、レーザ照射工程において、波長400nm〜600nm、パルス幅150nsec〜250nsecのパルスをそれぞれ発生する2台のレーザ発振器を使用して、先パルスの照射に続いて所定の遅延時間後に後パルスの照射を行うようにし、先パルスのエネルギー密度は後パルスのエネルギー密度より大きく、先パルス照射時の照射領域の最高表面温度が後パルス照射時の照射領域の最高表面温度とが実質的に等しくなるように、各パルスのエネルギー密度および遅延時間を設定する。
【選択図】図2

Description

本発明は、半導体デバイスの製造方法に関し、特に、IGBT(Insulated Gate Bipolar Transistor)などのパワーデバイスにおいて、不純物が注入された半導体層をレーザ照射によって活性化する手法に関する。
電力用スイッチングデバイスで使われているIGBTは、近年、特性向上を目的としてウエハ厚の薄厚化が主流となっている。薄厚IGBTのウエハ裏面に設けられる不純物層は、ウエハ厚を薄くした後にウエハ裏面にn型とp型の不純物を注入し、熱処理を加えることで形成される。この熱処理には、ウエハ表面に影響を及ぼさずウエハ裏面のみを高温に加熱できるレーザアニールやRTA(Rapid Thermal Annealing)などの活性化アニールが用いられている。
下記特許文献1(特開2005−223301号)は、半導体素子のpn連続層を短時間で安定に活性化すると同時に、高い活性化率を実現するために、照射エネルギー分布を略矩形化した同一の照射エネルギー密度である複数のパルスレーザ照射装置を用い、照射エリアごとに、この複数のパルスを連続的にオーバーラップさせ、p型不純物層とn型不純物層とが連続して形成されたpn連続層を照射する半導体装置の製造方法が提案されている。
下記特許文献2(特開2004−39984号)は、半導体基板上に濃度分布が最大となる深さが異なる2つの不純物を注入した後、基板上に第1のパルスレーザを照射し、主として深さの浅い不純物層を活性化する工程と、第1のパルスレーザよりもパルス幅が長くパルスエネルギー密度が低い第2のパルスレーザを基板上に照射し、主として濃度分布が最大となる深さが深い不純物層を活性化する工程を有する半導体装置の製造方法が提案されている。
下記特許文献3(特開平9−63974号)は、半導体基板に対して照射強度の強いレーザ光を照射した直後に、所定の遅延時間をもって上記レーザ光より弱い照射強度のレーザ光の照射を所定回数繰り返すことで、照射領域の表面あれの発生を防ぎながら半導体基板に対して深いドーピング層を高速で形成する方法が提案されている。
下記特許文献4(特許第3105488号)は、レーザ発振器とレーザ増幅器を直列配置し、レーザ発振器のトリガーパルスとレーザ増幅器のトリガーパルスのタイミングを調整することによって、2つの連続パルス光を発生する手法が提案されている。
特開2005−223301号公報 特開2004−39984号公報 特開平9−63974号公報 特許第3105488号公報
特許文献1では、半値幅が長いパルス幅のパルスレーザ光を不純物層に照射した場合と同様の効果を得るために、所定のマスクを用いて形成した矩形パルスをオーバーラップさせながら連続的に照射している。そのため、高精度マスクと正確な光学調整が必要になり、装置コストが増加する。
特許文献2では、2つの不純物層それぞれについてパルス幅とエネルギー密度が異なるシングルパルスレーザ光を照射して活性化を行うので、深い領域に注入された不純物を十分に活性化するための加熱時間が得られない。
特許文献3は、先に、パルス幅34ns、照射強度2.4J/cmのKrFエキシマレーザ光を照射し、その後に、パルス幅23ns、照射強度0.5J/cmのKrFエキシマレーザ光を照射することによって、ドーピング層を形成している。先のパルスでは非常に短時間で高エネルギーのレーザ照射を実施しているために、照射エリア表面が溶融し、結晶欠陥が発生する。また、パルス幅が短く、加熱時間が短いので、深く注入された不純物を十分に活性化できない。
特許文献4は、レーザ発振器とレーザ増幅器の組合せを利用して2つの連続パルス光を発生させているため、各パルスの発生条件が相互に依存し、パルスの幅や強度を独立に設定することが困難である。
本発明の目的は、比較的簡単な手法で、不純物が深く注入された半導体層であっても効率的に活性化できる半導体デバイスの製造方法を提供することである。
上記目的を達成するために、本発明に係る半導体デバイスの製造方法は、半導体層に不純物を注入する工程と、
該半導体層に向けてレーザ照射を行って、不純物が注入された層を活性化する工程とを含み、
レーザ照射工程において、波長400nm〜600nm、パルス幅150nsec〜250nsecのパルスをそれぞれ発生する2台のレーザ発振器を使用して、先パルスの照射に続いて所定の遅延時間後に後パルスの照射を行うようにし、
先パルスのエネルギー密度は、後パルスのエネルギー密度より大きく、
先パルス照射時の照射領域の最高表面温度が後パルス照射時の照射領域の最高表面温度とが実質的に等しくなるように、各パルスのエネルギー密度および遅延時間を設定していることを特徴とする。
本発明によれば、先パルス照射時の照射領域の最高表面温度が後パルス照射時の照射領域の最高表面温度とが実質的に等しくなるように、各パルスのエネルギー密度および遅延時間を設定することによって、深く注入された不純物層を効率よく活性化することができる。
実施の形態1.
図1は、本発明が適用可能な半導体デバイスの一例を示す断面図である。ここでは、半導体デバイスとしてIGBTを例示するが、本発明は、一般のバイポーラ半導体デバイスに適用可能である。
図1に示す半導体デバイスは、FZ(Floating Zone)ウエハなど、n型シリコンからなる基板100の表面側には、p型ベース領域101、n型エミッタ領域102、ゲート絶縁膜103、ポリシリコンからなるゲート104を含むトランジスタが形成されている。各ゲート104の上には、個々のゲート電極105が形成され、さらに、層間絶縁膜(不図示)を介してエミッタ電極106が形成され、n型エミッタ領域102とオーミック接触している。
一方、基板100の裏面側には、n型バッファ層107と、p型コレクタ層108が形成され、さらに、表面側に位置するp型コレクタ層108とオーミック接触するようにコレクタ電極109が形成されている。
次に、この半導体デバイスの製造方法について説明する。まず最初に、FZ(Floating Zone)ウエハ等のn型シリコン基板100の表面側に、トランジスタを形成する。即ち、基板100へp型不純物を導入することによって、p型ベース領域101を形成し、さらにマスクを用いてn型不純物を局所的に導入することによって、n型エミッタ領域102を形成する。続いて、マスクおよびドライエッチングを用いて、n型エミッタ領域102より内側で基板100に達するように溝を形成し、続いて、CVD等を用いて、溝の内面にゲート絶縁膜103を形成し、溝を埋め込むようにゲート104を形成する。次に、ゲート104と接するように個々のゲート電極105を形成し、続いて、CVD等を用いて、ゲート電極105を覆うように層間酸化膜を形成し、続いて、層間酸化膜の上に、n型エミッタ領域102と接するようにエミッタ電極106を形成する。
続いて、n型シリコン基板100の裏面を研削して、ウエハの厚みを薄くし、そして、研削面にウェットエッチング処理などを施して、面荒れを取り除く。そして、ウエハ裏面側から、リン(P)などのn型不純物と、ボロン(B)などのp型不純物を注入した後、熱処理を行って、注入した不純物を活性化することにより、n型バッファ層107とp型コレクタ層108を形成する。
この熱処理には、ウエハ裏面側からパルスレーザ光を照射して、不純物を注入した深さのみを高温加熱可能なパルスレーザアニール法を用いる。最後に、p型コレクタ層108とオーミック接触するようにコレクタ電極109を形成する。
本発明に係るレーザ照射工程では、レーザビームの大きさが等しい2台のレーザ発振器を使用し、ウエハ裏面の活性化すべき同一の照射領域に向けて先パルスを照射し、続いて、所定の遅延時間後に後パルスを照射している。
図2は、先パルスおよび後パルスの波形の一例を示すグラフである。縦軸は、パルスのエネルギー(J)であり、横軸は時間(nsec)である。先パルス201および後パルス202は、波長400nm〜600nmのレーザパルスであり、両者の波長は同一でもよく、異なっていてもよい。また、先パルス201および後パルス202のパルス幅は、150nsec〜250nsecの範囲に設定しており、両者のパルス幅は同一でもよく、異なっていてもよい。
ウエハに照射するパルスのエネルギー密度(単位面積当たりのエネルギー:J/cm)は、(先パルス201のエネルギー密度)>(後パルス202のエネルギー密度)に設定し、さらに、先パルス201照射時の照射領域の最高表面温度が、後パルス202照射時の照射領域の最高表面温度とが実質的に等しくなるように、各パルスのエネルギー密度および遅延時間を設定している。
先パルス201のエネルギー密度は、ウエハの溶融と再結晶による結晶欠陥の発生を防止するため、照射領域の表面を溶融しないように設定することが好ましい。
また、照射領域の温度が、活性化に必要な900℃以上、かつSiの融点(1416℃)以下となるように、先パルス201のエネルギー密度を2.0〜4.0J/cmの範囲に設定することがより好ましい。これにより照射領域の表面を溶融させず、深く注入された不純物を十分に活性化可能な高温での加熱を実現できる。
また、先パルス201の照射後、照射領域の表面温度が活性化に必要な温度を下回らないように、後パルス202の遅延時間を設定することが好ましい。これにより結晶欠陥の発生を低減しつつ、長時間連続して十分に活性化が得られる高温加熱を実現できる。
図3と図4は、図2に示す先パルスおよび後パルスを照射したときの照射領域の最表面温度の時間推移の一例を示すグラフである。ここで使用した先パルスおよび後パルスは、いずれも波長527nm、パルス幅150nsecである。
まず図3を参照して、先パルス201のエネルギー密度を2.0J/cm、後パルス202のエネルギー密度を0.75J/cmにそれぞれ設定し、さらに、両者とも照射時の照射領域の最高表面温度が等しくなるように、後パルス202の遅延時間を調整している。このときの上昇温度の時間推移をカーブ301で示しており、先パルス201照射時の極大点および後パルス202照射時の極大点は、表面溶融温度Tmpより低く、最高表面温度Tmaxにほぼ一致している。また、先パルス201の照射と後パルス202の照射の間で、カーブ301の極小点は、活性化に必要な温度Tactを下回っていない。
一方、カーブ302は、カーブ301の遅延時間と同じであるが、先パルス201および後パルス202のエネルギー密度をともに1.2J/cmに設定した場合の上昇温度の時間推移を示す。この場合、先パルス201の照射だけでは、照射領域の最表面温度は、活性化に必要な温度Tactに到達することができず、後パルス202の追加照射によって、ようやく活性化に必要な温度Tactに到達していることが判る。その結果、熱処理時間が短くなってしまい、不純物を充分に活性化することができない。
さらに、カーブ303は、カーブ301の遅延時間と同じであるが、先パルス201および後パルス202のエネルギー密度をともに2.0J/cmに設定した場合の上昇温度の時間推移を示す。この場合、先パルス201の照射時は、カーブ301と同様な温度上昇を示すが、後パルス202の追加照射により、照射領域の最表面温度は、表面溶融温度Tmpを超えてしまうことが判る。その結果、ウエハの溶融と再結晶に起因して、照射領域において高密度の結晶欠陥が発生してしまう。
次に、図4を参照して、カーブ401は、図3のカーブ301と同じ照射条件、即ち、先パルスのエネルギー密度を2.0J/cm、後パルスのエネルギー密度を0.75J/cmにそれぞれ設定し、さらに、両者とも照射時の照射領域の最高表面温度が等しくなるように、後パルスの遅延時間を調整した場合の上昇温度の時間推移を示す。
一方、カーブ402は、カーブ401の先パルスおよび後パルスのエネルギー密度と同じであるが、後パルスの遅延時間をカーブ401よりも長く設定している。この場合、先パルスの照射と後パルスの照射の間で、カーブ402の極小点は、活性化に必要な温度Tactを下回ってしまう。その結果、熱処理時間が短くなってしまい、不純物を充分に活性化することができない。さらに、照射領域の温度変化が大きくなり、急激な温度加熱を繰り返し行うことになるので、結晶欠陥が発生しやすくなる。
このように本発明に係るレーザ照射工程では、カーブ301,401に示すように、照射領域の最表面温度を表面溶融温度Tmp未満に抑えながら、活性化に必要な温度Tactでの長時間アニールが可能である。そのため、照射領域を溶融させることなく、深く注入された不純物を十分に活性化することができる。
図5は、n型シリコンからなるサンプル基板の表面からリンのみを注入した後、上記の各種照射条件でレーザ照射を行ったときの活性化プロファイルの一例を示すグラフである。縦軸はリン不純物濃度(対数表示:cm−3)であり、横軸は表面からの深さ(リニア表示:μm)である。
カーブ501は、カーブ301,401に対応した活性化プロファイルを示し、深い領域に注入された不純物の活性化が進んでいることが判る。
一方、カーブ502は、カーブ302に対応した活性化プロファイルを示し、深い領域に注入された不純物の活性化が不十分であることが判る。
カーブ503は、カーブ303に対応した活性化プロファイルを示し、深い領域に注入された不純物の活性化についてはカーブ501と同様に充分になされているが、上述したように、溶融と再結晶に起因して高密度の結晶欠陥が発生する。
このように、不純物が注入された半導体層にレーザ照射を実施する場合、本発明を適用することによって、照射領域を溶融させることなく、深い領域まで注入された不純物を活性化することが可能である。また、レーザ発振器のパルス波形をそのまま用い、各パルスのエネルギー密度を調整して照射することができるため、余分な光学装置を必要とせず、装置コストを抑制できる。
なお、本明細書では、リン単層のみを活性化する場合を例示したが、2つのパルスのエネルギー密度と遅延時間を適正化すれば、リンとボロンを注入した後にレーザ照射してもよいし、あるいは、リン注入後に1回目のレーザ照射を行い、続いて、ボロン注入後に2回目のレーザ照射を行うようにしてもよい。
本発明が適用可能な半導体デバイスの一例を示す断面図である。 先パルスおよび後パルスの波形の一例を示すグラフである。 図2に示す先パルスおよび後パルスを照射したときの照射領域の最表面温度の時間推移の一例を示すグラフである。 図2に示す先パルスおよび後パルスを照射したときの照射領域の最表面温度の時間推移の一例を示すグラフである。 レーザ照射を行ったときの活性化プロファイルの一例を示すグラフである。
符号の説明
100 基板、 101 p型ベース領域、 102 n型エミッタ領域、
103 ゲート絶縁膜、 104 ゲート、 105 ゲート電極、
106 エミッタ電極、 107 n型バッファ層、 108 p型コレクタ層、
109 コレクタ電極。

Claims (4)

  1. 半導体層に不純物を注入する工程と、
    該半導体層に向けてレーザ照射を行って、不純物が注入された層を活性化する工程と、を含む半導体デバイスの製造方法であって、
    レーザ照射工程において、波長400nm〜600nm、パルス幅150nsec〜250nsecのパルスをそれぞれ発生する2台のレーザ発振器を使用して、先パルスの照射に続いて所定の遅延時間後に後パルスの照射を行うようにし、
    先パルスのエネルギー密度は、後パルスのエネルギー密度より大きく、
    先パルス照射時の照射領域の最高表面温度が後パルス照射時の照射領域の最高表面温度とが実質的に等しくなるように、各パルスのエネルギー密度および遅延時間を設定していることを特徴とする半導体デバイスの製造方法。
  2. 先パルスのエネルギー密度は、照射領域の表面を溶融しないように設定することを特徴とする請求項1記載の半導体デバイスの製造方法。
  3. 先パルスのエネルギー密度は、2.0〜4.0J/cmの範囲に設定することを特徴とする請求項2記載の半導体デバイスの製造方法。
  4. 先パルス照射後、照射領域の表面温度が活性化に必要な温度を下回らないように、後パルスの遅延時間を設定することを特徴とする請求項1〜3のいずれかに記載の半導体デバイスの製造方法。
JP2007106841A 2007-04-16 2007-04-16 半導体デバイスの製造方法 Pending JP2008270243A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007106841A JP2008270243A (ja) 2007-04-16 2007-04-16 半導体デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007106841A JP2008270243A (ja) 2007-04-16 2007-04-16 半導体デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2008270243A true JP2008270243A (ja) 2008-11-06

Family

ID=40049410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007106841A Pending JP2008270243A (ja) 2007-04-16 2007-04-16 半導体デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP2008270243A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010272587A (ja) * 2009-05-19 2010-12-02 Japan Steel Works Ltd:The 半導体不純物の活性化方法
JP2010283325A (ja) * 2009-05-07 2010-12-16 Sumitomo Heavy Ind Ltd 半導体素子の製造方法及びレーザアニール装置
WO2013183995A1 (en) 2012-06-08 2013-12-12 Tempress Ip B.V. Method of manufacturing a solar cell and solar cell thus obtained
JP2014112625A (ja) * 2012-12-05 2014-06-19 Samsung Electro-Mechanics Co Ltd 電力半導体素子およびその製造方法
US9418852B2 (en) 2010-06-24 2016-08-16 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335586A (ja) * 1994-04-13 1995-12-22 Toshiba Corp レーザ熱処理方法およびその装置
JP2005223301A (ja) * 2003-06-24 2005-08-18 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
JP2006156784A (ja) * 2004-11-30 2006-06-15 Sumitomo Heavy Ind Ltd 半導体装置の製造方法及びレーザアニール装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335586A (ja) * 1994-04-13 1995-12-22 Toshiba Corp レーザ熱処理方法およびその装置
JP2005223301A (ja) * 2003-06-24 2005-08-18 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
JP2006156784A (ja) * 2004-11-30 2006-06-15 Sumitomo Heavy Ind Ltd 半導体装置の製造方法及びレーザアニール装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283325A (ja) * 2009-05-07 2010-12-16 Sumitomo Heavy Ind Ltd 半導体素子の製造方法及びレーザアニール装置
JP2010272587A (ja) * 2009-05-19 2010-12-02 Japan Steel Works Ltd:The 半導体不純物の活性化方法
US9418852B2 (en) 2010-06-24 2016-08-16 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device
WO2013183995A1 (en) 2012-06-08 2013-12-12 Tempress Ip B.V. Method of manufacturing a solar cell and solar cell thus obtained
JP2014112625A (ja) * 2012-12-05 2014-06-19 Samsung Electro-Mechanics Co Ltd 電力半導体素子およびその製造方法

Similar Documents

Publication Publication Date Title
JP4590880B2 (ja) 半導体素子の製造方法
JP6245678B2 (ja) 半導体装置の製造方法
JP2006351659A (ja) 半導体装置の製造方法
JP2007123300A (ja) 不純物活性化方法、レーザアニール装置、半導体装置とその製造方法
US7135387B2 (en) Method of manufacturing semiconductor element
JP2010171057A (ja) 半導体装置およびその製造方法
JP5668270B2 (ja) 半導体素子の製造方法
JP2010212530A (ja) 半導体素子の製造方法
JP2012146716A (ja) 半導体装置の製造方法
US9418852B2 (en) Method of manufacturing a semiconductor device
JP2009188209A (ja) 不純物活性化熱処理方法及び熱処理装置
JP2005510871A5 (ja)
JP2005510871A (ja) 半導体装置の製造方法
JP6004765B2 (ja) 半導体装置の製造方法及びレーザアニール装置
JP5299950B2 (ja) 半導体製造方法
JP2008270243A (ja) 半導体デバイスの製造方法
KR102478873B1 (ko) 디이프 접합 전자 소자 및 그의 제조 공정
JP5500573B2 (ja) 半導体不純物の活性化方法
JP4043865B2 (ja) レーザ照射を用いた半導体装置の製造方法
TWI729598B (zh) 用於熱處理基板的方法和關聯的系統
JP5518717B2 (ja) 光束によるウェハの加熱方法
JP2008016466A (ja) 半導体装置の製造方法
JP5555245B2 (ja) プライミングおよび光束によって板状体の層を加熱するための方法および装置
JP6143591B2 (ja) 半導体装置の製造方法及び製造装置
JP2014195004A (ja) 半導体素子の製造方法及び半導体素子の製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20100104

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130124

A02 Decision of refusal

Effective date: 20130528

Free format text: JAPANESE INTERMEDIATE CODE: A02