CN104508796B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN104508796B
CN104508796B CN201380024316.8A CN201380024316A CN104508796B CN 104508796 B CN104508796 B CN 104508796B CN 201380024316 A CN201380024316 A CN 201380024316A CN 104508796 B CN104508796 B CN 104508796B
Authority
CN
China
Prior art keywords
laser pulse
laser
pulse
semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380024316.8A
Other languages
English (en)
Other versions
CN104508796A (zh
Inventor
若林直木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Heavy Industries Ltd
Original Assignee
Sumitomo Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Heavy Industries Ltd filed Critical Sumitomo Heavy Industries Ltd
Publication of CN104508796A publication Critical patent/CN104508796A/zh
Application granted granted Critical
Publication of CN104508796B publication Critical patent/CN104508796B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种半导体装置的制造方法。使从半导体激光振荡器射出且具有第1脉冲宽度的第1激光脉冲入射到半导体基板的第2面，其中，在半导体基板的第1面形成有半导体元件，并且在第2面侧的表层部添加有杂质。使具有第1脉冲宽度的1/10以下的第2脉冲宽度的第2激光脉冲重叠入射到第1激光脉冲的入射区域。设定第1激光脉冲的下降时刻与第1激光脉冲的上升时刻在时间轴上的相对位置关系，以使通过第1激光脉冲及第2激光脉冲的入射而上升的第1面的温度不超过预先确定的容许上限值。

Description

半导体装置的制造方法
技术领域
本发明涉及一种通过激光束的照射而使注入到半导体基板中的杂质活性化的半导体装置的制造方法。
背景技术
专利文献1中公开有一种半导体装置的制造方法，该方法通过离子注入将杂质导入于半导体基板之后，照射激光束来将杂质活性化，由此形成电极层以及场终止层。专利文献1中所记载的技术中，在制作半导体元件的表面结构之后，使基板变薄。其后，对背面进行离子注入，使用2台激光振荡器来照射脉冲激光束。从2台激光振荡器射出的激光脉冲的时间差设定为600ns以下。
具体而言，从n-型硅基板的背面侧，例如将磷离子向场终止层形成预定区域进行离子注入。此时，将注入剂量设为1×1014cm-2以下，以使场终止层的峰值浓度成为5×1018cm-3以下。接着，将注入剂量设为5×1016cm-2以下，例如分别向p+型集电极层形成预定区域以及n+型阴极层形成预定区域注入硼离子及磷离子，以使p+型集电极层以及n+型阴极层的峰值浓度成为1×1021cm-3以下。
已知这种以高浓度注入有离子的n+型阴极层等由于硅基板的结晶性遭到破坏而被非晶化。在专利文献1中所记载的半导体装置的制造方法中，通过激光照射进行根据固相扩散的缺陷恢复、以及被注入到从激光照射面(基板背面)超过1μm深度的较深部分的杂质的活性化。有时无法确保充分的温度上升及加热时间，导致杂质的活性化不充分。若为了充分地进行较深部分的活性化而提高所照射的激光束的脉冲能量密度，则导致熔融深度变深。若熔融至较深的部分，则深度方向上的杂质浓度分布产生变化，有时得不到设计时预期的特性。另外，产生基板表面的龟裂程度变得严重等不良情况。
提出有一种以不让半导体基板熔融的范围的脉冲能量密度，照射脉冲激光束来进行激光退火的技术(例如，参考专利文献2)。该方法中，难以充分恢复杂质以高浓度被离子注入而非晶化的区域的结晶性、且难以充分使被注入的杂质活性化。
以往技术文献
专利文献
专利文献1：日本特开2010-171057号公报
专利文献2：日本特开2009-32858号公报
发明内容
发明要解决的技术课题
在对注入到半导体基板的背面的杂质进行活性化时，在前表面侧已形成有半导体元件的表面结构。若对背面进行用于杂质的活性化及结晶性的恢复的激光照射，则导致前表面侧的温度也上升。前表面侧温度的显着上升会使已形成的表面结构受损。
本发明的目的在于提供一种半导体装置的制造方法，其对一个表面进行激光照射使杂质活性化时，能够抑制相反侧表面的温度上升。
用于解决技术课题的手段
根据本发明的一个观点，提供一种半导体装置的制造方法，该方法具有：
使从半导体激光振荡器射出且具有第1脉冲宽度的第1激光脉冲入射到半导体基板的第2面的工序；其中，在所述半导体基板的第1面形成有半导体元件，并且在第2面侧的表层部添加有杂质，及
使具有所述第1脉冲宽度的1/10以下的第2脉冲宽度的第2激光脉冲重叠入射到所述第1激光脉冲的入射区域的工序，
设定所述第1激光脉冲的下降时刻与所述第1激光脉冲的上升时刻在时间轴上的相对位置关系，以使通过所述第1激光脉冲及所述第2激光脉冲的入射而上升的所述第1面的温度不超过预先确定的容许上限值。
发明效果
对半导体基板的一个表面进行激光照射而进行杂质的活性化时，能够抑制相反侧表面的温度上升。
附图说明
图1是实施例的半导体装置的制造方法中使用的激光退火装置的示意图。
图2A是利用实施例的方法而制造的IGBT的剖视图，图2B是制造中间阶段的IGBT的剖视图。
图3A是表示利用实施例的方法照射的第1激光脉冲及第2激光脉冲的时间波形的一例的图表，图3B是激光脉冲的入射区域的俯视图。
图4是表示半导体基板在深度方向上的杂质浓度分布的一例的图表。
图5是表示向硅晶片照射第1激光脉冲时的硅晶片达到的温度与脉冲宽度之间关系的模拟试验结果的图表。
图6是表示深度方向上的杂质浓度分布和退火后载流子浓度分布的图表。
图7A是离子注入有磷的硅晶片的表层部的剖面TEM图像，图7B是照射第2激光脉冲之后的硅晶片表层部的剖面TEM图像，图7C是照射第1激光脉冲之后的硅晶片表层部的剖面TEM图像。
图8A是表示利用实施例的方法进行激光退火时的激光脉冲的时间波形的一例的图表，图8B是表示向硅晶片照射图8A的第1激光脉冲及第2激光脉冲时的硅晶片的温度变化的模拟试验结果的图表，图8C是表示硅晶片的熔融深度的经时变化的模拟试验结果的图表。
图9是表示从第1激光脉冲的下降时刻到第2激光脉冲的上升时刻为止的经过时间(延迟时间)和使硅晶片熔融所需的第2激光脉冲的通量之间的关系的图表。
图10是表示向厚度为100μm的硅晶片照射第1激光脉冲及第2激光脉冲时的背面的到达温度的模拟试验结果的图表。
具体实施方式
图1是实施例的半导体装置的制造方法中使用的激光退火装置的示意图。半导体激光振荡器(第1激光振荡器)21射出例如波长为808nm的准连续波(QCW)激光束。另外，也可以使用射出波长为950nm以下的脉冲激光束的半导体激光振荡器。固体激光振荡器(第2激光振荡器)31射出绿色波长区域的脉冲激光束。固体激光振荡器31例如使用射出第2高次谐波的Nd：YAG激光器、Nd：YLF激光器、及Nd：YVO4激光器等。
从半导体激光振荡器21射出的脉冲激光束以及从固体激光振荡器31射出的脉冲激光束经由传播光学系统27而入射于作为退火对象的半导体基板50。从半导体激光振荡器21射出的脉冲激光束和从固体激光振荡器31射出的脉冲激光束入射于半导体基板50的表面的相同区域。
接着，对传播光学系统27的结构及作用进行说明。从半导体激光振荡器21射出的脉冲激光束经由衰减器22、射束扩展器23、均化器24、分色镜25以及聚光透镜26，入射于半导体基板50。
从固体激光振荡器31射出的脉冲激光束经由衰减器32、射束扩展器33、均化器34、折射镜35、分色镜25以及聚光透镜26，入射于半导体基板50。
射束扩展器23、33对所入射的脉冲激光束进行准直，并且扩大射束束径。均化器24、34以及聚光透镜26将半导体基板50的表面上的光束剖面整形为长条形状，并且使射束剖面内的光强度分布均匀化。从半导体激光振荡器21射出的脉冲激光束和从固体激光振荡器31射出的脉冲激光束入射于半导体基板50的表面中的大致相同的长条区域。
半导体基板50保持在载物台41上。定义XYZ直角坐标系，其中，将与半导体基板50的表面平行的面作为XY面，将半导体基板50的表面的法线方向作为Z方向。控制装置20对半导体激光振荡器21、固体激光振荡器31以及载物台41进行控制。载物台41受到来自控制装置20的控制，使半导体基板50向X方向以及Y方向移动。
图2A中作为利用实施例的方法制造的半导体装置的例子示出了绝缘栅双极型晶体管(IGBT)的剖视图。通过在由n型硅构成的半导体基板50的一个表面(以下称作“第1面”)50T上形成发射极和栅极，在另一个表面(以下称作“第2面”)50B形成集电极而制作IGBT。作为半导体基板50，通常使用硅单晶基板。利用一般的MOSFET制作工序相同的工序制作形成发射极和栅极的表面结构。例如，如图2A所示，在半导体基板50的第1面50T的表层部配置有p型基极区域51、n型发射极区域52、栅极53、栅极绝缘膜54以及发射极55。通过栅极、发射极之间的电压能够进行电流的开闭控制。
在半导体基板50的第2面50B的表层部形成有p型集电极层57以及低浓度的n型缓冲层56。缓冲层56配置在比集电极层57更深的区域。集电极层57以及缓冲层56通过分别离子注入作为杂质的例如硼以及磷并进行活性化退火而形成。该活性化退火使用图1中示出的激光退火装置。在经过活性化退火之后，集电极58形成于集电极层57的表面。
从第2面50B到集电极层57与缓冲层56之间的界面的深度，例如约为0.3μm。从第2面到缓冲层56的最深位置的深度，例如在1μm～5μm的范围内。
图2B中示出处于激光退火阶段的半导体基板50的剖视图。在半导体基板50的第2面50B的表层部57a离子注入有硼。在比表层部57a更深的区域56a离子注入有磷。表层部57a内的硼以及较深区域56a内的磷未被活性化。表层部57a的硼浓度高于较深区域56a的磷浓度。在本说明书中，将表层部57a称作“高浓度层”，将较深区域56a称作“低浓度层”。由于硼的注入剂量较多，因此高浓度层57a成为非晶化状态。比高浓度层57a与低浓度层56a的界面更深的区域仍保持单晶状态。在半导体基板50的第1面50T上形成有图2A中示出的元件结构。
图3A中示出入射于半导体基板50(图2B)的激光脉冲波形的概要。图3A中，用长方形来表示脉冲波形，然而实际的脉冲波形包括脉冲的上升、衰减以及下降等部分。图3A中示出的脉冲波形的射出时间，是通过控制装置20(图1)控制半导体激光振荡器21及固体激光振荡器31来决定。
在时刻t1，从半导体激光振荡器21射出的第1激光脉冲LP1入射到半导体基板50。在时刻t1之后的时刻t2，从固体激光振荡器31射出的第2激光脉冲LP2入射于半导体基板50。第1激光脉冲LP1和第2激光脉冲LP2所入射的区域大致重叠。第2激光脉冲LP2的峰值功率高于第1激光脉冲LP1的峰值功率，第2激光脉冲LP2的脉冲宽度PW2比第1激光脉冲LP1的脉冲宽度PW1短。在时刻t3，结束第2激光脉冲LP2的入射。其后，在时刻t4，结束第1激光脉冲LP1的入射。另外，有时也会在时刻t4之后，使第2激光脉冲LP2入射。
第1激光脉冲LP1的脉冲宽度PW1例如为10μs以上。第2激光脉冲LP2的脉冲宽度PW2例如为1μs以下。作为一例，脉冲宽度PW1在10μs～30μs的范围内，脉冲宽度PW2在100ns～200ns的范围内。优选将第2激光脉冲LP2的脉冲宽度PW2设为第1激光脉冲LP1的脉冲宽度PW1的1/10以下。
图3B中示出半导体基板50(图2B)的第2面50B上的激光脉冲的入射区域的俯视图。第1激光脉冲LP1(图3A)及第2激光脉冲LP2(图3A)入射于半导体基板50的第2面50B(图2B)上的沿X方向较长的相同的射束入射区域40。例如射束入射区域40的最佳长度L及宽度Wt分别为2mm～4mm以及200μm～400μm。
在退火过程中，一边使半导体基板50(图2B)沿Y方向移动，一边使第1激光脉冲LP1及第2激光脉冲LP2(图3A)以恒定的重复频率入射于半导体基板50。以Wo表示半导体基板50在第1激光脉冲LP1及第2激光脉冲LP2的重复频率的一个周期期间移动的距离。在时间轴上相邻的两个第1激光脉冲LP1的射束入射区域40彼此局部重叠。两者的重叠率Wo/Wt例如为50％。
若在图3A中示出的时刻t1开始第1激光脉冲LP1的入射时，半导体基板50的第2面50B(图2B)的表层部的温度开始上升。在时刻t2，半导体基板50的第2面50B的温度未达到非晶体硅的熔点(1300K～1430K)。若在时刻t2使第2激光脉冲LP2入射，则半导体基板50的第2面50B的表层部的温度会达到非晶体硅的熔点而使表层部熔融。熔融的部分到达高浓度层57a(图2B)的底面。
若第2激光脉冲LP2的入射结束，则半导体基板50的表层部的温度下降并固化。此时，结晶从单晶的低浓度层56a(图2B)开始外延生长，由此高浓度层57a成为单晶。与此同时，注入到高浓度层57a的杂质被活性化。
由于在时刻t3之后，第1激光脉冲LP1(图3A)仍继续入射，因此从半导体基板50的第2面50B加热至较深的低浓度层56a，导致温度上升。由此，注入于低浓度层56a(图2B)的杂质被活性化。在结束第1激光脉冲LP1的入射的时刻t4，半导体基板50的第2面50B的温度未达到单晶硅的熔点。由此，再结晶化的半导体基板50的第2面50B的表层部不会再次熔融。
当时刻t4之后还使第2激光脉冲LP2入射时，低浓度层56a内的杂质通过第1激光脉冲LP1的照射被活性化。之后，通过第2激光脉冲LP2的照射使高浓度层57a(图2B)熔融。在高浓度层57a再结晶化时，高浓度层57a内的杂质被活性化。
图4中示出半导体基板50在深度方向上的杂质浓度分布的一例。图4的横轴用单位“μm”表示距离半导体基板50的第2面50B(图2B)的深度。图4的纵轴用单位“cm-3”并用对数刻度来表示所添加的杂质的浓度。
硼(B)的浓度在距离第2面50B的深度为0.3μm时显示出最大值。并且磷(P)的浓度在距离第2面50B的深度为1.8μm时显示出最大值。磷(P)的浓度分布的裙部(尾部)从第2面50B遍及3μm的深度。硼的杂质浓度与磷的杂质浓度相等的深度相当于高浓度层57a与低浓度层56a(图2B)之间的界面。
以相对低浓度添加于相对较深的区域，例如深度超过1μm的区域的杂质(磷)通过脉冲宽度相对较长的第1激光脉冲LP1(图3A)而被活性化。以相对高浓度添加于相对较浅的区域，例如深度为1μm以下的区域的杂质(硼)通过脉冲宽度相对较短的第2激光脉冲LP2(图3A)而被活性化。第2激光脉冲LP2使半导体基板50熔融至比以高浓度进行杂质的离子注入而非晶化的区域更深的位置。射束入射区域40(图3B)的半导体基板50通过第2激光脉冲LP2的照射而熔融。熔融的区域固化时，从单晶区域产生液相外延生长。由此进行非晶化的区域的再结晶以及杂质(硼)的活性化。
在图2A、图2B、及图4中，虽然示出对相对较浅的高浓度层57a注入硼，对相对较深的低浓度层56a注入磷的例子，但即使在注入其他杂质的情况下，也能够进行相同的活性化。并且，也可对高浓度层57a及低浓度层56a注入相同的导电型杂质。作为一例，也可对高浓度层57a及低浓度层56a这两层注入磷。在这个情况下，在较浅的区域形成高浓度的n型层，在较深的区域形成低浓度的n型层。
参考图5及图6，对根据第1激光脉冲LP1(图3A)的照射的较深的低浓度层56a(图2B)的杂质的活性化进行说明。
图5中示出向硅晶片照射第1激光脉冲LP1时的硅晶片达到的温度和脉冲宽度之间的关系的模拟试验结果。横轴用单位“μs”来表示第1激光脉冲LP1的脉冲宽度PW1，纵轴用单位“K”来表示到达温度。将第1激光脉冲LP1的波长设为915nm。将第1激光脉冲LP1的照射条件设为使硅晶片表面温度达到硅的熔点(约1690K)的条件。图5的实线a、b表示距离硅晶片表面的深度分别为3μm及100μm的位置的到达温度。
可知若脉冲宽度较短，则热量难以传递到较深的区域。为了使3μm深度位置的杂质活性化，优选将脉冲宽度设为5μs以上。若脉冲宽度过长，则会导致深度为100μm左右的较深区域，即形成有元件结构的第1面50T(图2B)的温度升高。
图6中示出深度方向上的杂质浓度分布和退火后的载流子浓度分布。横轴用单位“μm”来表示距离硅晶片表面的深度，纵轴用单位“cm-3”来表示浓度。实线a表示以加速能量为2MeV、剂量为3×1013cm-2的条件进行离子注入时的磷浓度。该杂质浓度分布对应于低浓度层56a(图2B)的杂质浓度分布。实线b表示照射第1激光脉冲LP1之后的载流子浓度。激光照射是以脉冲宽度为20μs、照射面上的功率密度为360kW/cm2的条件进行的。从图6所示的结果确认到所注入杂质中约70％以上被活性化。
接着，参考图7A～图7C，对通过离子注入而被非晶化的区域的恢复进行说明。
图7A中示出离子注入有磷的硅晶片表层部的剖面TEM图像。磷的离子注入是以加速能量为100keV、剂量为2×1015cm-2的条件进行的。该离子注入条件对应于对高浓度层57a离子注入杂质的条件。图7A中，用相对较浅的颜色来表示非晶化的区域。
图7B中示出照射第2激光脉冲LP2(图3A)之后的硅晶片表层部的剖面TEM图像。作为第2激光脉冲LP2，使用了Nd：YLF激光器的第2高次谐波。第2激光脉冲LP2的照射是通过所谓的双脉冲法来进行的。1个激光脉冲的脉冲宽度为130ns，脉冲能量密度为1.6J/cm2，从第1激光脉冲的照射到第2激光脉冲的照射为止的延迟时间为500ns。在通过激光照射而熔融的区域中，从其下方的单晶区域开始产生外延生长，因此能够获得缺陷较少的优质的单晶层。
图7C中示出照射第1激光脉冲LP1(图3A)之后的硅晶片表层部的剖面TEM图像。第1激光脉冲LP1的波长为808nm。第1激光脉冲LP1的照射是以脉冲宽度为40μs，功率密度为300kW/cm2的条件进行的。在该照射条件下，硅晶片的表面不熔融。若通过激光脉冲使硅晶片熔融至较深区域(图2B的低浓度层56a)，则高浓度层57a的杂质浓度分布将被破坏。因此，第1激光脉冲LP1的照射在不使硅晶片熔融的条件下进行。将不使硅晶片熔融就进行杂质的活性化的退火方法称作“非熔融退火”。与此相对，将使硅晶片暂时熔融的退火方法称作“熔融退火”。非熔融退火中，从非晶化的区域的上表面及下表面开始进行结晶化。在厚度方向的大致中央，残留有非晶化状态的层。被结晶化的区域的结晶品质也比图7B的再结晶化区域的结晶品质差。
从图7A～图7C所示的剖面TEM图像可知，优选对非晶化状态的高浓度层57a(图2B)，利用脉冲宽度相对较短且峰值功率相对较高的第2激光脉冲LP2(图3A)进行熔融退火，并且使杂质活性化。
图8A中示出利用实施例的方法进行激光退火时的激光脉冲的时间波形的一例。横轴用单位“μs”来表示从第1激光脉冲LP1上升起的经过时间，纵轴表示光强度。第1激光脉冲LP1的脉冲宽度为15μs。在从第1激光脉冲LP1上升起经过14μs的时刻，第2激光脉冲LP2上升。第2激光脉冲LP2为Nd：YLF激光器的第2高次谐波，其脉冲宽度为130ns。
图8B中示出对硅晶片照射图8A的第1激光脉冲LP1及第2激光脉冲LP2时的硅晶片的温度变化的模拟试验结果。横轴用单位“μs”来表示经过时间，纵轴用单位“K”表示温度。图8B中的实线a～g表示距离硅晶片表面的深度分别为0μm、1μm、2μm、3μm、4μm、5μm以及100μm的位置的温度。
若开始第1激光脉冲LP1的照射，则硅晶片的温度上升。在从开始照射起经过14μs的时刻，硅晶片的表面温度达到接近硅的熔点的1660K。在该时刻，硅晶片不熔融。若照射第2激光脉冲LP2，则硅晶片的表面温度达到熔点，表层部熔融。
图8C中示出硅晶片的熔融深度的经时变化的模拟试验结果。横轴用单位“μs”来表示经过时间，纵轴用单位“μm”来表示熔融深度。可知，通过第2激光脉冲LP2的照射，熔融至约0.3μm的深度。被注入到比0.3μm深度更浅的区域的杂质，通过表层部的熔融及再结晶化而被活性化。
如图8B所示，在从开始第1激光脉冲LP1的照射起经过约14μs的时刻，深度为5μm的位置的温度超过1200K。因此，被注入到5μm左右深度的未熔融区域的杂质通过固相扩散而被活性化。如由电炉进行的退火那样进行长时间的退火时，以低于1200K的温度开始杂质的活性化。但是，在以微秒等级的较短的脉冲宽度的激光脉冲进行加热的情况下，若超过1200K，则开始产生杂质的活性化。
图9中示出从第1激光脉冲LP1的下降时刻t4到第2激光脉冲LP2的上升时刻t2为止的经过时间t2-t4与使硅晶片熔融时所需的第2激光脉冲LP2的通量之间的关系。将从时刻t4到时刻t2的延迟时间标记为td。横轴用单位“μs”表示延迟时间td。在延迟时间td为负的区域中，第2激光脉冲LP2在第1激光脉冲LP1的下降时刻t4之前上升。图9的左纵轴用单位“J/cm2”来表示第2激光脉冲LP2的通量，右纵轴用单位“W”来表示第2激光脉冲LP2的功率。
图9中所示的实线a表示硅晶片中的深度为0.3μm的位置熔融的条件下的第2激光脉冲LP2的通量的模拟试验结果。虚线b表示硅晶片的最表面熔融的条件下的第2激光脉冲LP2的通量的模拟试验结果。延迟时间td变化时两者的增减趋势几乎相等。图9中所示的四角记号表示硅晶片的最表面熔融时的第2激光脉冲LP2的功率的实测值。由于第1激光脉冲LP1的射束入射区域40(图3B)的面积以及脉冲宽度恒定，因此通过常数与第2激光脉冲LP2的功率相乘，能够换算出通量。如图9所示，模拟试验结果与实际的实验结果非常匹配。
横轴的原点(td＝0)对应于第1激光脉冲LP1下降的同时第2激光脉冲LP2上升的照射条件。
将第1激光脉冲LP1的脉冲宽度设为25μs，将硅晶片表面上的功率密度设为310kW/cm2。延迟时间td为-25μs的位置对应于第1激光脉冲LP1上升的同时第2激光脉冲LP2上升的照射条件。
若使延迟时间td从-25μs延长到0μs(使第2激光脉冲LP2的上升时刻t2接近第1激光脉冲LP1的下降时刻t4)，则使硅晶片熔融所需的第2激光脉冲LP2的通量下降。这是因为在第2激光脉冲LP2入射的时刻，硅晶片通过第1激光脉冲LP1已被预热。在延迟时间td＝0的附近，使硅晶片熔融所需的第2激光脉冲LP2的通量显示出最小值。
随着延迟时间td从0开始延长，使硅晶片熔融所需的第2激光脉冲LP2的通量增加。这是因为在第1激光脉冲LP1的下降时刻t4之后，硅晶片的温度下降(预热效果下降)。
从图9所示的模拟试验结果以及实验结果可知，通过调节第1激光脉冲LP1和第2激光脉冲LP2的照射时间，能够减小使硅晶片熔融所需的第2激光脉冲LP2的通量。换言之，若射束入射区域40(图3B)的面积恒定，则作为第2激光脉冲LP2用的固体激光振荡器31(图1)，能够使用功率较小的激光振荡器。若固体激光振荡器31的功率恒定，则能够使射束入射区域40的面积增大。
图10中示出向厚度为100μm的硅晶片照射第1激光脉冲LP1及第2激光脉冲LP2时的背面的到达温度的模拟试验结果。横轴用单位“μs”来表示延迟时间td，纵轴用单位“K”来表示背面的到达温度。
第1激光脉冲LP1及第2激光脉冲LP2的重复频率均设为2kHz，第1激光脉冲LP1及第2激光脉冲LP2的脉冲宽度分别设为25μs及0.15μs。第1激光脉冲LP1的功率密度设为310kW/cm2。第2激光脉冲LP2的通量设为使硅晶片熔融至0.3μm深度的区域的条件。
在激光照射面中，在熔融深度为恒定的0.3μm的条件下，背面的到达温度随着延迟时间td而变化。制造IGBT时，不优选背面的到达温度增高。背面的到达温度在延迟时间td＝0的附近显示为极小值。若将延迟时间td设为比0长，则背面的到达温度先显示极大值之后逐渐下降。但是，如图9所示，随着延迟时间td的延长，为了使硅晶片熔融不得不增大第2激光脉冲LP2的通量。为了抑制第2激光脉冲LP2的通量的增大，优选从原点附近的包括极小值的范围中选择延迟时间td。在预先确定有背面的到达温度的容许上限值TA的情况下，在图10中，将延迟时间td设定成背面的到达温度成为容许上限值TA以下即可。
接着，对用于抑制背面温度的上升的优选照射条件进行说明。
背面的到达温度的最低值TL及最高值TH分别显示在延迟时间td为0的附近及td为75μs的附近。为了得到对第1激光脉冲LP1和第2激光脉冲LP2的入射时间进行调节而抑制背面的到达温度的上升的充分的效果，优选将背面的到达温度设为最低值TL与最高值TH的平均值TM以下。
在图10所示的模拟试验结果中，在延迟时间td从tf到tb的期间，背面的到达温度成为平均值TM以下。将第1激光脉冲LP1的脉冲宽度设为W时，近似tf＝-4W/5、tb＝W/4。即，优选将第1激光脉冲LP1和第2激光脉冲LP2的入射时间调节为经过时间t2-t4满足-4W/5≤t2-t4≤W/4……(1)。若脉冲宽度W变化，则被第1激光脉冲LP1照射的期间的温度上升的倾斜度变化，但照射条件(功率密度)被设定成脉冲下降时的基板表面的目标到达温度基本恒定。因此，即使在脉冲宽度W不同的条件下进行活性化退火，上述条件式(1)的t2-t4的下限值也可适用于脉冲宽度W不同的条件。
激光脉冲LP1下降以后，即在0≤t2-t4的区域，由于热扩散基板表面的温度随时间的经过而下降，从而预热的效果下降。热扩散依赖于基板的深度方向上的温度特性曲线。例如，若脉冲宽度W变长，则更深的区域的温度也上升，在深度方向上的温度特性曲线变得平缓。若温度特性曲线平缓，则第1激光脉冲LP1下降后的表面温度的下降也变得平缓。即，预热效果下降的速度依赖于脉冲宽度W，若脉冲宽度W变长，则预热效果持续较长。在图10所示的模拟试验结果中，延迟时间td为W/2时的背面到达温度与延迟时间td＝-25μs时，即可认为没有预热效果时的背面到达温度大致相等。由此，可以认为，通过将第1激光脉冲LP1和第2激光脉冲LP2的时间调节成满足t2-t4≤W/2，从而能够得到第1激光脉冲LP1的预热效果。
即使进行图10的模拟试验时的脉冲宽度、熔融深度、硅晶片的厚度等条件变化，也可维持图10所示的图表的增减趋势。由此，上述条件表达式(1)并不限定于进行模拟试验的条件。
在上述实施例中，若第1激光脉冲LP1的波长过短，则激光能量在硅晶片的极浅的区域被吸收掉，难以有效地加热较深的区域。相反，若第1激光脉冲LP1的波长过长，则激光能量不会被硅晶片吸收。为了用第1激光脉冲LP1有效地加热硅晶片的低浓度层56a(图2B)，优选将其波长设成550nm以上且950nm以下。
波长为550nm的光侵入到硅基板的1μm左右的深度。因此，若将第1激光脉冲LP1的波长设为550nm，则能够有效地加热至1μm深度的区域。比1μm深度更深的区域通过热传导而被加热。若将第1激光脉冲LP1的波长设为650nm，则能够有效地加热至3μm左右深度的区域。若将第1激光脉冲LP1的波长设为700nm，则能够有效地加热至5μm左右深度的区域。当硅基板的厚度为100μm时，若将第1激光脉冲LP1的波长设为比950nm长，则透过硅基板的激光能量增多。
为了使较深的低浓度层56a(图2B)的杂质活性化，优选将朝向半导体基板50的第1激光脉冲LP1的光侵入长度设为比半导体基板50的第2面50B至低浓度层56a的底面的深度更长。并且，为了减少透过半导体基板50的浪费掉的光能量，优选将第1激光脉冲LP1的光侵入长度设成比半导体基板50的厚度短。以满足上述光侵入长度的方式选择第1激光脉冲LP1的波长。在此，“光侵入长度”意味着光强度衰减为1/e的距离。
第1激光脉冲LP1的照射条件，具体而言脉冲宽度及功率密度优选设为不使半导体基板表面熔融且低浓度层56a内的杂质开始活性化的条件。具体而言，优选设为低浓度层56a的底面温度超过1200K的条件。
为了使硅晶片的高浓度层57a(图2B)有效地熔融，优选第2激光脉冲LP2含有容易被硅吸收的绿色波长成分。另外，由于第1激光脉冲LP1的预热效果，波长比绿色的更长的光也容易被硅吸收。由此，也可以将第2激光脉冲LP2的波长设为波长为1μm左右的红外波段。红外波段的波长的光侵入至硅基板的较深的区域，因此与将绿色波长区域的光用作第2激光脉冲LP2的情况相比，熔融至更深的区域。
在上述实施例中，例举了IGBT的制造，然而上述实施例的方法可适用于希望使半导体基板的一个表面的表层部的杂质活性化且抑制相反侧表面温度上升的半导体装置的制造中。
以上，根据实施例对本发明进行了说明，但是本发明并不限于此，例如，本领域技术人员能够进行各种变更、改良以及组合等。
符号的说明
20-控制装置，21-半导体激光振荡器，22-衰减器，23-射束扩展器，24-均化器，25-分色镜，26-聚光透镜，27-传播光学系统，31-固体激光振荡器，32-衰减器，33-射束扩展器，34-均化器，35-折射镜，40-射束入射区域，41-载物台，50-半导体基板，50T-第1面，50B-第2面，51-p型的基极区域，52-n型的发射极区域，53-栅极，54-栅极绝缘膜，55-发射，56-低浓度的n型缓冲层，56a-低浓度层，57-p型的集电极层，57a-高浓度层，58-集电极。

Claims (6)

1.一种半导体装置的制造方法，其特征为，具有：
使从半导体激光振荡器射出且具有10μs～30μs的范围内的脉冲宽度的第1激光脉冲入射到半导体基板的第2面的工序，其中，所述半导体基板的第1面形成有半导体元件，所述半导体基板的所述第2面侧的表层部非晶化到第1深度，并且在所述半导体基板的第2面侧的表层部的比第1深度浅的区域以相对高浓度注入有第1杂质，在第2面侧的表层部的比所述第1深度深的区域以相对低浓度注入有第2杂质；及
使具有所述第1激光脉冲的脉冲宽度的1/10以下的第2脉冲宽度的第2激光脉冲重叠入射到所述第1激光脉冲的入射区域的工序，
设定所述第1激光脉冲的下降时刻与所述第2激光脉冲的上升时刻在时间轴上的相对位置，以使通过所述第1激光脉冲及所述第2激光脉冲的入射而上升的所述第1面的温度不超过预先确定的容许上限值，
所述第1激光脉冲以能够使所述第2杂质活性化的条件入射到所述第2面。
2.根据权利要求1所述的半导体装置的制造方法，其中，
将所述第1激光脉冲的下降时刻设为t4、将所述第2激光脉冲的上升时刻设为t2、将所述第1激光脉冲的脉冲宽度设为W时，满足
-4W/5≤t2-t4≤W/2。
3.根据权利要求1或2所述的半导体装置的制造方法，其中，
通过所述第2激光脉冲的入射，产生所述非晶化的区域的熔融及结晶化，由此使所述第1杂质被活性化。
4.根据权利要求1或2所述的半导体装置的制造方法，其中，
所述第2脉冲宽度在100ns～200ns的范围内。
5.根据权利要求1或2所述的半导体装置的制造方法，其中，
选择所述第1激光脉冲的波长，使得向所述半导体基板的光侵入长度大于从所述第2面到所述第2杂质被注入的区域的底面为止的深度。
6.根据权利要求1或2所述的半导体装置的制造方法，其中，
选择所述第1激光脉冲的波长，使得向所述半导体基板的光侵入长度短于所述半导体基板的厚度。
CN201380024316.8A 2012-08-08 2013-06-24 半导体装置的制造方法 Active CN104508796B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-176435 2012-08-08
JP2012176435A JP6245678B2 (ja) 2012-08-08 2012-08-08 半導体装置の製造方法
PCT/JP2013/067255 WO2014024589A1 (ja) 2012-08-08 2013-06-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN104508796A CN104508796A (zh) 2015-04-08
CN104508796B true CN104508796B (zh) 2017-07-11

Family

ID=50067830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380024316.8A Active CN104508796B (zh) 2012-08-08 2013-06-24 半导体装置的制造方法

Country Status (7)

Country Link
US (1) US9653299B2 (zh)
EP (1) EP2884522B1 (zh)
JP (1) JP6245678B2 (zh)
KR (1) KR20140143836A (zh)
CN (1) CN104508796B (zh)
TW (1) TWI523083B (zh)
WO (1) WO2014024589A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI545627B (zh) * 2012-06-13 2016-08-11 Sumitomo Heavy Industries 半導體裝置的製造方法及雷射退火裝置
DE102014103749A1 (de) * 2013-12-18 2015-06-18 Rofin-Baasel Lasertech Gmbh & Co. Kg Verfahren und Vorrichtung zur Bearbeitung eines Werkstücks
TW201528379A (zh) * 2013-12-20 2015-07-16 Applied Materials Inc 雙波長退火方法與設備
JP6320799B2 (ja) * 2014-03-07 2018-05-09 住友重機械工業株式会社 半導体装置の製造方法
JP6338512B2 (ja) * 2014-11-17 2018-06-06 住友重機械工業株式会社 半導体装置の製造方法及びレーザアニール装置
JP6497903B2 (ja) * 2014-11-25 2019-04-10 住友重機械工業株式会社 レーザアニール装置
JP6771810B2 (ja) * 2015-04-20 2020-10-21 住友重機械工業株式会社 レーザ加工装置
JP6732371B2 (ja) * 2016-03-28 2020-07-29 住友重機械工業株式会社 レーザアニール装置
DE102016008509A1 (de) * 2016-07-13 2018-01-18 Siltectra Gmbh Laserkonditionierung von Festkörpern mit Vorwissen aus vorherigen Bearbeitungsschritten
JP2018107190A (ja) 2016-12-22 2018-07-05 トヨタ自動車株式会社 半導体装置の製造方法
CN109643646B (zh) 2017-03-29 2023-05-05 富士电机株式会社 半导体装置的制造方法
JP7091714B2 (ja) * 2018-03-01 2022-06-28 株式会社デンソー 半導体装置
EP3667704A1 (en) * 2018-12-13 2020-06-17 Laser Systems & Solutions of Europe Method for thermally processing a substrate and associated system
KR20230028284A (ko) * 2020-06-18 2023-02-28 스미도모쥬기가이고교 가부시키가이샤 레이저어닐링장치의 제어장치 및 레이저어닐링방법
CN112435921B (zh) * 2020-11-05 2024-05-17 北京华卓精科科技股份有限公司 一种功率器件的激光退火方法和激光退火系统
JP7470472B1 (ja) 2023-11-21 2024-04-18 株式会社第一塗料製造所 貼り箱用接着剤、貼り箱、及び、貼り箱の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256948A (zh) * 2007-02-28 2008-09-03 富士电机电子技术株式会社 半导体元件的制造方法
JP4171399B2 (ja) * 2003-10-30 2008-10-22 住友重機械工業株式会社 レーザ照射装置
WO2011065094A1 (ja) * 2009-11-30 2011-06-03 株式会社日本製鋼所 レーザアニール装置およびレーザアニール方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207691A (ja) * 2002-12-11 2004-07-22 Sharp Corp 半導体薄膜の製造方法、その製造方法により得られる半導体薄膜、その半導体薄膜を用いる半導体素子および半導体薄膜の製造装置
JP4373115B2 (ja) * 2003-04-04 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4590880B2 (ja) * 2003-06-24 2010-12-01 富士電機システムズ株式会社 半導体素子の製造方法
DE102004030268B4 (de) 2003-06-24 2013-02-21 Fuji Electric Co., Ltd Verfahren zum Herstellen eines Halbleiterelements
US7491909B2 (en) 2004-03-31 2009-02-17 Imra America, Inc. Pulsed laser processing with controlled thermal and physical alterations
JP2006351659A (ja) * 2005-06-14 2006-12-28 Toyota Motor Corp 半導体装置の製造方法
WO2007015388A1 (ja) * 2005-08-03 2007-02-08 Phoeton Corp. 半導体装置の製造方法および半導体装置の製造装置
JP2007123300A (ja) * 2005-10-25 2007-05-17 Toyota Motor Corp 不純物活性化方法、レーザアニール装置、半導体装置とその製造方法
JP5105984B2 (ja) 2007-07-26 2012-12-26 住友重機械工業株式会社 ビーム照射装置、及び、レーザアニール方法
JP2010171057A (ja) 2009-01-20 2010-08-05 Denso Corp 半導体装置およびその製造方法
JP5307093B2 (ja) 2010-08-23 2013-10-02 株式会社日本製鋼所 半導体デバイスの製造方法
JP5641965B2 (ja) * 2011-02-09 2014-12-17 住友重機械工業株式会社 レーザアニール方法及びレーザアニール装置
TWI545627B (zh) * 2012-06-13 2016-08-11 Sumitomo Heavy Industries 半導體裝置的製造方法及雷射退火裝置
JP5963701B2 (ja) * 2013-03-27 2016-08-03 住友重機械工業株式会社 半導体アニール装置及び温度測定方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4171399B2 (ja) * 2003-10-30 2008-10-22 住友重機械工業株式会社 レーザ照射装置
CN101256948A (zh) * 2007-02-28 2008-09-03 富士电机电子技术株式会社 半导体元件的制造方法
WO2011065094A1 (ja) * 2009-11-30 2011-06-03 株式会社日本製鋼所 レーザアニール装置およびレーザアニール方法

Also Published As

Publication number Publication date
EP2884522A4 (en) 2016-05-11
JP2014036110A (ja) 2014-02-24
EP2884522B1 (en) 2019-04-10
WO2014024589A1 (ja) 2014-02-13
TW201407672A (zh) 2014-02-16
US9653299B2 (en) 2017-05-16
US20150170918A1 (en) 2015-06-18
EP2884522A1 (en) 2015-06-17
KR20140143836A (ko) 2014-12-17
TWI523083B (zh) 2016-02-21
JP6245678B2 (ja) 2017-12-13
CN104508796A (zh) 2015-04-08

Similar Documents

Publication Publication Date Title
CN104508796B (zh) 半导体装置的制造方法
CN103489764B (zh) 半导体装置的制造方法及激光退火装置
CN103339712B (zh) 激光退火方法及激光退火装置
CN103021826B (zh) 激光退火装置及激光退火方法
CN105209954B (zh) 激光照射装置
JP6004765B2 (ja) 半導体装置の製造方法及びレーザアニール装置
TWI559378B (zh) Semiconductor device manufacturing method
JP5500573B2 (ja) 半導体不純物の活性化方法
JP6000015B2 (ja) 半導体装置の製造方法
JP6143650B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP6338512B2 (ja) 半導体装置の製造方法及びレーザアニール装置
JP6143591B2 (ja) 半導体装置の製造方法及び製造装置
JP6497903B2 (ja) レーザアニール装置
JP2014195004A (ja) 半導体素子の製造方法及び半導体素子の製造装置
CN115527883A (zh) 激光退火装置及激光退火方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant