JP6143650B2 - 半導体装置の製造方法及び半導体製造装置 - Google Patents

半導体装置の製造方法及び半導体製造装置 Download PDF

Info

Publication number
JP6143650B2
JP6143650B2 JP2013233698A JP2013233698A JP6143650B2 JP 6143650 B2 JP6143650 B2 JP 6143650B2 JP 2013233698 A JP2013233698 A JP 2013233698A JP 2013233698 A JP2013233698 A JP 2013233698A JP 6143650 B2 JP6143650 B2 JP 6143650B2
Authority
JP
Japan
Prior art keywords
laser beam
semiconductor substrate
laser
light source
incident
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013233698A
Other languages
English (en)
Other versions
JP2015095534A (ja
Inventor
正樹 坂本
正樹 坂本
若林 直木
直木 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Heavy Industries Ltd
Original Assignee
Sumitomo Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Heavy Industries Ltd filed Critical Sumitomo Heavy Industries Ltd
Priority to JP2013233698A priority Critical patent/JP6143650B2/ja
Publication of JP2015095534A publication Critical patent/JP2015095534A/ja
Application granted granted Critical
Publication of JP6143650B2 publication Critical patent/JP6143650B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Laser Beam Processing (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、キャリアのライフタイムを短くするライフタイムキラーを有する半導体装置の製造方法及び半導体製造装置に関する。
絶縁ゲートバイポーラトランジスタ(IGBT)の応答速度を高めるために、IGBTのドリフト領域に格子欠陥を形成する技術が知られている(特許文献1)。格子欠陥が、電子とホールとの再結合中心として働くことにより、少数キャリアの寿命が短くなる。このような格子欠陥は、ライフタイムキラーと呼ばれる。特許文献1に開示された方法では、半導体基板に水素やヘリウムのイオンビームを照射して格子欠陥を発生させる。
特許文献2に、半導体基板にイオン注入されたドーパントを活性化させるレーザアニール方法が開示されている。このレーザアニール方法では、相対的に浅い領域にドーパントが高濃度に注入され、相対的に深い領域に、他のドーパントが低濃度に注入されている。パルス幅の短いレーザビームで、相対的に浅い領域のドーパントの活性化が行われ、パルス幅の長いレーザビームで、相対的に深い領域のドーパントの活性化が行われる。
特開平10−50724号公報 特開2012−164921号公報
本発明の目的は、工程数の増加を抑制し、簡易な方法でライフタイムキラーを発生させることが可能な半導体装置の製造方法及び半導体製造装置を提供することである。
本発明の一観点によると、
半導体基板にイオン注入を行うことにより、前記半導体基板の表層部に格子欠陥を生じさせる工程と、
前記格子欠陥が生じた前記半導体基板に第1のレーザビームを入射させることにより、前記格子欠陥が生じた前記表層部のうち、表面側の一部を溶融させた後、再固化させることにより、前記格子欠陥の密度を低下させる工程と、
前記第1のレーザビームの入射によって前記半導体基板の前記表層部の一部が溶融し、再固化した後に、前記格子欠陥の密度が低下した前記半導体基板に第2のレーザビームを入射させることにより、前記格子欠陥が生じた前記表層部のうち、前記第1のレーザビームの入射によって溶融及び再固化しなかった部分に残存する前記格子欠陥を、より深い領域に移動させる工程と
を有する半導体装置の製造方法が提供される。
本発明の他の観点によると、
第1のレーザビームを出力する第1のレーザ光源と、
第2のレーザビームを出力する第2のレーザ光源と、
半導体基板を保持するステージと、
前記第1のレーザビーム及び前記第2のレーザビームを、前記ステージに保持された前記半導体基板に入射させる伝搬光学系と、
前記第1のレーザ光源から出力される前記第1のレーザビームの出力タイミングを制御
するとともに、前記第2のレーザ光源から出力される前記第2のレーザビームの出力タイミング及びパルス幅を制御する制御装置と
を有し、
前記制御装置は、前記第1のレーザビームが前記半導体基板に入射することにより、前記半導体基板の表層部の一部が溶融し、再固化した後に、前記第2のレーザビームが前記半導体基板に入射するように、前記第1のレーザ光源及び前記第2のレーザ光源を制御するとともに、
前記第2のレーザビームの入射によって、前記半導体基板の表層部の格子欠陥がより深い領域に移動するために必要なパルスエネルギとなるように、前記第2のレーザビームのパルス幅を制御する半導体製造装置が提供される。
格子欠陥がライフタイムキラーとして作用する。イオン注入によって格子欠陥を生じさせ、第2のレーザビームによって、格子欠陥を移動させることにより、ライフタイムキラーが形成される。格子欠陥を移動させるための第2のレーザビームの入射工程は、イオン注入によって注入されたドーパントの活性化アニールと兼用することができる。このため、ライフタイムキラーを形成するための手順を新たに追加することなく、簡易な方法でライフタイムキラーを形成することができる。
第1のレーザビームの入射によって格子欠陥の密度が低下するため、ライフタイムキラーの密度の過度の上昇を回避することができる。
図1は、実施例による半導体製造装置の概略図である。 図2は、実施例による方法で製造される半導体装置の例として示された絶縁ゲートバイポーラトランジスタ(IGBT)の断面図である。 図3A〜図3Cは、実施例による半導体装置の製造方法で製造される半導体装置の、製造途中段階における断面図である。 図4Aは、実施例による半導体装置の製造方法で用いられる第1のレーザビーム及び第2のレーザビームのタイミングチャートであり、図4Bは、第1のレーザビームの波形を示すグラフである。 図5A及び図5Bは、第1のレーザビーム及び第2のレーザビームのビーム入射領域の平面図である。 図6Aは、比較例による半導体装置の製造方法で用いられる第1のレーザビーム及び第2のレーザビームのタイミングチャートであり、図6Bは、第1のレーザビーム及び第2のレーザビームのビーム入射領域の平面図である。 図7A〜図7Cは、比較例による半導体装置の製造方法で製造される半導体装置の、製造途中段階における断面図である。 図8は、深さ方向に関する不純物プロファイル及びキャリアのプロファイルの測定結果を示すグラフである。 図9は、シリコン基板の断面からのカソードルミネッセンスのスペクトルの一例を示すグラフである。 図10A及び図10Bは、カソードルミネッセンスのスペクトルのピークWの発光強度と深さとの関係を示すグラフである。 図11A及び図11Bは、カソードルミネッセンスのスペクトルのピークWの発光強度と深さとの関係を示すグラフである。 図12A〜図12Cは、実施例による半導体装置の製造方法で製造される半導体装置の表面近傍の、製造途中段階における断面図である。
図1に、実施例による半導体製造装置の概略図を示す。この半導体製造装置は、第1のレーザ光源31、第2のレーザ光源21、伝搬光学系27、ステージ41、及び制御装置20を含む。第1のレーザ光源31は、2台の固体レーザ発振器31A、31Bを含む。固体レーザ発振器31A、31Bは、緑色域の波長を有する第1のレーザビームを出力する。固体レーザ発振器31A、31Bには、例えば2次以上の高調波を出力するNd:YAGレーザ、Nd:YLFレーザ、Nd:YVOレーザ等が用いられる。なお、固体レーザ発振器31A、31Bに代えて、紫外から緑色までの波長域の波長を有するレーザビームを出力するレーザ発振器を用いてもよい。紫外域のレーザビームを出力するレーザ発振器として、エキシマレーザが挙げられる。第2のレーザ光源21には、例えば半導体レーザ発振器が用いられ、第2のレーザ光源21は、例えば波長808nmの第2のレーザビームを出力する。なお、波長950nm以下の第2のレーザビームを出力する半導体レーザ発振器を用いてもよい。第1のレーザビーム及び第2のレーザビームは、パルスレーザビームである。
半導体レーザ発振器として、複数のレーザダイオードを二次元にアレイ化したレーザダイオードアレイが用いられる。以下、レーザダイオードアレイの構造について説明する。複数のレーザダイオードがモノリシックに一次元アレイ化されてレーザバーが構成される。複数のレーザバーを積み重ねることにより、二次元アレイ化したレーザダイオードアレイが構成される。レーザバーを構成する複数のレーザダイオードが配列する方向を遅軸という。複数のレーザバーが積み重ねられた方向を速軸という。レーザバーごとにシリンドリカルレンズが配置されている。シリンドリカルレンズは、レーザバーから出力されたレーザビームを、速軸方向、または速軸方向と遅軸方向との2方向に関してコリメートする。
第1のレーザ光源31から出力された第1のレーザビーム、及び第2のレーザ光源21から出力された第2のレーザビームが、伝搬光学系27を経由して、アニールの対象の半導体基板50に入射する。第1のレーザ光源31から出力された第1のレーザビームと、第2のレーザ光源21から出力された第2のレーザビームとは、半導体基板50の表面の同一の領域に入射する。
次に、伝搬光学系27の構成及び作用について説明する。第2のレーザ光源21から出力された第2のレーザビームが、アッテネータ22、ビームエキスパンダ23、シリンドリカルレンズアレイ群24、ダイクロイックミラー25、及びコンデンサレンズ26を経由して、半導体基板50に入射する。
一方の固体レーザ発振器31Aから出力された第1のレーザビームが、アッテネータ32A及びビームエキスパンダ33Aを経由して、ビームスプリッタ35に入射する。他方の固体レーザ発振器31Bから出力された第1のレーザビームが、アッテネータ32B及びビームエキスパンダ33B、ミラー34を経由して、ビームスプリッタ35に入射する。2つの固体レーザ発振器31A、31Bから出力された第1のレーザビームが、ビームスプリッタ35で合流し、共通の経路に沿って伝搬する。
ビームスプリッタ35で1本の経路に合流した第1のレーザビームは、シリンドリカルレンズアレイ群36、ベンディングミラー37、ダイクロイックミラー25、及びコンデンサレンズ26を経由して、半導体基板50に入射する。
ビームエキスパンダ23、33A、33Bは、入射したレーザビームをコリメートするとともに、ビーム径を拡大する。シリンドリカルレンズアレイ群24、36及びコンデンサレンズ26は、半導体基板50の表面におけるビーム断面を長尺形状に整形するとともに、ビームプロファイル(光強度分布)を均一化する。第2のレーザ光源21から出力さ
れた第2のレーザビームと、第1のレーザ光源31から出力された第1のレーザビームとは、半導体基板50の表面において、ほぼ同一の長尺領域に入射する。シリンドリカルレンズアレイ群24及びコンデンサレンズ26が、第2のレーザ光源21から出力された第2のレーザビーム用のホモジナイザとして機能し、シリンドリカルレンズアレイ群36及びコンデンサレンズ26が、第1のレーザ光源31から出力された第1のレーザビーム用のホモジナイザとして機能する。
半導体基板50は、ステージ41に保持されている。半導体基板50の表面に平行な面をXY面とし、半導体基板50の表面の法線方向をZ方向とするXYZ直交座標系を定義する。ステージ41は、制御装置20からの制御を受けて、半導体基板50をX方向及びY方向に移動させる。制御装置20が、固体レーザ発振器31A、31Bにトリガ信号を送信する。固体レーザ発振器31A、31Bは、制御装置20からのトリガ信号の受信に同期して、第1のレーザビームを出力する。また、制御装置20は、第2のレーザ光源21から出力される第2のレーザビームの出力タイミング、及びパルス幅を制御する。
図2に、実施例による方法で製造される半導体装置の例として、絶縁ゲートバイポーラトランジスタ(IGBT)の断面図を示す。n型のシリコンからなる半導体基板50の第1の面50Tに、p型のベース領域51、n型のエミッタ領域52、ゲート電極53、ゲート絶縁膜54、エミッタ電極55を含む素子構造が形成されている。半導体基板50の、第1の面50Tとは反対側の第2の面50Bの表層部に、p型のコレクタ層57及びn型のバッファ層56が形成されている。バッファ層56は、コレクタ層57よりも深い位置に配置される。コレクタ層57の表面にコレクタ電極58が形成されている。半導体基板50として、通常はシリコン単結晶基板が用いられる。ゲート−エミッタ間の電圧で、電流のオンオフ制御を行うことができる。
第2の面50Bからコレクタ層57とバッファ層56との界面までの深さは、例えば約0.3〜0.5μmの範囲内である。第2の面からバッファ層56の最も深い位置までの深さは、例えば1μm〜10μmの範囲内である。
ベース領域51とバッファ層56との間、すなわち第2の面50Bから見てバッファ層56よりも深い領域に、格子欠陥60が形成されている。格子欠陥60がライフタイムキラーとして働く。バッファ層56より深い領域を深層部59ということとする。
次に、図3A〜図3Cを参照して、実施例によるIGBTの製造方法について説明する。
図3Aに示すように、半導体基板50の第1の面50Tに、p型のベース領域51、n型のエミッタ領域52、ゲート電極53、ゲート絶縁膜54、及びエミッタ電極55を形成する。これらの素子構造は、一般的なMOSFETの作製工程と同様のプロセスにより作製することができる。
半導体基板50の第1の面50Tとは反対側の第2の面50Bからドーパントとしてボロン及びリンをイオン注入することにより、半導体基板50の第2の面50Bの表層部に、それぞれ第1の層57a及び第2の層56aを形成する。ボロンが注入された第1の層57aより深い第2の層56aに、ボロンとは反対導電型のリンがイオン注入されている。この時点では、第1の層57a内のボロン、及び第2の層56a内のリンは、活性化していない。一般に、第1の層57aのボロン濃度は、第2の層56aのリン濃度より高い。イオン注入によって、第1の層57a及び第2の層56a内に格子欠陥60が形成される。第1の層57aへのドーズ量が、第2の層56aへのドーズ量より多いため、第1の層57a内の格子欠陥密度が、第2の層56a内の格子欠陥密度より高い。第1の層57
a及び第2の層56aを形成した後、半導体基板50を図1に示したステージ41に、第2の面50Bを上方に向けて保持する。
図3Bに示すように、半導体基板50の第2の面50Bに、第1のレーザ光源31(図1)から出力された第1のレーザビームL1を入射させる。第1のレーザビームL1の入射により、半導体基板50の表面側の一部の領域、具体的には第1の層57a(図3A)が溶融する。第1の層57aより深い第2の層56aは溶融しない。第1のレーザビームL1の入射が終了すると、溶融した領域が再固化する。このとき、固液界面から結晶がエピタキシャル成長することにより、第1の層57aに注入されているドーパントが活性化し、p型のコレクタ層57が形成される。さらに、コレクタ層57内の格子欠陥の密度が低下する。第2の層56a内には、格子欠陥60が残存する。
図3Cに示すように、溶融した部分が再固化した後、半導体基板50の第2の面50Bに、第2のレーザ光源21(図1)から出力された第2のレーザビームL2を入射させる。第2の層56a(図3B)において固相エピタキシャル成長が生じることにより、ドーパントが活性化する。これによりn型のバッファ層56が形成される。このとき、第2の層56a内の格子欠陥60の一部が、深層部59に移動する。制御装置20(図1)は、第2のレーザビームL2の入射によって、半導体基板50の表層部の格子欠陥60がより深い領域に移動するために必要なパルスエネルギとなるように、第2のレーザビームL2のパルス幅を制御する。活性化アニールの後に、コレクタ層57の表面にコレクタ電極58(図2)を形成する。
図4Aに、半導体基板50に入射する第1のレーザビームL1(図3B)、及び第2のレーザビームL2(図3C)のタイミングチャートを示す。図4Bに、第1のレーザビームL1の波形を拡大したグラフを示す。図4Aでは、パルス波形を長方形で表しているが、実際のパルス波形は、パルスの立ち上がり、減衰、及び立ち下がり等の部分を含む。図4Aに示されたパルス波形の立ち上がりのタイミングは、制御装置20(図1)が第1のレーザ光源31及び第2のレーザ光源21を制御することにより決定される。半導体レーザ発振器からなる第2のレーザ光源21から出力される第2のレーザビームL2のパルス幅は、制御装置20により制御される。
時刻t11に、第1のレーザ光源31の一方の固体レーザ発振器31Aから出力された第1のレーザビームL1のパルスLP11が半導体基板50に入射し、時刻t12に、第1のレーザ光源31の他方の固体レーザ発振器31Bから出力された第1のレーザビームL1のパルスLP12が半導体基板50に入射する。2番目のパルスLP12は、1番目のパルスLP11の入射によって加熱された領域の温度が十分に低下する前に、パルスLP11によって加熱された領域に入射する。
パルスLP11、LP12の各々のパルス幅PW11、PW12は、0.1μsから0.25μsの範囲内である。時刻t11からt12までの遅延時間は、0.3μsから1μsの範囲内である。また、パルスLP11、LP12の各々の、半導体基板50の表面におけるパルスエネルギ密度は、0.8J/cmから2.2J/cmの範囲内である。第1のレーザビームL1の照射条件として、図3Aに示した半導体基板50の第2の面50Bから、第1の層57aと第2の層56aとの界面まで溶融する条件が採用される。
第1のレーザビームL1によって溶融した領域が再固化した後の時刻t2において、第2のレーザビームL2の波形が立ち上がり、時刻t3において立ち下がる。第2のレーザビームL2のパルス幅PW2は5μsから20μsの範囲内であり、半導体基板50の表面におけるパルスエネルギ密度は2J/cmから8J/cmの範囲内である。第2のレーザビームL2の照射条件として、図3Bに示した半導体基板50が溶融せず、固相エ
ピタキシャル成長によって、第2の層56a内のドーパントが活性化される条件が採用される。
図5Aに、半導体基板50(図3B)の第2の面50B上における第1のレーザビームL1のビーム入射領域40A及び第2のレーザビームL2のビーム入射領域40Bの平面図を示す。ビーム入射領域40Aと40Bとはほぼ一致する。ビーム入射領域40A、40Bの各々は、X方向に長い平面形状を有する。例えば、ビーム入射領域40A、40Bの好適な長さL及び幅Wtは、それぞれ2mm〜4mm及び200μm〜400μmである。
アニール中は、半導体基板50(図3B)をY方向に移動させながら、第1のレーザビームL1(図3B)及び第2のレーザビームL2(図3C)を、同一の繰り返し周波数で半導体基板50に入射させる。第1のレーザビームL1の繰り返し周波数の1周期の間に半導体基板50が移動する距離をWoで表す。時間軸上で隣り合う2つのビーム入射領域40Aは、相互に部分的に重なる。両者の重複率(Wt−Wo)/Wtは、例えば50%である。
図5Aでは、半導体基板50の表面における第1のレーザビームL1のビーム入射領域40Aと第2のレーザビームL2のビーム入射領域40Bとがほぼ一致する例を示したが、必ずしも両者を一致させる必要はない。図5Bに示すように、第2のレーザビームL2のビーム入射領域40Bを第1のレーザビームL1のビーム入射領域40Bよりもやや大きくしてもよい。このとき、第1のレーザビームL1のビーム入射領域40Aが、第2のレーザビームL2のビーム入射領域40Bに含まれる。
実施例による方法は、ドーパントをイオン注入することによって生成される格子欠陥60を深層部59(図3C)に移動させることにより、ライフタイムキラーを形成している。格子欠陥60の移動は、活性化アニール時に生じる。このため、ライフタイムキラーを形成するための手順を新たに追加することなく、ライフタイムキラーを形成することができる。
次に、図6A〜図11Bを参照して、比較例による半導体装置の製造方法について説明する。比較例においては、図1に示した半導体製造装置と同一の光学系が用いられる。第1のレーザビームL1と第2のレーザビームL2との出力のタイミングが、比較例と実施例とで異なる。
図6Aに、比較例による方法で半導体基板に照射した第1のレーザビームL1及び第2のレーザビームL2のタイミングチャートを示す。第2のレーザビームL2のパルス幅PW2は15μsであり、第1のレーザビームL1は、図4Bと同様に2つのパルスLP11、LP12を含み、各々のパルス幅PW11、PW12は0.15μsである。第2のレーザビームL2のパルスの立下り時刻と、第1のレーザビームL1のパルスLP12(図4B)の立下り時刻とが一致する。第2のレーザビームL2のパルスエネルギ密度は6.4J/cmであり、第1のレーザビームL1のパルスエネルギ密度は1.2J/cmである。
図6Bに、シリコン基板の表面におけるビーム断面形状を示す。第1のレーザビームL1のビーム入射領域40Aの長さL1は2.6mmであり、第2のレーザビームL2のビーム入射領域40Bの長さL2は2.9mmである。第1のレーザビームL1のビーム入射領域40Aの幅Wt1及び第2のレーザビームL2のビーム入射領域40Bの幅Wt2は、共に0.26mmである。ビーム走査時の重複率は50%である。
図7Aに、レーザビーム照射前の半導体基板50の断面図を示す。比較例においても、図3Aに示した実施例と同一の構造を有する半導体基板50が用いられる。
図7Bに、第2のレーザビームL2の入射が開始された後、第1のレーザビームL1が入射する前の半導体基板50の断面図を示す。第2のレーザビームL2の入射によって第2の層56a(図7A)内のドーパントが活性化され、バッファ層56が形成される。第1の層57aにおいては、ドーパントのドーズ量が多いため、第2のレーザビームL2の入射のみでは、一部のドーパントしか活性化されない。また、第1の層57a及び第2の層56a内の格子欠陥60が、深層部59に移動する。
図7Cに、第1のレーザビームL1の入射後における半導体基板50の断面図を示す。第1の層57a(図7B)の溶融及び再固化が行われることにより、コレクタ層57が形成される。
図8に、深さ方向に関する不純物プロファイル及びキャリアのプロファイルの測定結果を示す。横軸は、シリコン基板の表面からの深さを単位「μm」で表し、縦軸は濃度を単位「cm−3」で表す。細い破線はレーザアニール前のリン(P)濃度分布を表し、太い破線はレーザアニール前のボロン(B)濃度分布を表す。細い実線はレーザアニール後のn型キャリア(電子)濃度分布を表し、太い実線はレーザアニール後のp型キャリア(正孔)濃度分布を表す。リンのイオン注入は、加速エネルギ700keV、ドーズ量1×1013cm−2の条件で行われ、ボロンのイオン注入は、加速エネルギ40keV、ドーズ量1×1015cm−2の条件で行われている。
シリコン基板の表面から深さ0.5μmまでの第1の層57aに、ボロンが注入されており、深さ0.5μmから深さ2.5μmまでの第2の層56aに、リンが注入されている。p型キャリア濃度分布はボロン濃度分布にほぼ重なり、n型キャリア濃度分布はリン濃度分布にほぼ重なっている。この結果から、レーザアニールにより、ほとんどの不純物が活性化していることがわかる。
次に、シリコン基板内の格子欠陥密度をカソードルミネッセンス法により測定した結果について説明する。
図9に、シリコン基板の断面からのカソードルミネッセンスのスペクトルの一例を示す。バンドギャップエネルギに基づいてカソードルミネッセンスのスペクトルにピークが現れると共に、種々の格子欠陥が発光中心となり、カソードルミネッセンスのスペクトルにピークが現れる。具体的には、格子間シリコン原子のクラスタが発光中心となって、波長約1217nmの位置にピークWが現れ、格子間シリコン原子の作る複合センターに起因して、波長約1192nmの位置にピークXが現れる。ピークXの発光には、ピークWの発光よりも多くの格子間シリコン原子が関与する。
図10Aに、ピークWの発光強度と深さとの関係を示す。図10Bに、図10Aに示したグラフのうち深さ0μm〜3μmの範囲を拡大したグラフを示す。図10A、図10Bの中実の丸印及び中空の丸印が、それぞれレーザアニール前、及びレーザアニール後の発光強度を示す。
深さ0μm〜2.5μmの範囲において、レーザアニールによってピークWの発光強度が低下していることがわかる。これは、レーザアニールによって、第1の層57a及び第2の層56a内の格子欠陥が減少したことを意味する。逆に、深さ10μmよりも深い深層部においては、レーザアニールによってピークWの発光強度が大きくなっている。これは、深さ10μmよりも深い深層部において、格子欠陥が増加していることを意味する。
表層部の格子欠陥が、レーザアニールによって深層部に移動したことにより、深層部における格子欠陥が増加したと考えられる。
図11Aに、ピークXの発光強度と深さとの関係を示す。図11Bに、図11Aに示したグラフのうち深さ0μm〜3μmの範囲を拡大したグラフを示す。図11A、図11Bの中実の丸印及び中空の丸印が、それぞれレーザアニール前、及びレーザアニール後の発光強度を示す。
レーザアニール前は、ピークXの原因となる格子欠陥はほとんど存在しない。レーザアニールを行うと、深さ10μmより深い深層部において、ピークXの原因となる格子欠陥が顕著に増加していることがわかる。図11Aのグラフは、図10Aのグラフと類似した傾向を示している。このことから、レーザアニールによって表層部の格子欠陥が深層部に移動する際に、格子欠陥の一部が、ピークWの発光に関与する形態からピークXに関与する形態に変化したことにより、深層部において、ピークXの原因となる形態の格子欠陥が増加したと考えられる。
比較例においては、図7Bに示した工程において、第1の層57a及び第2の層56aの両方の格子欠陥60が、深層部59に移動する。これに対し、実施例においては、図3Bに示した工程で第1の層57a内の格子欠陥60が殆ど消滅した後、図3Cに示した工程において、第2の層56a内の格子欠陥60のみが深層部59に移動する。このため、実施例においては、比較例と比べて、深層部59内の格子欠陥密度が低くなる。
格子欠陥60は、電子とホールとの再結合中心として働くため、少数キャリアの寿命が短くなる。これにより、IGBTの応答速度が速くなる。ところが、格子欠陥60の密度が高すぎると、コレクタ電流が飽和するときのコレクタ電圧(飽和電圧)が上昇してしまう。また、格子欠陥60の密度が高いと、オフ時のリーク電流が増加してしまう。さらに、格子欠陥60の密度の上昇は、スナップバック現象の発生の原因になる。
実施例による方法においては、格子欠陥60の密度の過度の上昇を抑制することができる。これにより、飽和電圧の上昇、及びリーク電流の増加を抑制し、スナップバック現象の発生を防止することができる。
次に、図12A〜図12Cを参照して、実施例の他の効果について説明する。図12Aに、実施例の図3Aに示した状態の半導体基板50の第2の面50B近傍の断面図を示す。半導体基板50にイオン注入を行うと、第2の面50Bに荒れが生じる。
図12Bに、第1のレーザビームL1を入射させることにより、溶融及び再固化を行った後の半導体基板50の断面図を示す。第1の層57a(図12A)が溶融し、その後固化することにより、第2の面50Bの荒れが緩和され、第2の面50Bが平坦化される。図12Cに示すように、第2の面50Bが平坦化されている状態で、第2のレーザビームL2が半導体基板50に入射する。
図7A〜図7Cに示した比較例による方法では、第2の面50Bが荒れた状態で第2のレーザビームL2(図7B)が入射する。第2のレーザビームL2では、半導体基板50が溶融しない。第2のレーザビームL2が入射する表面が荒れていると、光の反射率や吸収率が変動してしまう。このため、第2の面50Bの面内に関して、第2のレーザビームL2によるアニールの均一性が低下してしまう。
これに対し、実施例による方法では、図12Cに示したように、半導体基板50の第2の面50Bが平坦化されている状態で第2のレーザビームL2が入射する。このため、第
2の面50Bの面内に関するアニールの均一性の低下を防止することができる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
20 制御装置
21 第2のレーザ光源
22 アッテネータ
23 ビームエキスパンダ
24 シリンドリカルレンズアレイ群
25 ダイクロイックミラー
26 コンデンサレンズ
27 伝搬光学系
31 第1のレーザ光源
31A、31B 固体レーザ発振器
32A、32B アッテネータ
33A、33B ビームエキスパンダ
34 ミラー
35 ビームスプリッタ
36 シリンドリカルレンズアレイ群
37 ベンディングミラー
40A、40B ビーム入射領域
41 ステージ
50 半導体基板
50B 第2の面
50T 第1の面
51 ベース領域
52 エミッタ領域
53 ゲート電極
54 ゲート絶縁膜
55 エミッタ電極
56 バッファ層
56a 第2の層
57 コレクタ層
57a 第1の層
58 コレクタ電極
59 深層部
60 格子欠陥
L1 第1のレーザビーム
L2 第2のレーザビーム
LP11、LP12 第1のレーザビームのパルス
PW11、PW12、PW2 パルス幅

Claims (7)

  1. 半導体基板にイオン注入を行うことにより、前記半導体基板の表層部に格子欠陥を生じさせる工程と、
    前記格子欠陥が生じた前記半導体基板に第1のレーザビームを入射させることにより、前記格子欠陥が生じた前記表層部のうち、表面側の一部を溶融させた後、再固化させることにより、前記格子欠陥の密度を低下させる工程と、
    前記第1のレーザビームの入射によって前記半導体基板の前記表層部の一部が溶融し、再固化した後に、前記格子欠陥の密度が低下した前記半導体基板に第2のレーザビームを入射させることにより、前記格子欠陥が生じた前記表層部のうち、前記第1のレーザビームの入射によって溶融及び再固化しなかった部分に残存する前記格子欠陥を、より深い領域に移動させる工程と
    を有する半導体装置の製造方法。
  2. 前記イオン注入を行う工程で、n型ドーパント及びp型ドーパントの少なくとも一方を注入し、前記第1のレーザビームを入射させる工程、及び前記第2のレーザビームを入射させる工程において、前記イオン注入を行う工程で注入された前記ドーパントを活性化させる請求項1に記載の半導体装置の製造方法。
  3. 前記第1のレーザビーム及び前記第2のレーザビームはパルスレーザビームであり、前記第2のレーザビームのパルス幅が、前記第1のレーザビームのパルス幅より長い請求項1または2に記載の半導体装置の製造方法。
  4. 前記半導体基板はシリコン基板であり、
    前記第1のレーザビームの波長は紫外から緑色までの波長域に含まれ、
    前記第2のレーザビームの波長は950nm以下である請求項1乃至のいずれか1項に記載の半導体装置の製造方法。
  5. 前記格子欠陥を生じさせる工程の前に、さらに、前記半導体基板の、前記イオン注入が行われた前記表層部とは反対側の表面に、絶縁ゲートバイポーラトランジスタのゲート、エミッタ、及び電極を含む素子構造を形成する工程を有し、
    前記イオン注入を行う工程は、
    前記第1のレーザビームを入射させることによって溶融、再固化させる領域であるコレクタ層を形成するためのドーパントをイオン注入する工程と、
    前記コレクタ層よりも深い領域に、前記コレクタ層を形成するためのドーパントとは反対導電型のドーパントをイオン注入する工程と
    を含む請求項1乃至のいずれか1項に記載の半導体装置の製造方法。
  6. 第1のレーザビームを出力する第1のレーザ光源と、
    第2のレーザビームを出力する第2のレーザ光源と、
    半導体基板を保持するステージと、
    前記第1のレーザビーム及び前記第2のレーザビームを、前記ステージに保持された前記半導体基板に入射させる伝搬光学系と、
    前記第1のレーザ光源から出力される前記第1のレーザビームの出力タイミングを制御するとともに、前記第2のレーザ光源から出力される前記第2のレーザビームの出力タイミング及びパルス幅を制御する制御装置と
    を有し、
    前記制御装置は、前記第1のレーザビームが前記半導体基板に入射することにより、前記半導体基板の表層部の一部が溶融し、再固化した後に、前記第2のレーザビームが前記半導体基板に入射するように、前記第1のレーザ光源及び前記第2のレーザ光源を制御するとともに、
    前記第2のレーザビームの入射によって、前記半導体基板の表層部の格子欠陥がより深い領域に移動するために必要なパルスエネルギとなるように、前記第2のレーザビームのパルス幅を制御する半導体製造装置。
  7. 前記第1のレーザ光源は、紫外から緑色までの波長域の波長の前記第1のレーザビームを出力し、
    前記第2のレーザ光源は半導体レーザ発振器であり、波長950nm以下の前記第2のレーザビームを出力する請求項に記載の半導体製造装置。
JP2013233698A 2013-11-12 2013-11-12 半導体装置の製造方法及び半導体製造装置 Active JP6143650B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013233698A JP6143650B2 (ja) 2013-11-12 2013-11-12 半導体装置の製造方法及び半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013233698A JP6143650B2 (ja) 2013-11-12 2013-11-12 半導体装置の製造方法及び半導体製造装置

Publications (2)

Publication Number Publication Date
JP2015095534A JP2015095534A (ja) 2015-05-18
JP6143650B2 true JP6143650B2 (ja) 2017-06-07

Family

ID=53197750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013233698A Active JP6143650B2 (ja) 2013-11-12 2013-11-12 半導体装置の製造方法及び半導体製造装置

Country Status (1)

Country Link
JP (1) JP6143650B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6816624B2 (ja) * 2017-04-13 2021-01-20 株式会社デンソー 半導体装置の製造方法
CN108649073A (zh) * 2018-06-22 2018-10-12 重庆平伟实业股份有限公司 功率半导体器件
JP7375340B2 (ja) * 2019-06-12 2023-11-08 サンケン電気株式会社 半導体装置
WO2022176443A1 (ja) * 2021-02-17 2022-08-25 住友重機械工業株式会社 半導体素子の製造方法及び半導体素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57177530A (en) * 1981-04-27 1982-11-01 Hitachi Ltd Processing of semiconductor wafer
JPH07226405A (ja) * 1994-12-19 1995-08-22 Meidensha Corp 半導体デバイスの製造方法
JP3413021B2 (ja) * 1996-07-30 2003-06-03 株式会社東芝 半導体装置
JP2004158627A (ja) * 2002-11-06 2004-06-03 Renesas Technology Corp 半導体装置の製造方法
JP2006278641A (ja) * 2005-03-29 2006-10-12 Elpida Memory Inc 半導体装置の製造方法
JP2006319137A (ja) * 2005-05-12 2006-11-24 Renesas Technology Corp 半導体装置及びその製造方法
JP2006351659A (ja) * 2005-06-14 2006-12-28 Toyota Motor Corp 半導体装置の製造方法
JP2007284324A (ja) * 2006-04-20 2007-11-01 Sumco Corp 半導体単結晶の製造装置及び製造方法
JP4857948B2 (ja) * 2006-06-26 2012-01-18 株式会社デンソー 半導体装置の製造方法
JP5299950B2 (ja) * 2008-04-25 2013-09-25 株式会社日本製鋼所 半導体製造方法
JP2011082461A (ja) * 2009-10-09 2011-04-21 Renesas Electronics Corp 半導体装置およびその製造方法
JP4678700B1 (ja) * 2009-11-30 2011-04-27 株式会社日本製鋼所 レーザアニール装置およびレーザアニール方法
JP5641965B2 (ja) * 2011-02-09 2014-12-17 住友重機械工業株式会社 レーザアニール方法及びレーザアニール装置

Also Published As

Publication number Publication date
JP2015095534A (ja) 2015-05-18

Similar Documents

Publication Publication Date Title
JP5641965B2 (ja) レーザアニール方法及びレーザアニール装置
JP5980043B2 (ja) レーザ照射装置
US9653299B2 (en) Semiconductor device producing method
US11239349B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2010171057A (ja) 半導体装置およびその製造方法
JP6143650B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP6910742B2 (ja) レーザアニール方法及びレーザアニール装置
JP6004765B2 (ja) 半導体装置の製造方法及びレーザアニール装置
JP2010272587A (ja) 半導体不純物の活性化方法
JP2008270243A (ja) 半導体デバイスの製造方法
JP6143591B2 (ja) 半導体装置の製造方法及び製造装置
JP2014195004A (ja) 半導体素子の製造方法及び半導体素子の製造装置
JP6338512B2 (ja) 半導体装置の製造方法及びレーザアニール装置
JP6497903B2 (ja) レーザアニール装置
WO2022176443A1 (ja) 半導体素子の製造方法及び半導体素子
JP6732371B2 (ja) レーザアニール装置
JP2015026720A (ja) レーザアニール装置及びレーザアニール方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170509

R150 Certificate of patent or registration of utility model

Ref document number: 6143650

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150